KR101162819B1 - 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트 - Google Patents

반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트 Download PDF

Info

Publication number
KR101162819B1
KR101162819B1 KR1020097017859A KR20097017859A KR101162819B1 KR 101162819 B1 KR101162819 B1 KR 101162819B1 KR 1020097017859 A KR1020097017859 A KR 1020097017859A KR 20097017859 A KR20097017859 A KR 20097017859A KR 101162819 B1 KR101162819 B1 KR 101162819B1
Authority
KR
South Korea
Prior art keywords
adhesive film
semiconductor
semiconductors
semiconductor wafer
less
Prior art date
Application number
KR1020097017859A
Other languages
English (en)
Other versions
KR20090126249A (ko
Inventor
유우키 나카무라
츠토무 키타카츠
요우지 카타야마
케이이치 하타케야마
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20090126249A publication Critical patent/KR20090126249A/ko
Application granted granted Critical
Publication of KR101162819B1 publication Critical patent/KR101162819B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0082—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

칩 크랙이나 버의 발생을 충분히 억제하면서, 반도체 웨이퍼로부터 반도체 칩을 수율 좋게 얻는 것을 가능하게 하기 위한 방법을 제공한다.
반도체 웨이퍼, 반도체용 접착 필름 및 다이싱 테이프가 이 순서로 적층되고, 반도체 웨이퍼가 복수의 반도체 칩으로 분할됨과 동시에 반도체용 접착 필름의 두께 방향의 일부가 절단되지 않고 남도록 절삭이 형성되어 있는 적층체를 준비하는 공정과, 다이싱 테이프를 복수의 반도체 칩을 서로 분리되는 방향으로 잡아늘이는 것에 의해, 반도체용 접착 필름을 절삭에 따라서 분할하는 공정을 구비하는 반도체 칩의 제조방법. 반도체용 접착 필름은, 5% 미만의 인장파단신도를 가지며, 그 인장파단신도가 최대 하중시의 신도의 110% 미만이다.

Description

반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트{METHOD FOR MANUFACTURING SEMICONDUCTOR CHIP, ADHESIVE FILM FOR SEMICONDUCTOR, AND COMPOSITE SHEET USING THE FILM}
본 발명은, 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트에 관한 것이다.
반도체 칩을 지지 부재에 실장할 때, 반도체 칩과 지지 부재를 접착하는 다이본딩재로서, 종래는 주로 은페이스트가 이용되어 왔다. 그러나, 반도체 칩의 소형화ㆍ고성능화, 및 사용되는 지지 부재의 소형화ㆍ세밀화에 따라서, 은페이스트를 이용하는 방법에서는, 페이스트의 비어져 나옴이나, 반도체 칩의 경사에 기인하는 와이어 본딩시의 불량의 발생과 같은 문제가 현재화하고 있다. 그 때문에, 최근은 은페이스트에 대신하여 접착 필름(반도체용 접착 필름)이 사용되도록 되었다.
접착 필름을 사용하여 반도체 장치를 얻는 방식으로서는, 개편(個片) 첩부 방식 및 웨이퍼 이면 첩부 방식이 있다.
개편 첩부 방식에서는, 릴상의 접착 필름으로부터 커팅 또는 펀칭에 의해서 개편을 절단하고, 이 접착 필름의 개편을 지지 부재에 접착한다. 지지 부재에 접착된 접착 필름을 개재하여, 별도 다이싱 공정에 의해서 개편화된 반도체 칩이 지지 부재에 접합된다. 그 후, 필요에 따라서 와이어 본드 공정, 봉지(封紙) 공정 등을 거쳐서 반도체 장치가 얻어진다. 그러나, 개편 첩부 방식의 경우, 접착 필름을 개편으로 잘라서 지지 부재에 접착하기 위한 전용의 조립 장치가 필요하기 때문에, 은페이스트를 사용하는 방법에 비해서 제조 코스트가 높아지게 된다고 하는 문제가 있었다.
웨이퍼 이면 첩부 방식에서는, 우선, 반도체 웨이퍼의 이면에 접착 필름 및 다이싱 테이프를 이 순서로 접합시킨다. 그리고, 반도체 웨이퍼를 다이싱하여 복수의 반도체 칩으로 분할함과 동시에, 접착 필름을 각각의 반도체 칩마다 절단한다. 그 후, 반도체 칩을 그 이면에 적층된 접착 필름과 함께 픽업하고, 접착 필름을 개재하여 반도체 칩을 지지 부재에 접합한다. 그 후, 더욱 가열, 경화, 와이어 본드 등의 공정을 거쳐 반도체 장치가 얻어진다. 웨이퍼 이면 첩부 방식의 경우, 접착 필름을 개편화하기 위한 조립 장치를 필요로 하지 않고, 종래의 은페이스트용의 조립 장치를, 그대로 또는 열반을 부가하는 등의 장치의 일부를 개량하는 것에 의해 사용할 수 있다. 그 때문에, 접착 필름을 이용한 방법 중에서는, 제조 코스트가 비교적 저렴하게 억제되는 방법으로서 주목받고 있다.
한편, 최근, 반도체 웨이퍼를 다이싱하는 방법으로서, 반도체 웨이퍼에 레이저광을 조사하는 것에 의해 반도체 웨이퍼 내부에 선택적으로 개질부를 형성하고, 개질부를 따라서 반도체 웨이퍼를 절단하는 스텔스 다이싱이라는 방법이 제안되고 있다(특허문헌 1, 2). 이 방법에서는, 예를 들면, 다이싱 테이프를 잡아늘여 반도체 웨이퍼에 응력을 부하하는 것에 의해, 개질부를 따라서 반도체 웨이퍼가 복수의 반도체 칩으로 분할된다.
특허문헌 1 : 일본 특허공개공보 2002-192370호
특허문헌 2 : 일본 특허공개공보 2003-338467호
발명의 개시
발명이 해결하고자 하는 과제
상기 웨이퍼 이면 첩부 방식의 경우, 반도체 웨이퍼의 다이싱시에 접착 필름도 동시에 절단하는 것이 필요하게 된다. 그러나, 다이아몬드 블레이드를 이용한 일반적인 다이싱 방법에 의해 반도체 웨이퍼 및 접착 필름을 동시에 절단하면, 절단 후의 반도체 칩 측면에 있어서 크랙(칩 크랙)이 발생하거나, 절단면에 있어서 접착 필름이 끝이 잘게 갈라져 일어나서 버(burr)가 많이 발생하거나 한다는 문제가 있었다. 이 칩 크랙이나 버가 존재하면, 반도체 칩을 픽업할 때에 반도체 칩이 갈라지기 쉬워져서, 수율이 저하한다.
상기의 스텔스 다이싱에 의하면, 다이싱에 따르는 칩 크랙이나 버의 발생은 어느 정도 억제되는 것이 기대된다. 그러나, 레이저 가공에 의해 반도체 웨이퍼에 개질부를 형성하고 나서 다이싱 테이프를 잡아늘여 반도체 웨이퍼를 분할하는 방법의 경우, 다이싱 테이프의 잡아늘임만으로 반도체용 접착 필름을 완전히 분단하는 것은 곤란하고, 반도체 칩을 수율 좋게 얻는 것이 실제로는 곤란하다는 것이 분명해졌다.
그래서, 본 발명의 목적은, 칩 크랙이나 버의 발생을 충분히 억제하면서, 반도체 웨이퍼로부터 반도체 칩을 수율 좋게 얻는 것을 가능하게 하기 위한 방법을 제공하는 것에 있다. 또한, 본 발명은, 관련되는 방법에 적합하게 이용되는 반도체용 접착 필름 및 복합 시트를 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
하나의 측면에 있어서, 본 발명은 반도체 칩의 제조방법에 관한 것이다. 본 발명에 관련되는 제조방법은, 반도체 웨이퍼, 반도체용 접착 필름 및 다이싱 테이프가 이 순서로 적층되고, 반도체용 접착 필름이 5% 미만의 인장파단신도를 가지며 그 인장파단신도가 최대 하중시의 신도의 110% 미만이고, 반도체 웨이퍼가 복수의 반도체 칩으로 분할됨과 동시에 반도체용 접착 필름의 두께 방향의 적어도 일부가 절단되지 않고 남도록 반도체 웨이퍼측으로부터 절삭이 형성되어 있는 적층체를 준비하는 공정과, 다이싱 테이프를 복수의 반도체 칩이 서로 분리되는 방향으로 잡아늘이는 것에 의해, 반도체용 접착 필름을 절삭에 따라서 분할하는 공정을 구비한다.
상기 본 발명에 관련되는 제조방법에 있어서는, 반도체용 접착 필름이 완전히 절단되지 않고 연결된 상태의 적층체가 준비된다. 또한, 다이싱 테이프를 잡아늘이는 것에 의해서 반도체용 접착 필름이 분할된다. 관련되는 방법에 있어서, 상기 특정의 인장파단신도를 가지는 반도체용 접착 필름을 채용한 것에 의해, 칩 크랙이나 버의 발생을 충분히 억제하면서, 반도체 웨이퍼로부터 반도체 칩을 수율 좋게 얻는 것이 가능하게 되었다.
본 발명에 관련되는 반도체 칩의 제조방법은, 반도체 웨이퍼, 반도체용 접착 필름 및 다이싱 테이프가 이 순서로 적층되고, 반도체용 접착 필름이 5% 미만의 인장파단신도를 가지며 그 인장파단신도가 최대 하중시의 신도의 110% 미만이고, 반도체 웨이퍼를 복수의 반도체 칩으로 분획하는 선에 따라서 레이저 가공에 의해 반도체 웨이퍼에 개질부가 형성되어 있는 적층체를 준비하는 공정과, 다이싱 테이프를 복수의 반도체 칩이 서로 분리되는 방향으로 잡아늘이는 것에 의해, 반도체 웨이퍼를 복수의 반도체 칩으로 분할함과 동시에 반도체용 접착 필름을 개질부를 따라서 분할하는 공정을 구비하고 있어도 좋다.
상기 본 발명에 관련되는 제조방법의 경우, 레이저 가공에 의해 반도체 웨이퍼에 개질부를 형성하고 나서 반도체 웨이퍼를 분할하는 방법을 채용한 것에 의해, 다이싱 블레이드 등을 이용하는 종래의 방법과 비교하여, 칩 크랙이나 버의 발생이 충분히 억제된다. 또한, 관련되는 방법에 있어서 상기 특정의 인장 특성을 가지는 반도체용 접착 필름을 채용한 것에 의해, 다이싱 테이프의 잡아늘임에 의해 반도체용 접착 필름이 효율적으로 또한 확실히 분단되고, 그 결과 반도체 칩을 수율 좋게 얻는 것이 가능하게 되었다.
상기 반도체용 접착 필름은, 열가소성 수지, 열경화성 성분 및 필러를 함유 하고, 필러의 함유량이 당해 반도체용 접착 필름의 중량에 대해서 30중량% 미만인 것이 바람직하다. 필러의 함유량을 어느 정도 낮게 억제하면서, 상기 특정의 인장 특성을 반도체용 접착 필름에 부여하는 것에 의해, 실장 후의 리플로우 크랙의 발생이 억제된다.
상기 어느 제조방법에 있어서, 적층체를 준비하는 공정은, 반도체용 접착 필름을 100℃ 이하의 온도에서 반도체 웨이퍼에 첩부하는 공정을 포함하는 것이 바람직하다. 반도체용 접착 필름의 온도를 비교적 낮게 유지하면서 반도체용 접착 필름을 반도체 웨이퍼에 첩부하는 것에 의해, 반도체 웨이퍼의 휘어짐이나, 다이싱 테이프나 백 글라인드 테이프의 열이력에 기인하는 손상이 충분히 억제된다.
다른 측면에 있어서, 본 발명은 반도체용 접착 필름에 관한 것이다. 본 발명에 관련되는 반도체용 접착 필름은, 5% 미만의 인장파단신도를 가지고, 그 인장파단신도가 최대 하중시의 신도의 110% 미만이다. 관련되는 반도체용 접착 필름을 상기 본 발명에 관련되는 제조방법에 있어서 이용하는 것에 의해, 칩 크랙이나 버의 발생을 충분히 억제하면서, 반도체 웨이퍼로부터 반도체 칩을 수율 좋게 얻는 것이 가능하게 된다.
상기 본 발명에 관련되는 반도체용 접착 필름은, 100℃ 이하에서 반도체 웨이퍼에 첩부 가능한 것이 바람직하다.
상기 본 발명에 관련되는 반도체용 접착 필름은, 열가소성 수지, 열경화성 성분 및 필러를 함유하고, 필러의 함유량이 당해 반도체용 접착 필름의 중량에 대해서 30중량% 미만인 것이 바람직하다. 필러의 함유량을 어느 정도 낮게 억제하면서, 상기 특정의 인장 특성을 반도체용 접착 필름에 부여하는 것에 의해, 리플로우 크랙의 발생이 더욱 억제된다.
더욱이 다른 측면에 있어서, 본 발명은, 상기 본 발명에 관련되는 반도체용 접착 필름과 그 반도체용 접착 필름의 한쪽면측에 적층된 다이싱 테이프를 구비하는 복합 시트에 관한 것이다. 관련되는 복합 시트를 이용하는 것에 의해, 간략한 공정으로 보다 효율적으로 반도체 칩 및 반도체 장치를 얻는 것이 가능하게 된다.
발명의 효과
본 발명에 의하면, 칩 크랙이나 버의 발생을 충분히 억제하면서, 반도체 웨이퍼로부터 반도체 칩을 수율 좋게 얻는 것이 가능하다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 적합한 실시형태에 관하여 상세하게 설명한다. 다만, 본 발명은 이하의 실시형태에 한정되는 것은 아니다.
(제 1 실시형태)
도 1, 2, 3, 4 및 5는, 제 1 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다. 본 실시형태에 관련되는 반도체 칩의 제조방법은, 반도체 웨이퍼(1), 반도체용 접착 필름(2) 및 다이싱 테이프(3)가 이 순서로 적층된 적층체(20)를 준비하는 공정(도 1)과, 적층체(20)에 반도체 웨이퍼(1)측으로부터 절삭(40)을 형성하는 공정(도 2, 3)과, 반도체용 접착 필름(2)을 절삭(40)에 따라서 분할하는 공정(도 4)과, 반도체 칩(10)을 반도체용 접착 필름(2)과 함께 픽업하는 공정(도 5)을 구비한다.
도 1의 적층체(20)는, 반도체 웨이퍼(1)의 이면에 반도체용 접착 필름(2) 및 다이싱 테이프(3)를 이 순서로 첩부하거나, 또는 반도체용 접착 필름(2) 및 다이싱 테이프(3)가 적층된 복합 시트를 반도체용 접착 필름(2)이 반도체 웨이퍼(1)측에 위치하는 방향으로 반도체 웨이퍼(1)의 이면에 첩부하는 방법으로 준비된다.
반도체 웨이퍼(1)로서는, 단결정 실리콘 외, 다결정 실리콘, 각종 세라믹, 갈륨비소 등의 화합물 반도체 등으로 구성되는 웨이퍼가 사용된다. 다이싱 테이프(3)는, 고정용의 링에 대해서 고정 가능한 정도의 점착성을 가지고, 반도체용 접착 필름(2)이 분단되도록 잡아늘이는 것이 가능한 것이면, 특별히 제한 없이 이용된다. 예를 들면, 염화비닐계 테이프를 다이싱 테이프로서 이용할 수 있다. 반도체용 접착 필름(2)의 상세한 것에 관하여는 후술한다.
반도체용 접착 필름(2) 또는 이것을 가지는 복합 시트를 반도체 웨이퍼(1)에 첩부할 때, 반도체용 접착 필름의 온도는 0~100℃로 유지되는 것이 바람직하다. 이와 같이 비교적 낮은 온도에서 반도체용 접착 필름(2)을 첩부하는 것에 의해, 반도체 웨이퍼(1)의 휘어짐이나, 다이싱 테이프나 백 글라인드 테이프의 열이력에 기인하는 손상이 충분히 억제된다. 동일한 관점에서, 상기 온도는, 보다 바람직하게는 15℃~95℃, 더욱 바람직하게는 20℃~90℃이다.
적층체(20)에 대해서, 반도체 웨이퍼(1)가 복수의 반도체 칩(10)으로 분할됨과 동시에 반도체용 접착 필름(2)의 두께 방향의 일부가 절단되지 않고 남도록, 다이싱 블레이드(4)를 이용하여 반도체 웨이퍼(1)측으로부터 절삭(40)이 형성된다(도 2). 환언하면, 반도체 웨이퍼(1)는 완전히 절단되고, 반도체 웨이퍼(1)가 절단되는 선을 따라서 반도체용 접착 필름(2)이 하프 컷된다.
도 3은, 적층체(20)에 형성된 절삭(40) 근방을 나타내는 확대 단면도이다.「하프 컷」은, 반도체용 접착 필름(2)의 두께 T1 및 반도체용 접착 필름(2)이 절삭되는 깊이 T2가, T2/T1＜1의 관계를 만족하는 것을 의미한다. T2/T1은 바람직하게는 1/5~4/5, 보다 바람직하게는 1/4~3/4, 더욱 바람직하게는 1/3~2/3이다. T2가 작아지게 되면, 반도체용 접착 필름(2)을 절삭(40)에 따라서 분할했을 때에 버의 발생이 방지되는 경향이 있는 한편, 다이싱 테이프(3)를 잡아늘이는 것, 더욱이 반도체 칩(10)을 픽업할 때의 밀어 올리는 높이를 높게하는 것에 의해서도, 반도체용 접착 필름(2)을 완전히 분단하는 것이 곤란하게 되는 경향이 있다. 또한, T2가 커지게 되면 다이싱 테이프를 잡아늘이는 양(이하 경우에 따라 「익스팬드량」이라 한다.)이 작아도, 또는 반도체 칩(10)을 픽업할 때의 밀어 올리는 높이가 낮아도, 다이본드 필름을 완전히 분단하기 쉬운 경향이 있다. 다만, T2가 과도하게 커지게 되면, 버 억제의 효과가 작아져서, 반도체 장치 제조의 수율이 저하하는 경향이 있다.
절삭(40)의 형성 후, 다이싱 테이프(3)를, 복수의 반도체 칩(10)이 서로 분리되는 방향, 즉 다이싱 테이프(3)의 주면(主面)에 따르는 방향(도 2의 화살표의 방향)으로 잡아늘여서, 반도체용 접착 필름(2)이 분할된다(도 4). 그 결과, 반도체 칩(10) 및 이것에 첩부된 반도체용 접착 필름(2)을 가지는 접착 필름 부착 반도체 칩이, 다이싱 테이프(3)상에 배열한 상태로 된다.
익스팬드량은, 잡아늘인 후의 다이싱 테이프(3)의 폭(최대폭) R1과, 초기의 다이싱 테이프(3)의 폭(최대폭) R0(도 2 참조)와의 차이이다. 이 익스팬드량은, 바람직하게는 2mm~10mm, 보다 바람직하게는 2mm~8mm, 더욱 바람직하게는 2mm~7mm이다. 본 실시형태와 같이, 반도체용 접착 필름(2)에 절삭이 형성되어 있는 경우, 절단의 계기가 존재하기 때문에, 후술의 제 2 실시형태와 같이 반도체용 접착 필름(2)가 전혀 절단되어 있지 않은 경우에 비해서 익스팬드량은 적어도 좋다.
다이싱 테이프(3)를 잡아늘인 후, 반도체 칩(10)이 그 이면에 첩부되었던 반도체용 접착 필름(2)과 함께 픽업된다(도 5). 픽업하는 반도체 칩(10)의 위치에 있어서, 다이싱 테이프(3)를 반도체 칩(10)과는 반대측으로부터 소정의 높이까지 밀어 올려도 좋다. 픽업된 반도체 칩(10)은, 그 이면에 첩부된 반도체용 접착 필름(2)을 다이본딩재로서 이용하는 것에 의해 각종 지지 부재 등에 탑재된다. 픽업 후의 공정에 관해서는 후술한다.
이하, 반도체용 접착 필름(2)의 상세한 것에 관하여 설명한다.
반도체용 접착 필름(2)은, 인장파단신도가 비교적 짧은 것이 하나의 특징이다. 반도체용 접착 필름(2)은, 인장 시험에 있어서 항복(降伏)하는 일 없이, 또는 최대 하중을 거쳐 항복한 직후에 파단한다. 이와 같은 인장 특성을 가지고 있는 것에 의해, 반도체용 접착 필름(2)은, 인장 응력에 의해서 파단했을 때에 파단면이 가늘게 쪼개지기 어렵고, 버의 발생이 충분히 억제된다.
보다 구체적으로는, 반도체용 접착 필름(2)의 인장파단신도는 바람직하게는 5% 미만이다. 또한, 반도체용 접착 필름(2)의 인장파단신도는, 인장 시험에 있어서의 최대 하중시의 신도에 대해서 바람직하게는 110% 미만이다. 반도체용 접착 필름(2)이 이와 같은 인장 특성을 가지는 것에 의해, 적은 익스팬드량으로 반도체용 접착 필름(2)을 효율 좋게 또한 확실하게 분단할 수 있다.
인장파단신도가 5% 이상이면, 반도체용 접착 필름(2)을 완전히 분단하기 위해서는, 다이싱 테이프(3)의 익스팬드량을 통상 이상으로 크게 하는 것이 필요하게 된다. 또한, 인장파단신도의 최대 하중시의 신도에 대한 비율이 110% 이상인 것은, 항복 상태가 긴 것, 또는 네킹이 일어나기 쉬운 것에 대응하고, 이 경우, 반도체용 접착 필름(2)을, 버를 억제하면서 완전히 분단하는 것이 곤란하게 되는 경향이 있다.
상기와 동일한 관점에서, 인장파단신도는, 보다 바람직하게는 4% 미만, 더욱 바람직하게는 3.5% 미만이다. 동일하게, 인장파단신도의 최대 하중시의 신도에 대한 비율은, 보다 바람직하게는 108% 미만, 더욱 바람직하게는 105% 미만이다. 또, 관련되는 비율은, 인장파단신도와 최대 하중시의 신도가 일치할 때에, 최저치인 100%로 된다.
최대 응력, 최대 하중신도 및 인장파단신도는, B스테이지 상태의 반도체용 접착 필름으로부터 절단된, 폭 5mm, 길이 50mm, 두께 25㎛의 사이즈를 가지는 단책모양의 시험편을 이용하여, 25℃의 환경하에서, 이하의 조건에서 인장 시험을 행하는 것에 의해 구해진다.
인장 시험기：SIMADZU제 100N 오토그래프 「AGS-100NH」
척(chuck)간 거리(시험 개시시)：30mm
인장 속도：5mm/분
인장 시험에 의해서 얻어진 응력-변형 곡선으로부터, 최대 하중, 최대 하중시의 척간 길이, 및 파단시의 척간 길이를 판독하고, 이들의 값과 시료 단면적의 실측치를 이용하여, 하기 식에 의해 최대 응력, 최대 하중신도 및 인장파단신도를 산출한다.
최대 응력(Pa) = 최대 하중(N)/시료의 단면적(㎡)
최대 하중시의 신도(%) =｛(최대 하중시의 척간 길이(mm)-30)/30｝× 100
인장파단신도(%) =｛(파단시의 척간 길이(mm)-30)/30｝× 100
통상, 복수의 시험편에 관하여 측정을 행하고, 그 평균치를 그 반도체용 접착 필름의 인장 특성으로서 기록한다. 재현성의 관점에서, 인장 시험은 상기 조건에서 행하는 것이 바람직하지만, 실질적으로 동일한 시험 결과를 주는 다른 조건으로 변경해도 좋다.
반도체용 접착 필름(2)은, 바람직하게는, 열가소성 수지, 열경화성 성분 및 필러를 함유한다. 이들의 성분에 의해서 반도체용 접착 필름(2)을 구성하고, 각 성분의 종류 및 배합량을 조정하는 것에 의해, 상기 특정의 인장 특성을 가지는 반도체용 접착 필름(2)이 얻어진다.
반도체용 접착 필름을 구성하는 열가소성 수지는, 60℃ 이하의 유리 전이 온도(Tg)를 가지는 것이 바람직하다. 또한, 300℃ 이상의 내열성을 가지는 열가소성 수지가 바람직하다. 적합한 열가소성 수지의 구체예로서는, 폴리이미드 수지, 폴리 아미드이미드 수지, 페녹시 수지, 아크릴 수지, 폴리아미드 수지 및 우레탄 수지를 들 수 있다. 이들을 1종 또는 복수 조합하여 이용할 수 있다. 이들 중에서도, 폴리이미드 수지가 특히 바람직하다. 폴리이미드 수지를 이용하는 것에 의해, 필러의 함유량을 어느 정도 작게 유지하면서, 상술한 바와 같은 인장 특성을 반도체용 접착 필름(2)에 용이하게 부여할 수 있다.
열경화성 성분은, 가열에 의해 가교하여 경화체를 형성할 수 있는 성분이며, 예를 들면, 열경화성 수지 및 그 경화제로 구성된다. 열경화성 수지로서는, 종래 공지의 것을 사용할 수 있고, 특별히 제한은 없지만, 그 중에서도 반도체 주변 재료로서의 편리성(고순도품의 입수 용이, 품종이 많고, 반응성 제어하기 쉽다)의 점에서, 에폭시 수지, 및 1분자 중에 적어도 2개의 열경화성 이미드기를 가지는 이미드 화합물이 바람직하다. 에폭시 수지는, 통상 에폭시 수지 경화제와 병용된다.
에폭시 수지는, 바람직하게는 2개 이상의 에폭시기를 가지는 화합물이다. 경화성이나 경화물 특성의 점에서, 페놀의 글리시딜에테르형의 에폭시 수지가 바람직하다. 페놀의 글리시딜에테르형의 에폭시 수지로서는, 예를 들면, 비스페놀A, 비스페놀AD, 비스페놀S, 비스페놀F 또는 할로겐화 비스페놀A와 에피클로르히드린의 축합물, 페놀노볼락 수지의 글리시딜에테르, 크레졸노볼락 수지의 글리시딜에테르, 및 비스페놀A 노볼락 수지의 글리시딜에테르를 들 수 있다. 이들 중에서도, 노볼락형 에폭시 수지(크레졸노볼락 수지의 글리시딜에테르 및 페놀노볼락 수지의 글리시딜에테르 등)는, 경화물의 가교 밀도가 높고, 필름의 열시(熱時)의 접착 강도를 높게 할 수 있는 점에서 바람직하다. 이들은 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다.
에폭시 수지 경화제로서는, 예를 들면, 페놀계 화합물, 지방족 아민, 지환족 아민, 방향족 폴리아민, 폴리아미드, 지방족 산무수물, 지환족 산무수물, 방향족 산무수물, 디시안디아미드, 유기산 디히드라지드, 3불화붕소아민 착체, 이미다졸류, 및 제3급 아민을 들 수 있다. 이들 중에서도 페놀계 화합물이 바람직하고, 그 중에서도 2개 이상의 페놀성 수산기를 가지는 페놀계 화합물이 특히 바람직하다. 보다 구체적으로는, 나프톨노볼락 수지 및 트리스페놀노볼락 수지가 바람직하다. 이들의 페놀계 화합물을 에폭시 수지 경화제로서 이용하면, 패키지 조립을 위한 가열할 때의 칩 표면 및 장치의 오염이나, 악취의 원인으로 되는 아웃 가스의 발생을 유효하게 저감할 수 있다.
필러의 함유량을 조정하는 것에 의해, 반도체용 접착 필름의 인장 특성을 제어할 수 있다. 필러의 함유량을 많이 하면, 인장파단신도가 작아지게 되는 경향, 및 인장파단신도의 최대 하중시의 신도에 대한 비율이 작아지게 되는 경향이 있다. 또한, 필러를 적량 이용하는 것에 의해, 취급성의 향상, 열전도성의 향상, 용융 점도의 조정, 틱소트로픽성의 부여 등의 효과를 얻는 것도 가능하다.
상기 목적의 관점에서, 필러는 무기 필러인 것이 바람직하다. 보다 구체적으로는, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 알루미나, 질화알루미늄, 붕산알루미위스카, 질화붕소, 결정성 실리카, 비정성 실리카 및 안티몬 산화물로 이루어지는 군으로부터 선택되는 적어도 1종의 무기 재료를 포함하는 무기 필러가 바람직하다. 이들 중에서도, 열전도성 향상을 위해서는, 알루미나, 질화알루미늄, 질화붕소, 결정성 실리카 및 비정성 실리카가 바람직하다. 용융 점도의 조정이나 틱소트로픽성의 부여의 목적으로는, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 알루미나, 결정성 실리카 및 비정성 실리카가 바람직하다. 또한, 내습성을 향상시키기 위해서는, 알루미나, 실리카, 수산화알루미늄 및 안티몬 산화물이 바람직하다. 복수 종류의 필러를 혼합하여 사용해도 좋다.
필러의 함유량이 많아지면, 인장파단신도가 작아지는 동시에 탄성률이 높아져서 파단 강도가 상승하는 경향이 있는 한편, 접착성의 저하에 의해서 내리플로우크랙성이 저하하는 경향이 있다. 특히, 유기 기판과 같은 표면에 요철이 형성되어 있는 피착체와 반도체 칩의 사이에서 리플로우시에 파괴가 진행하기 쉬워지게 되는 경향이 있다. 또한, 필러의 함유량이 많아지면, HAST 시험 등의 고온 고습 환경하에 있어서의 신뢰성 시험에 대한 내성이 저하하는 경향도 있다. 또한, 필러의 함유량이 많아지면, 반도체용 접착 필름을 반도체 웨이퍼에 첩부 가능한 온도도 상승해 버리는 경향이 있다. 이상과 같은 사정을 감안하면, 필러의 함유량은, 반도체용 접착 필름의 전체 중량에 대해서 바람직하게는 30중량% 미만, 보다 바람직하게는 25중량% 미만, 더욱 바람직하게는 20중량% 미만이다.
반도체용 접착 필름(2)은, 100℃ 이하의 온도에서 피착체인 반도체 웨이퍼에 첩부 가능한 것이 바람직하다. 여기에서, 소정의 온도로 유지된 반도체용 접착 필름을 반도체 웨이퍼에 첩부했을 때에, 반도체용 접착 필름과 반도체 웨이퍼의 계면에 있어서의 필 강도가 20N/m 이상이면, 반도체 웨이퍼에 첩부 가능하다고 판단된다. 반도체용 접착 필름은, 예를 들면, 100℃ 이하의 온도로 설정된 핫롤라미네이터를 이용하여 반도체 웨이퍼에 첩부된다. 필 강도의 측정은, 25℃의 분위기 중, 인장 각도 90°, 인장 속도 50mm/분으로 하여 행해진다. 예를 들면, 필러의 함유량을 작게 하거나, 낮은 Tg를 가지는 열가소성 수지를 이용하거나 하는 것에 의해, 100℃ 이하에서 반도체 웨이퍼에 첩부 가능한 반도체용 접착 필름이 얻어진다. 반도체용 접착 필름(2)이 반도체 웨이퍼에 첩부 가능한 온도는, 보다 바람직하게는 95℃ 이하, 더욱 바람직하게는 90℃ 이하이다.
반도체용 접착 필름(2)은, 반도체 칩 탑재용 지지 부재에 반도체 칩을 탑재하는 경우에 요구되는 내열성 및 내습성을 가지는 것이 바람직하다. 그 때문에, 내리플로우 크랙성 시험을 패스하고 있는 것이 바람직하다. 접착 강도를 지표로 하여 반도체용 접착 필름의 내리플로우 크랙성을 평가할 수 있다. 양호한 내리플로우 크랙성을 얻기 위해서는, 4×2mm각의 접착 면적으로 반도체용 접착 필름을 반도체 웨이퍼에 접착했을 때에, 필 강도가 초기에 1.0kg/cm 이상, 85℃/85%의 분위기하에서 48시간 방치한 후에 0.5kg/cm 이상인 것이 바람직하다. 초기의 필 강도는 1.3kg/cm 이상인 것이 보다 바람직하고, 1.5kg/cm인 것이 더욱 바람직하다. 85℃/85%의 분위기하에서 48시간 방치한 후의 필 강도는 0.7kg/cm 이상인 것이 보다 바람직하고, 0.8kg/cm 이상인 것이 더욱 바람직하다.
반도체용 접착 필름(2)은, 예를 들면, 열가소성 수지, 열경화성 성분, 필러 및 이들을 용해 또는 분산하는 유기용제를 함유하는 도공액을 기재 필름에 도부(塗付)하고, 기재 필름상의 도공액으로부터 가열에 의해 유기용제를 제거하는 방법으로 얻을 수 있다.
유기용매는, 재료를 균일하게 용해 또는 분산할 수 있는 것이면 제한은 없고, 예를 들면, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 디메틸설폭시드, 디에틸렌글리콜디메틸에테르, 톨루엔, 벤젠, 크실렌, 메틸에틸케톤, 테트라히드로푸란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 부틸셀로솔브, 디옥산, 시클로헥사논 및 아세트산에틸을 들 수 있다. 이들은 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다.
기재 필름은, 유기용제의 제거를 위한 가열에 견디는 것이면 특별히 한정하는 것은 아니다. 기재 필름의 예로서는, 폴리에스테르 필름, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에테르이미드 필름, 폴리에테르나프탈레이트 필름, 및 메틸펜텐 필름을 들 수 있다. 이들 필름을 2종 이상 조합한 다층 필름을 기재 필름으로서 이용해도 좋다. 기재 필름의 표면은 실리콘계, 실리카계 등의 이형제 등으로 처리되어 있어도 좋다. 유기용제의 제거 후, 기재 필름을 제거하지 않고, 반도체용 접착 필름의 지지체로서 그대로 이용해도 좋다.
반도체용 접착 필름은, 다이싱 테이프와 첩합(貼合)시킨 복합 시트의 상태로 보관 및 사용할 수도 있다. 이와 같은 복합 시트를 이용하는 것에 의해, 반도체 장치 제조 공정을 간략화할 수 있다.
(제 2 실시형태)
도 6, 7, 8 및 9는, 제 2 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다. 본 실시형태에 관련되는 방법은, 반도체 웨이퍼(1), 반도체용 접착 필름(2) 및 다이싱 테이프(3)가 이 순서로 적층된 적층체(20)를 준비하는 공정(도 6~8)과, 다이싱 테이프(3)를 복수의 반도체 칩(10)이 서로 분리되는 방향으로 잡아늘이는 것에 의해, 반도체 웨이퍼(1)를 복수의 반도체 칩(10)으로 분할함과 동시에 반도체용 접착 필름(2)을 분할하는 공정(도 9)과, 반도체 칩(10)을 반도체용 접착 필름(2)과 함께 픽업하는 공정을 구비한다.
적층체(20)를 준비하는 공정은, 레이저 가공에 의해 반도체 웨이퍼(1)를 복수의 반도체 칩(10)으로 분획하는 선(50)(이하 「분할 예정선」이라 한다.)에 따라서 개질부(1a)를 반도체 웨이퍼(1)의 내부에 형성하는 공정(도 6)과, 개질부(1a)가 형성된 반도체 웨이퍼(1)에 반도체용 접착 필름(2)을 첩부하는 공정(도 7)과, 반도체용 접착 필름(2)에 다이싱 테이프(3)를 첩부하는 공정(도 8)으로 구성된다.
레이저 가공에 의해 개질부(1a)를 형성하는 공정에 있어서, 레이저(90)가 분할 예정선(50)에 따라서 조사된다(도 6의(b)). 관련되는 레이저 가공은, 소위 스텔스 다이싱으로서 알려져 있는 방법에 있어서 통상 채용되고 있는 조건에 의해 행하는 것이 가능하다. 레이저 가공에 의해서, 반도체 웨이퍼(1)의 내부에 개질부(1a)가 형성된다.
그 후, 도 7, 8에 나타내는 바와 같이 반도체 웨이퍼(1)에 반도체용 접착 필름(2) 및 다이싱 테이프(3)를 순차 첩부하여, 적층체(20)가 얻어진다.
적층체(20)를 얻는 공정은 본 실시형태와 같은 순서로 한정되는 것은 아니다. 예를 들면, 반도체 웨이퍼에 반도체용 접착 필름을 첩부한 후, 레이저 가공에 의해 개질부를 형성해도 좋다.
적층체(20)를 얻은 후, 다이싱 테이프(3)를 복수의 반도체 칩(10)이 서로 분리되는 방향(도 8(b)의 화살표의 방향)으로 잡아늘이는 것에 의해, 반도체 웨이퍼(1)가 복수의 반도체 칩(10)으로 분할됨과 동시에, 반도체용 접착 필름(2)이 개질부(1a)에 따라서 분할된다(도 9).
본 실시형태에 의하면, 반도체 웨이퍼(1) 및 반도체용 접착 필름(2)은, 다이싱 블레이드에 의해서 절단되지 않고, 다이싱 테이프의 잡아늘임에 의해서 분할된다. 이 방법에 의하면, 반도체 웨이퍼(1)와 반도체용 접착 필름(2)을 다이싱 블레이드에 의해서 동시에 절단할 필요가 없기 때문에, 반도체 웨어의 개편화의 속도를 높일 수 있어, 버의 발생도 억제된다.
본 실시형태의 경우, 다이싱 테이프(3)의 익스팬드량은 바람직하게는 5~30mm이고, 보다 바람직하게는 10~30mm이며, 더욱 바람직하게는 10~20mm이다. 익스팬드량이 5mm 미만이면, 반도체 웨이퍼(1) 및 반도체용 접착 필름(2)을 완전히 분단하는 것이 곤란하게 되는 경향이 있고, 30mm를 넘으면 분할 예정선에 따른 부분 이외로의 파단이 일어나기 쉬워지게 되는 경향이 있다.
또한, 본 실시형태의 경우, 다이싱 테이프(3)를 잡아늘이는 속도(익스팬드 속도)는 바람직하게는 10~1000mm/초이며, 보다 바람직하게는 10~100mm/초이며, 더욱 바람직하게는 10~50mm/초이다. 익스팬드 속도가 10mm/초 미만이면, 반도체 웨이퍼(1) 및 반도체용 접착 필름(2)이 완전히 분단하는 것이 곤란하게 되는 경향이 있고, 1000mm/초를 넘으면, 분할 예정선에 따른 부분 이외에서의 파단이 일어나기 쉬워지는 경향이 있다.
이상 설명한 바와 같은, 제 1 실시형태 또는 제 2 실시형태에 관련되는 방법에 의해 얻어지고, 반도체용 접착 필름(2)과 함께 픽업된 반도체 칩(10)은, 예를 들면 IC, LSI와 같은 반도체소자를 구성한다. 반도체 칩(10)은, 예를 들면, 그 이면에 첩부된 반도체용 접착 필름(2)을 개재하여 지지 부재에 접착된다. 지지 부재로서는, 예를 들면, 42 얼로이 리드 프레임 및 구리 리드 프레임 등의 리드 프레임, 에폭시 수지, 폴리이미드계 수지 및 말레이미드계 수지 등으로부터 형성된 수지 필름, 유리 부직포 또는 유리 직포에 에폭시 수지, 폴리이미드계 수지 및 말레이미드계 수지 등의 열경화성 수지를 함침하고 이것을 경화시켜 얻어지는 기판, 및, 유리 기판 및 알루미나 등의 세라믹스 기판을 들 수 있다.
반도체 칩끼리를 반도체용 접착 필름을 개재하여 접착해도 좋다. 도 10은, 관련되는 방법에 의해 얻어지는 반도체 장치의 일실시형태를 나타내는 단면도이다. 도 10에 나타내는 반도체 장치(100)는, 배선부기재(지지 부재)(7)와 배선부기재(7)에 반도체용 접착 필름(2)을 개재하여 접착된 반도체 칩(10a)과, 반도체 칩(10a)에 반도체용 접착 필름(2)을 개재하여 접착된 반도체 칩(10b)을 구비한다. 반도체 칩(10a 및 10b)은, 본딩와이어(8)에 의해서 배선부기재(7)의 배선과 접속되어 있다. 또한, 반도체 칩(10a 및 10b)은, 이들이 매설되는 봉지 수지층(9)에 의해서 봉지되어 있다.
반도체 칩과 지지 부재와의 접착, 및 반도체 칩끼리의 접착은, 예를 들면, 반도체 칩과 지지 부재와의 사이 또는 반도체 칩끼리의 사이에 반도체용 접착 필름을 사이에 둔 상태에서, 60~300℃에서 0.1~300초간 가열하여 행해진다.
반도체용 접착 필름(2)이 열경화성 수지를 함유하는 경우는, 접착 후의 반도체 칩을 가열하여 반도체용 접착 필름의 피착체에의 밀착이나 경화를 촉진시켜, 접합부의 강도를 증가시키는 것이 바람직하다. 이 때의 가열은, 접착 필름의 조성에 따라서 적절히 조정하면 좋고, 통상, 60~220℃, 0.1~600분간이다. 수지 봉지를 행하는 경우는, 봉지 수지의 경화 공정의 가열을 이용해도 좋다.
도 1은 제 1 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다.
도 2는 제 1 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다.
도 3은 제 1 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다.
도 4는 제 1 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다.
도 5는 제 1 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다.
도 6은 제 2 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다.
도 7은 제 2 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다.
도 8은 제 2 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다.
도 9는 제 2 실시형태에 관련되는 반도체 칩의 제조방법을 나타내는 단면도이다.
도 10은 반도체 장치의 일실시형태를 나타내는 단면도이다.
도 11은 반도체용 접착 필름의 인장 시험에 있어서의 응력-변형 곡선을 나타내는 도면이다.
도 12는 반도체용 접착 필름의 인장 시험에 있어서의 응력-변형 곡선을 나타내는 도면이다.
도 13은 반도체용 접착 필름의 인장 시험에 있어서의 응력-변형 곡선을 나타내는 도면이다.
도 14는 칩 박리시험을 행하기 위한 측정 장치를 나타내는 모식도이다.
<부호의 설명>
1…반도체 웨이퍼, 1a…개질부, 2…반도체용 접착 필름, 3…다이싱 테이프, 4…다이싱 블레이드, 5…분할 예정선, 7…배선 부착 기재, 8…본딩 와이어, 9…봉지 수지층, 10, 10a, 10b…반도체 칩, 20…적층체, 40…절삭, 100…반도체장치.
이하, 실시예를 들어 본 발명에 관하여 보다 구체적으로 설명한다. 다만, 본 발명은 이하의 실시예로 한정되는 것은 아니다.
1. 반도체용 접착 필름의 제작
실시예 1
온도계, 교반기 및 염화칼슘관을 구비한 500ml의 4구 플라스크에, 디아민으로서 1,3-비스(3-아미노프로필)테트라메틸디실록산(0.1mol)과, 용제로서의 N-메틸-2-피롤리돈 150g을 넣어, 60℃로 교반했다. 디아민의 용해 후, 1,10-(데카메틸렌)비스(트리메리테이트이무수물)(0.02mol)와 4,4'-옥시디프탈산이무수물(0.08mol)을 소량씩 첨가하고, 60℃에서 3시간 반응시켰다. 그 후, N2가스를 불어 넣으면서 170℃에서 가열하여, 3시간 걸려 계 중의 물을 용제의 일부와 함께 공비에 의해 제거했다. 물을 제거하여 얻은 폴리이미드 수지의 NMP 용액을 접착 필름의 제작에 이용했다.
상기에서 얻은 폴리이미드 수지의 NMP 용액(폴리이미드 수지를 100중량부 포함한다)에, 크레졸노볼락형 에폭시 수지(토토화성제) 4중량부, 4,4'-[1-[4-[1-(4-히드록시페닐)-1-메틸에틸]페닐]에틸리덴]비스페놀(혼슈화학제) 2중량부, 테트라페닐포스포늄테트라페닐보라트(도쿄화성제) 0.5중량부 가했다. 또한, 질화붕소 필러(미즈시마합금철제)를 전체 고형분의 중량에 대해서 12중량%, 아엘로질 필러 R972(니뽄아에로질제)를 전체 고형분의 중량에 대해서 3중량%로 되도록 가하고, 잘 혼련하여 니스를 얻었다. 조합한 니스를 박리 처리가 끝난 폴리에틸렌테레프탈레이트 필름상에 도포하고, 80℃에서 30분 , 계속하여 120℃에서 30분 가열하고, 그 후, 실온(25℃)에서 폴리에틸렌테레프탈레이트 필름을 박리하여, 두께 25㎛의 접착 필름을 얻었다.
실시예 2
디아민 성분으로서, 1,3-비스(3-아미노프로필)테트라메틸디실록산(0.06mol) 및 4,9-디옥사데칸-1,12-디아민(0.04mol)을 이용한 것 이외에는 실시예 1과 동일하게 하여, 폴리이미드 수지의 NMP 용액을 얻었다. 얻어진 폴리이미드 수지의 NMP 용액을 이용하여, 실시예 1과 동일하게 하여 접착 필름을 제작했다.
실시예 3
질화붕소 필러의 양을 57중량%로 한 것 이외에는 실시예 1과 동일하게 하여, 접착 필름을 제작했다.
비교예 1~3
비교예 1의 접착 필름으로서 DF-402, 비교예 2의 접착 필름으로서 DF-470, 비교예 3의 접착 필름으로서 DF-443을 준비했다(모두 히타치화성공업주식회사제의 다이본드 필름).
비교예 4
온도계, 교반기 및 염화칼슘관을 구비한 500ml의 4구 플라스크에, 에테르디아민 2000(BASF사제)(0.03몰), 1,12-디아미노도데칸(0.07몰) 및 N-메틸-2-피롤리돈 150g을 넣어, 60℃로 교반했다. 디아민의 용해 후, 2,2-비스[4-(3, 4-디카르복시페녹시)페닐]프로판이무수물(0.1몰)을 소량씩 첨가했다. 60℃에서 1시간 반응시킨 후, N2가스를 불어 넣으면서 170℃에서 가열하고, 물을 용제의 일부와 함께 공비에 의해 제거했다. 물을 제거하여 얻은 폴리이미드 수지의 NMP 용액을 접착 필름의 제작에 이용했다. 얻어진 용액을 이용한 것, 및 질화붕소 필러의 양을 전체 고형분의 중량에 대해서 25중량%로 한 것 이외에는 실시예 1과 동일하게 하여, 접착 필름을 제작했다.
비교예 5
질화붕소 필러의 양을 47중량%로 한 것 이외에는 비교예 4와 동일하게 하여, 접착 필름을 제작했다.
2. 접착 필름의 평가
(1) 최대 응력, 최대 하중신도, 및 인장파단신도
B스테이지 상태의 접착 필름으로부터 절단된 단책상의 시험편(폭 5mm, 길이 50mm)을 이용하여 인장 시험을 행했다. 얻어진 응력-변형 곡선으로부터, 하기 계산식에 근거하여 최대 응력, 최대 하중신도, 및 인장파단신도를 구했다. 인장 시험은, 인장 시험기(SIMADZU제 100N 오토그래프, AGS-100 NH)를 이용하고, 25℃의 분위기 중에서, 시험 개시시의 척간 거리 30mm, 인장 속도 5mm/min의 조건에서 행했다.
최대 응력(Pa) = 최대 하중(N)/시료의 단면적(㎡)
최대 하중신도(%) = [(최대 하중에 있어서의 척간 길이(mm) - 30)/30] × 100
인장파단신도(%) = [(파단시의 척간 길이(mm) - 30)/30] × 100
도 11은 실시예 1, 도 12는 실시예 2, 도 13은 비교예 1의 접착 필름의 응력-변형 곡선을 나타내는 도면이다. 도면 중, 신장(mm) = 척간 길이 - 30이다. 최대 하중 Pmax에 대응하는 신장으로부터 최대 하중신도를 산출하고, 시험편이 파단 후, 하중이 0까지 떨어진 시점의 신장 E로부터 인장파단신도를 산출했다.
(2) 웨이퍼 첩부 온도
소정의 온도로 가온된 핫롤라미네이터(0.3m/분, 0.3MPa)를 이용하여 폭 10mm의 접착 필름과 반도체 웨이퍼를 첩합시키고, 그 후, 접착 필름을 25℃의 분위기 중, 인장 각도 90°, 인장 속도 50mm/분으로 접착 필름을 박리하는 필 시험을 행하여, 필 강도를 구했다. 필 시험은, TOYOBALDWIN제 UTM-4-100형 텐실론을 이용하여 행했다. 핫롤라미네이터의 설정 온도를 40℃로부터 10℃씩 승온해 가고, 20N/m 이상의 필 강도가 얻어졌을 때의 핫롤라미네이터 온도 중, 가장 낮은 온도를 웨이퍼 첩부 온도로 했다.
(3) 필 강도(칩 박리강도)
두께 400㎛의 실리콘 웨이퍼를 250㎛의 깊이까지 그 표측으로부터 하프 컷하고, 이측 방향으로 힘을 가하여 나누는 것에 의해, 주연부에 폭 150㎛의 조(爪)가 형성된 4mm×2mm의 실리콘 칩을 준비했다. 이 실리콘 칩과 42얼로이 리드 프레임의 사이에, 4mm×2mm의 크기로 절단한 접착 필름을 끼웠다. 전체에 200gf의 하중을 가하여 160℃에서 5초간 압착하고, 180℃에서 60분간의 가열에 의해 접착 필름을 후경화시켰다. 그 다음에, 260℃, 20초 가열시의 칩 박리강도를, 푸시풀 게이지를 개량한 도 14에 나타내는 측정 장치(15)를 이용하여 측정했다. 측정 장치(15)는, 열반(14)과, 그 열반(14)상에 재치된 다이 패트(13)와 푸시풀 게이지(12)를 구비한다. 측정 장치(15)의 다이 패트(13)상에 시료를 재치하고, 실리콘 칩의 조에 푸시풀 게이지(12)를 걸어 칩 박리강도의 측정을 행했다. 이 필 강도의 측정은, 초기, 및 85℃, 85%RH의 환경하에서 48시간 방치하는 고온 고습 처리를 실시한 후의 샘플에 관하여 행했다. 이 측정에 의하면, 접착 필름의 면접착강도를 측정할 수 있다. 이 수치가 높을수록 리플로우 크랙이 발생하기 어려워진다.
(4) 내리플로우 크랙성
5mm 각으로 절단된 실리콘 칩 및 이것에 첩부된 접착 필름을 가지는 접착 필름 부착 실리콘 칩을, 기재로서의 폴리이미드 필름(두께 25㎛)의 표면에 배선이 형성된 배선 기판에 접합했다. 그 다음에, 그 실리콘 칩상에, 5mm 각의 다른 접착 필름 부착 실리콘 칩을 접합했다.
얻어진 샘플 10개에 대해서, 표면 온도가 260℃에 도달하고, 이 온도가 20초간 유지되도록 설정된 IR리플로우로(爐)를 통과하고, 그 후, 실온(25℃)에 방치하여 냉각하는 처리를 2회 반복하여 실시했다. 처리 후의 샘플 중의 크랙을 육안 및 초음파 현미경 관찰에 의해, 기판/칩간 및 칩/칩간에 있어서의 크랙의 발생 상태를 확인했다. 관찰 결과를 기초로 하여, 내리플로우 크랙성을 이하의 기준에서 평가했다.
A：모든 샘플에서 크랙 발생이 확인되지 않는다.
C：1개 이상의 샘플에서 크랙 발생.
Figure 112009052531313-pct00001
(5) 파단성, 칩 크랙 및 버
상술한 실시예 또는 비교예에서 제작한 접착 필름을 반도체 웨이퍼에 접합시키고, 이하의 「풀 컷」, 「하프 컷」 또는 「레이저 다이싱」의 방법에 의해 반도체 웨이퍼를 반도체 칩으로 분할하고, 그 때의 접착 필름의 파단성과, 칩 크랙 및 버의 발생 상태를 확인했다. 어느 방법에 있어서도, 염화비닐계 테이프(두께 90㎛)를 다이싱 테이프로서 이용했다.
풀 컷
핫롤라미네이터(JCM사제 DM-300H, 0.3m/분, 0.3MPa)를 이용하여, 표 1의 웨이퍼 첩부 온도에서 각각의 접착 필름을 50㎛ 두께의 반도체 웨이퍼에 첩부했다. 그 다음에, 열판온도 80℃의 조건에서 다이싱 테이프를 접착 필름상에 라미네이트 하여, 다이싱 샘플을 제작했다. 다이싱 테이프 주연부에 스테인레스제의 링을 첩부하고, DISCO사제 DFD-6361을 이용하여 다이싱 샘플을 절단했다. 절단은 블레이드 1매로 가공을 완료하는 싱글 컷 방식, 블레이드가 NBC-ZH104F-SE　27HDBB, 블레이드 회전수 45,000rpm, 절단 속도 50mm/s의 조건에서 행했다. 절단시의 블레이드 하이트(절삭 깊이)는 접착 필름을 완전히 절단하는 높이인 80㎛로 했다. 계속하여, 링을 고정한 상태에서, 익스팬드 장치에 의해 다이싱 테이프를 잡아늘였다. 익스팬드 속도는 10mm/s, 익스팬드량은 3mm이었다.
하프 컷
블레이드 하이트(절삭 깊이)를, 다이 본드 필름 중 10㎛의 두께분이 절단되지 않고 남은 높이인 100㎛로 한 것 이외에는, 상기 풀 컷과 동일한 조건에서 시험을 행했다.
레이저 다이싱
반도체 웨이퍼(두께 50㎛)에 레이저 조사하여, 그 내부에 반도체 칩에 분획하는 선에 따른 개질부를 형성했다. 그 후, 풀 컷의 경우와 동일한 순서로 접착 필름 및 다이싱 테이프를 순차 첩부하고, 다이싱 테이프의 외주부에 스테인레스제의 링을 첩부했다. 계속하여, 익스팬드 장치에 의해, 링을 고정한 상태에서 다이싱 테이프를 잡아늘였다. 익스팬드 속도는 30mm/s, 익스팬드량은 15mm이었다.
파단성
다이싱 테이프를 잡아늘인 후, 접착 필름이 파단되었는지 여부를 광학 현미경으로 관찰하고, 절단면의 전체 길이 중, 완전히 파단하고 있던 부분의 길이의 비율을 구하고, 관련되는 비율을 이하의 기준으로 분류하여 파단성을 평가했다. 한편, 풀 컷의 경우는 블레이드로 접착 필름을 다이싱 블레이드로 절단하기 때문에, 파단성의 평가는 행하지 않았다.
AA：98% 이상
A：90% 이상
B：50% 이상 90% 미만
C：50% 미만
칩 크랙
다이싱 테이프를 잡아늘인 후, 칩 크랙의 발생 상태를 광학 현미경으로 관찰했다. 반도체 칩의 접착 필름과는 반대측의 면에 있어서 발생한 칩 크랙의 길이를 구하고, 칩 크랙의 길이를 이하의 기준으로 분류하여 칩 크랙의 발생 상태를 평가했다.
AA：5㎛ 미만
A：5㎛ 이상 10㎛ 미만
B：10㎛ 이상 25㎛ 미만
C：25㎛ 이상
버
다이싱 테이프를 잡아늘인 후, 반도체 칩을 접착 필름과 함께 픽업했다. 픽업된 접착 필름이 부착된 반도체 칩의 단면을 광학 현미경으로 관찰하여, 버의 발생 상태를 확인했다.
AA：버의 길이가 20㎛ 미만
A：버의 길이가 20㎛ 이상 40㎛ 미만
B：버의 길이가 40㎛ 이상 100㎛ 미만
C：버의 길이가 100㎛ 이상
Figure 112009052531313-pct00002
인장파단신도가 5% 미만이며, 또한, 인장파단신도/최대 하중시의 신도가 110% 미만인 실시예의 접착 필름은, 하프 컷 및 레이저 다이싱의 어다에 있어서도 양호한 파단성을 나타내고, 칩 크랙 및 버의 발생도 충분히 억제되었다. 또한, 필러 함유량이 30중량% 미만인 실시예 1, 2의 접착 필름은, 100℃ 이하에서 반도체 웨이퍼에 첩부 가능하고, 내리플로우 크랙성의 점에서도 극히 우수했다.
이에 대해서, 인장파단신도가 5% 이상이거나, 또는 인장파단신도/최대 하중시의 신도가 110% 이상인 비교예의 접착 필름의 경우, 파단성이 반드시 충분하지 않아, 수율 좋게 반도체 칩의 제조를 할 수 없는 것을 알 수 있었다. 비교예 3은 하프 컷의 경우에는 비교적 양호한 파단성을 나타내지만, 레이저 다이싱으로는 충분한 파단성을 나타내지 않았다.

Claims (8)

  1. 반도체 웨이퍼, 반도체용 접착 필름 및 다이싱 테이프가 이 순서로 적층되고, 상기 반도체용 접착 필름이 5% 미만의 인장파단신도를 가지며, 그 인장파단신도가 최대 하중시의 신도의 110% 미만이고, 상기 반도체 웨이퍼가 복수의 반도체 칩으로 분할됨과 동시에 상기 반도체용 접착 필름의 두께 방향의 적어도 일부가 절단되지 않고 남도록 상기 반도체 웨이퍼측으로부터 절삭이 형성되어 있는 적층체를 준비하는 공정과,
    상기 다이싱 테이프를 상기 복수의 반도체 칩이 서로 분리되는 방향으로 잡아늘이는 것에 의해, 상기 반도체용 접착 필름을 상기 절삭에 따라서 분할하는 공정을 구비하는 반도체 칩의 제조방법.
  2. 반도체 웨이퍼, 반도체용 접착 필름 및 다이싱 테이프가 이 순서로 적층되고, 상기 반도체용 접착 필름이 5% 미만의 인장파단신도를 가지며, 그 인장파단신도가 최대 하중시의 신도의 110% 미만이고, 상기 반도체 웨이퍼를 복수의 반도체 칩으로 분획하는 선에 따라서 레이저 가공에 의해 상기 반도체 웨이퍼에 개질부가 형성되어 있는 적층체를 준비하는 공정과,
    상기 다이싱 테이프를 상기 복수의 반도체 칩이 서로 분리되는 방향으로 잡아늘이는 것에 의해, 상기 반도체 웨이퍼를 상기 복수의 반도체 칩으로 분할함과 동시에 상기 반도체용 접착 필름을 상기 개질부를 따라서 분할하는 공정을 구비하 는 반도체 칩의 제조방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 반도체용 접착 필름이, 열가소성 수지, 열경화성 성분 및 필러를 함유하고, 상기 필러의 함유량이 당해 반도체용 접착 필름의 중량에 대해서 30중량% 미만인, 제조방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 적층체를 준비하는 공정이, 상기 반도체용 접착 필름을 100℃ 이하의 온도에서 상기 반도체 웨이퍼에 첩부하는 공정을 포함하는, 제조방법.
  5. 5% 미만의 인장파단신도를 가지며, 그 인장파단신도가 최대 하중시의 신도의 110% 미만인, 제 1항 또는 제 2항에 기재된 제조방법에 이용하기 위한 반도체용 접착 필름.
  6. 제 5항에 있어서, 100℃ 이하에서 반도체 웨이퍼에 첩부 가능한, 반도체용 접착 필름.
  7. 제 5항에 있어서, 열가소성 수지, 열경화성 성분 및 필러를 함유하고, 상기 필러의 함유량이 당해 반도체용 접착 필름의 중량에 대해서 30중량% 미만인, 반도체용 접착 필름.
  8. 제 5항에 기재된 반도체용 접착 필름과,
    그 반도체용 접착 필름의 한쪽면측에 적층된 다이싱 테이프를 구비하는 복합 시트.
KR1020097017859A 2007-04-05 2008-03-31 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트 KR101162819B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007099344 2007-04-05
JPJP-P-2007-099344 2007-04-05
JPJP-P-2007-204338 2007-08-06
JP2007204338 2007-08-06
PCT/JP2008/056361 WO2008126718A1 (ja) 2007-04-05 2008-03-31 半導体チップの製造方法、並びに半導体用接着フィルム及びこれを用いた複合シート

Publications (2)

Publication Number Publication Date
KR20090126249A KR20090126249A (ko) 2009-12-08
KR101162819B1 true KR101162819B1 (ko) 2012-07-05

Family

ID=39863823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017859A KR101162819B1 (ko) 2007-04-05 2008-03-31 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트

Country Status (7)

Country Link
US (2) US8232185B2 (ko)
EP (1) EP2139028A1 (ko)
JP (1) JP5045745B2 (ko)
KR (1) KR101162819B1 (ko)
CN (1) CN101647096B (ko)
TW (1) TWI419215B (ko)
WO (1) WO2008126718A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198176B2 (en) 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
KR20120002556A (ko) 2007-10-09 2012-01-05 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
WO2011100030A1 (en) * 2010-02-12 2011-08-18 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP5554118B2 (ja) * 2010-03-31 2014-07-23 古河電気工業株式会社 ウエハ加工用テープ
JP2012069919A (ja) * 2010-08-25 2012-04-05 Toshiba Corp 半導体装置の製造方法
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9559004B2 (en) 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
CN103013365A (zh) * 2011-09-23 2013-04-03 古河电气工业株式会社 晶片加工用带
CN103178007A (zh) * 2011-12-20 2013-06-26 杭州士兰集成电路有限公司 划片方法、芯片制作方法及凸点玻璃封装二极管
US8936969B2 (en) 2012-03-21 2015-01-20 Stats Chippac, Ltd. Semiconductor device and method of singulating semiconductor wafer along modified region within non-active region formed by irradiating energy through mounting tape
JP6028460B2 (ja) * 2012-08-24 2016-11-16 日立化成株式会社 半導体装置の製造方法及び半導体装置
CN104647615A (zh) * 2013-11-15 2015-05-27 台湾暹劲股份有限公司 晶圆切割装置及其切割方法
JP6310748B2 (ja) * 2014-03-31 2018-04-11 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
WO2016080570A1 (ko) * 2014-11-20 2016-05-26 주식회사 이녹스 유기전자장치용 봉지재 및 이를 포함하는 발광장치
JP7041476B2 (ja) * 2017-07-04 2022-03-24 日東電工株式会社 ダイシングテープおよびダイシングダイボンドフィルム
CN107353841A (zh) * 2017-08-14 2017-11-17 东莞市哲华电子有限公司 一种Mylar片的低成本生产工艺
JP6977588B2 (ja) * 2018-01-30 2021-12-08 昭和電工マテリアルズ株式会社 半導体装置の製造方法及び接着フィルム
JP7019254B2 (ja) * 2018-04-10 2022-02-15 株式会社ディスコ 被加工物の切削方法
JP7305268B2 (ja) * 2019-08-07 2023-07-10 株式会社ディスコ ウェーハの加工方法
JP7471880B2 (ja) 2020-03-18 2024-04-22 リンテック株式会社 フィルム状接着剤及びダイシングダイボンディングシート
JP7471879B2 (ja) 2020-03-18 2024-04-22 リンテック株式会社 フィルム状接着剤及びダイシングダイボンディングシート
CN113299594B (zh) * 2021-05-25 2022-12-30 江西信芯半导体有限公司 Tvs芯片贴蓝膜后加工方法
CN116062536A (zh) * 2023-02-07 2023-05-05 珠海芯烨电子科技有限公司 双面胶贴装组件、设备及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203133A (ja) * 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69914418T2 (de) * 1998-08-10 2004-12-02 Lintec Corp. Dicing tape und Verfahren zum Zerteilen einer Halbleiterscheibe
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2003257896A (ja) * 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP4358502B2 (ja) 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
CN101362926B (zh) 2003-06-06 2012-08-15 日立化成工业株式会社 粘合片、与切割胶带一体化的粘合片以及半导体的制造方法
TWI318649B (en) 2003-06-06 2009-12-21 Hitachi Chemical Co Ltd Sticking sheep, connecting sheet unified with dicing tape,and fabricating method of semiconductor device
KR100673685B1 (ko) 2005-04-29 2007-01-24 엘에스전선 주식회사 반도체용 접착 필름
JP4979063B2 (ja) 2006-06-15 2012-07-18 日東電工株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203133A (ja) * 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート

Also Published As

Publication number Publication date
EP2139028A1 (en) 2009-12-30
CN101647096B (zh) 2012-01-04
CN101647096A (zh) 2010-02-10
TWI419215B (zh) 2013-12-11
JPWO2008126718A1 (ja) 2010-07-22
WO2008126718A1 (ja) 2008-10-23
KR20090126249A (ko) 2009-12-08
US20100120229A1 (en) 2010-05-13
US20120244347A1 (en) 2012-09-27
JP5045745B2 (ja) 2012-10-10
TW200903609A (en) 2009-01-16
US8232185B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
KR101162819B1 (ko) 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트
KR101176431B1 (ko) 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
JP5353702B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
KR101166615B1 (ko) 반도체용 접착 필름, 복합 시트 및 이들을 사용한 반도체 칩의 제조방법
JP5196034B2 (ja) 接着シート
JP5569148B2 (ja) ダイシングテープ、ダイシングテープ一体型接着シート、半導体装置及び半導体装置の製造方法
JP5807340B2 (ja) ダイシングテープ一体型接着シート
KR20190024651A (ko) 수지 시트, 반도체 장치, 및 수지 시트의 사용 방법
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
JP5807341B2 (ja) ダイシングテープ一体型接着シート
WO2022186285A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2022054718A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee