KR20120032765A - 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조 - Google Patents

유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조 Download PDF

Info

Publication number
KR20120032765A
KR20120032765A KR1020100094275A KR20100094275A KR20120032765A KR 20120032765 A KR20120032765 A KR 20120032765A KR 1020100094275 A KR1020100094275 A KR 1020100094275A KR 20100094275 A KR20100094275 A KR 20100094275A KR 20120032765 A KR20120032765 A KR 20120032765A
Authority
KR
South Korea
Prior art keywords
wafer
mold
semiconductor chip
liquid
disposed
Prior art date
Application number
KR1020100094275A
Other languages
English (en)
Other versions
KR101679657B1 (ko
Inventor
김태환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100094275A priority Critical patent/KR101679657B1/ko
Priority to US13/222,444 priority patent/US8710683B2/en
Publication of KR20120032765A publication Critical patent/KR20120032765A/ko
Application granted granted Critical
Publication of KR101679657B1 publication Critical patent/KR101679657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조가 개시된다. 본 발명의 웨이퍼 레벨 몰드 형성방법은 상부에 반도체 칩이 배치된 웨이퍼의 하부에 유리기판을 부착하는 단계; 반도체 칩의 상부와 측면, 반도체 칩이 배치되지 않은 부분의 웨이퍼 상부에 몰드용 리퀴드를 도포하는 단계; 도포된 리퀴드 상에 유리섬유를 로딩(Roading)하는 단계; 유리섬유가 로딩된 리퀴드를 컴프레션 몰딩(Compression Molding)하고 경화하여 몰드층을 형성하는 단계; 및 유리기판을 웨이퍼로부터 분리하는 단계를 포함한다. 이에 따라, 웨이퍼와 몰드층의 열팽창률의 차이를 최소화하여 몰드된 웨이퍼의 휨(warpage) 현상을 최소화하는 동시에 내구성이 향상되어 몰드층의 두께를 줄일 수 있는 효과가 있다

Description

유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조{Method for wafer level mold and wafer structure formed by the same}
본 발명은 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조에 관한 것으로, 보다 상세하게는, 몰드의 경화에 따른 휨 현상을 최소화하는 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조에 관한 것이다.
웨이퍼 레벨 몰드는 반도체 웨이퍼 상에 반도체 칩 부착 후 반도체 칩을 외부의 요인들로 인한 손상으로부터 보호하기 위하여 필요한 공정 및 구조를 뜻한다. 이와 같은 반도체 칩은 웨이퍼 레벨로 다수 개 제조되고, 이들은 후에 개별 반도체 칩들로 분리되어 리드 프레임(Lead Frame), 인쇄회로기판(PCB, Printed Circuit Boad), 회로필름 등에 적용되어 다양한 구조를 형성할 수 있다.
도 1은 종래기술에 의한 웨이퍼 레벨 몰드 형성방법을 순차적으로 나타낸 공정도이고, 도 2는 도 1의 방법에 따른 웨이퍼 구조의 측면도이다.
도 1에 따르면, 종래의 웨이퍼 레벨 몰드 형성방법으로서 제1 단계는 TSV 웨이퍼(Through-Silicon Via Wafer, 30)상에 리퀴드(50)를 도포하는 단계(S 1)이다.
여기서, 몰드 전 웨이퍼 구조를 살펴보면, 하부로부터 유리기판(10), 점착층(20), TSV 웨이퍼(Through-Silicon Via Wafer, 30), 플립 칩(Flip Chip, 40)이 차례로 적층된다.
도포된 리퀴드(50)는 플립 칩(40)과 플립 칩(40)이 융착되지 않은 웨이퍼 상에 도포된다.
제2 단계는 도포된 리퀴드(50)를 몰드하고 경화하는 단계(S 2)이다.
이에 따라, 리퀴드(50)는 고형으로 굳어 몰드층(52)을 형성한다.
제3 단계는 몰드층(52) 형성 후 유리기판(10)을 TSV 웨이퍼로부터 분리하는 단계(S 3)이다.
이때, 점착층(20)도 함께 제거한다.
상기 공정에 의해 웨이퍼 레벨 몰드 형성이 완료된다.
도 2에 의하면, 유리기판(10)이 분리된 웨이퍼 구조는 웨이퍼의 가장자리가 위쪽으로 휘어지는 변형(Warpage)이 발생된 것을 볼 수 있다. 이는 종래 몰드층(52)을 형성하는 리퀴드(50) 물질이 경화하는 과정에서 심한 수축을 일으키며 발생하는 현상이었다. 상세하게는, 플립 칩(40)이 융착되는 TSV 웨이퍼(30)의 열팽창계수(CTE, Coefficient of Thermal Expansion)는 4ppm/℃이고, 웨이퍼몰드층(52)을 이루는 리퀴드(50)의 열팽창계수는 70ppm/℃로서 두 소재 간에 열팽창률의 차이가 매우 커서 상부에 도포 및 몰드된 리퀴드(52)가 열수축을 크게 하면서 변형을 일으켰던 것이다. 여기서, 열팽창계수는 20℃를 기준으로 1℃ 증가할 때, 고체의 단위길이(1m) 당 증가하는 길이의 비율을 뜻한다.
휨 현상이 나타난 몰드층(52)이 형성된 웨이퍼는 이후, 인쇄회로기판에 탑재하기 어렵고 들뜸 현상이 발생하여 불량률을 높이고, 칩의 크랙(Crack), TC의 크랙을 발생시킬 수 있고, 리퀴드의 경화 후 일정한 강도를 부여하기 위하여 상대적으로 두꺼운 몰드층을 형성해야 하는 문제점이 있었다.
본 발명의 목적은, 웨이퍼 레벨 몰드 공정에 있어서, 몰드로 이용되는 소재의 열팽창률을 낮춤으로써, 궁극적으로 몰드된 웨이퍼의 휨 현상을 최소화할 수 있는 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 일실시예에 의한 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법은, 상부에 반도체 칩이 배치된 웨이퍼의 하부에 유리기판을 부착하는 단계; 상기 반도체 칩의 상부와 측면, 상기 반도체 칩이 배치되지 않은 부분의 웨이퍼 상부에 몰드용 리퀴드를 도포하는 단계; 상기 도포된 리퀴드 상에 유리섬유를 로딩(Roading)하는 단계; 상기 유리섬유가 로딩된 리퀴드를 컴프레션 몰딩(Compression Molding)하고 경화하여 몰드층을 형성하는 단계; 및 상기 유리기판을 상기 웨이퍼로부터 분리하는 단계를 포함한다.
본 발명의 다른 실시예에 의한 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법은, 상부에 반도체 칩이 배치된 웨이퍼의 하부에 유리기판을 부착하는 단계; 상기 반도체 칩의 상부, 상기 반도체 칩이 배치되지 않은 부분의 웨이퍼 상부에 몰드용 리퀴드가 함침된 프리프레그(Prepreg)을 로딩(Roading)하는 단계; 상기 로딩된 프리프레그를 컴프레션 몰딩(Compression Molding)하고 경화하여 몰드층을 형성하는 단계; 및 상기 유리기판을 상기 웨이퍼로부터 분리하는 단계를 포함한다.
본 발명의 바람직한 실시예에 있어서, 상기 웨이퍼는 TSV 웨이퍼(Through-Silicon Via Wafer)일 수 있다.
또한, 상기 반도체 칩은, 플립 칩(Flip Chip)일 수 있다.
상기 몰드용 리퀴드는, 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound)일 수 있다.
한편, 상기 프리프레그(Prepreg)는, 유리섬유를 포함할 수 있다.
상기 몰드층은, 80㎛ 내지 120㎛의 두께 범위로 형성할 수 있다.
또한, 상기 몰드층은, 열팽창계수(CTE, Coefficient of Thermal Expansion)가 3ppm/℃ 내지 5ppm/℃의 범위일 수 있다.
상기 목적을 달성하기 위한 본 발명의 일실시예에 의한 웨이퍼 구조는,웨이퍼(wafer); 상기 웨이퍼 상에 배치된 반도체 칩(Chip); 및 상기 반도체 칩의 상부와 측면, 상기 반도체 칩이 배치되지 않은 웨이퍼 표면상에 형성되고, 유리섬유와 몰드용 리퀴드로 이루어진 몰드층을 포함한다.
본 발명의 바람직한 다른 실시예에 있어서, 웨이퍼(wafer); 상기 웨이퍼 상에 배치된 반도체 칩(Chip); 및 상기 반도체 칩의 상부와 측면, 상기 반도체 칩이 배치되지 않은 웨이퍼 표면상에 형성되고, 몰드용 리퀴드로 함침된 프리프레그(Prepreg)로 이루어진 몰드층을 포함한다.
본 발명에 따르면, 웨이퍼 레벨 몰드 공정에 있어서, 몰드 소재로서 리퀴드 물질에 유리섬유를 첨가하여 몰드하거나, 미리 몰드층을 형성하는 리퀴드로 함침된 프리프레그(Prepreg)를 압착하여 성형하는 컴프레션 몰드(Compression Mold)함으로써 웨이퍼와 몰드층의 열팽창률의 차이를 최소화하여 몰드된 웨이퍼의 휨 현상을 최소화하는 동시에 내구성이 향상되어 몰드층의 두께를 줄일 수 있는 효과가 있다.
도 1은 종래기술에 의한 웨이퍼 레벨 몰드 형성방법을 순차적으로 나타낸 공정도이다.
도 2는 도 1의 방법에 따른 웨이퍼 구조의 측면도이다.
도 3은 본 발명의 제1 실시예에 따른 웨이퍼 레벨 몰드 형성방법을 순차적으로 나타낸 흐름도이다.
도 4는 도 3에 따른 공정도이다.
도 5는 본 발명의 제2 실시예에 따른 웨이퍼 레벨 몰드 형성방법을 순차적으로 나타낸 흐름도이다.
도 6은 도 5에 따른 공정도이다.
도 7은 본 발명의 실시예들에 따른 웨이퍼 구조의 측면도이다.
이하에 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명할 것이다. 다음에서 설명되는 실시예들은 여러 가지 다양한 형태로 변형할 수 있으며, 본 발명의 범위가 이하의 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 분야의 통상의 지식을 가진 자에게 완전한 설명을 하기 위하여 제공되는 것이다.
도 3은 본 발명의 제1 실시예에 따른 웨이퍼 레벨 몰드 형성방법을 순차적으로 나타낸 흐름도이고, 도 4는 도 3에 따른 공정도이다.
도 3 및 도 4를 참조하여 본 발명의 제1 실시예에 따른 웨이퍼 레벨 몰드 형성방법을 살펴보기로 한다.
여기서, 몰드 전 웨이퍼 구조를 살펴보면, 하부로부터 유리기판(10), 점착층(20), TSV 웨이퍼(Through-Silicon Via Wafer, 30), 플립 칩(Flip Chip, 40)이 차례로 적층된다.
이때, 유리기판(10)은 TSV 웨이퍼(30)가 올려져 몰드에 의한 압력에 의해 TSV 웨이퍼(30)가 변형되는 것을 방지하는 기능을 한다. 또한, 점착층(20)은 유리기판(10)에 TSV 웨이퍼(30)를 고정하는 역할을 한다. 또한, 플립 칩(40)은 칩 아랫면의 전극 패턴에 의해 TSV 웨이퍼(30) 상에 융착된다.
제1 단계는 TSV 웨이퍼(30) 상에 리퀴드(50)를 도포하는 단계(S 110)이다.
이때, 리퀴드(50)는 TSV 웨이퍼(30) 상에 융착되어 있는 플립 칩(40)의 상부와 플립 칩(40)이 배치되지 않은 TSV 웨이퍼(30) 표면에 골고루 도포한다.
여기서, TSV 웨이퍼(30)는 기존의 와이어 본딩(Wire Bomnding)을 대체해 실리콘 웨이퍼에 구멍을 뚫어 전극을 형성하는 패키지 방식이다. 미세공정에서 와이어 본딩으로 해결할 수 없는 고속 입출력 신호처리와 신호 채널 수 확장 등의 문제를 해결할 수 있다.
또한, 플립 칩(Flip Chip, 40)은 반도체 칩의 일종으로서, 회로기판에 이를 부착시킬 때 금속 리드와 같은 추가적인 연결구조나 BGA(ball grid array)과 같은 중간 매체를 사용하지 않고 칩 아랫면에 형성된 전극패턴에 의해 그대로 융착 시킬 수 있는 반도체 칩을 뜻한다.
여기서, 리퀴드(50)는 제1 몰드층(62)을 형성하는 액상의 합성수지를 의미하며, 통상적으로 웨이퍼 몰드의 성형재로 이용되는 열 경화성의 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound)를 적용하는 것이 바람직하다.
그러나 본 발명의 범위가 여기에 한정되지는 않으며, 경우에 따라 다른 열경화성 수지 또는 열가소성 수지를 적용할 수도 있다.
제2 단계는 도포된 리퀴드(50) 상에 유리섬유(60)를 부가하는 단계(S 120)이다.
유리섬유(60)는 섬유 형태 또는 방적사의 촙트 스트랜드(Chopped Strand) 형태로 리퀴드(50) 상에 임의로 뿌려지거나, 직물이나 편물 등의 조직을 구성하는 시트(sheet) 또는 부직포의 시트 형태로 부가될 수도 있다.
이때, 유리섬유(60)에 의해 형성될 제1 몰드층(62)은 80㎛ 내지 120㎛ 범위의 두께로 형성하는 것이 바람직하므로, 여기에 포함되는 유리섬유(60)는 최소한 제1 몰드층(62)의 두께 미만으로 균일하게 부가되는 것이 바람직하다.
제3 단계는 제1 단계에서 도포된 리퀴드(50)와 제2 단계에서 부가된 유리섬유(60)를 컴프레션 몰드(Compression Mold) 및 경화하는 단계(S 130)이다.
상기 컴프레션 몰드는 가압에 의한 몰드를 뜻하고, 압력을 가하는 과정에서 유리섬유(60) 사이의 공간으로 리퀴드(50)가 치밀하게 침투할 수 있다. 이때, 가해지는 압력은 TSV 웨이퍼(30)와 플립 칩(40) 상에, 또는 제1 몰드층(62) 내부에 기공이 발생하지 않을 정도로 가한다.
또한, 상기 경화방법은 자연경화, 자외선 경화 및 열경화 중 어느 하나로 할 수 있다.
제4 단계는 유리기판(10)을 분리하는 단계(S 140)이다.
유리기판(10)은 TSV 웨이퍼(30)과 점착층(20)을 사이에 두고 부착됨으로써, 웨이퍼(30) 상에 리퀴드(50), 유리섬유(60)가 로딩되고 몰드 공정이 진행되는 동안 TSV 웨이퍼(30)를 지지하는 받침대 역할을 하는 동시에, TSV 웨이퍼(30)가 공정 중에 수축, 팽창하는 것을 최소화할 수 있다.
이때, 유리기판(10)을 분리하는 동시에, 점착층(20)도 함게 제거한다. 따라서, 점착층(20)은 리무버블 점착제(Removable Adhesive)를 적용하는 것이 바람직하다. 여기서, 리무버블 점착제는 비교적 낮은 점착력을 가지므로, 제거시 잔류물을 남기거나, 피착면에 손상을 주는 것을 방지할 수 있다. 그러나 본 발명의 범위가 여기에 한정되지 않으며, 공정상 필요에 따라 여러 가지 점착제 또는 접착제를 적용할 수 있다.
도 5는 본 발명의 제2 실시예에 따른 웨이퍼 레벨 몰드 형성방법을 순차적으로 나타낸 흐름도이고, 도 6은 도 5에 따른 공정도이다.
도 5 및 도 6을 참조하여 본 발명의 제2 실시예에 따른 웨이퍼 레벨 몰드 형성방법을 살펴보기로 한다. 제2 실시예는 제1 실시예와 달리 프리프레그(Preimpregnated Materials, 70)로 제2 몰드층(72)을 형성함으로써 리퀴드를 도포하는 단계를 별도로 두지 않는 것이 특징이다. 이때, 몰드 공정 전의 웨이퍼 구조는 상기 제1 실시예와 동일하다.
제1 단계는 TSV 웨이퍼(30) 상에 프리프레그(70)를 로딩(Loading)하는 단계(S 210)이다.
프리프레그(70)를 이용한 제2 몰드층(72)은 80㎛ 내지 120㎛의 두께로 형성하는 것이 바람직하며, 이에 따라 프리프레그의 두께는 몰드 및 경화 후 상기 두께의 범위에 해당하도록 한다.
프리프레그(70)는 결합재를 강화섬유에 미리 함침시킨 시트(Sheet) 형태의 제품으로서 복합재료의 중간재료이다. 여기서, 상기 강화섬유는 탄소섬유, 유리섬유, 아라미드 섬유 등을 적용할 수 있고, 상기 결합재는 에폭시 수지, 폴리에스터 수지 등 열경화성 또는 열가소성 수지를 이용할 수 있다. 또한, 이용되는 강화섬유의 종류, 섬유의 배열, 결합재의 종류에 따라 다양한 성질을 나타낼 수 있다.
프리프레그(70)를 이용한 재료는 강도(strength), 강성도(stiffness), 내식성(corrosion resistance), 피로수명(fatigue), 내마모성(wear resistance), 내충격성(impact resistance), 경량화(weight reduction) 등에 있어 개선된 성질을 가질 수 있다. 한편, 본 발명의 실시예에서는 열수축성을 개선하는 기능을 수행한다.
여기서, 프리프레그(70)는 유리섬유에 제1 몰드층(72)을 형성하는 리퀴드를 미리 함침시킨 것이다. 따라서, 리퀴드를 별도로 도포하는 공정은 생략할 수 있는 이점이 있다.
나아가, 유리섬유를 임의로 뿌리는 것보다, 미리 리퀴드에 함침시킨 시트 형태를 적용함으로써 유리섬유의 밀도를 더욱 균일하게 하여 열수축의 정도를 제2 몰드층(72) 전체에 균일하게 할 수 있다.
제2 단계는 상기 제1 단계에서 로딩된 프리프레그(70)를 컴프레션 몰드 및 경화하는 단계(S 220)이다.
이때, 컴프레션 몰드는 상기 제1 실시예에서 설명한 바와 동일하다. 이에 따라, 컴프레션 몰드시 프리드레그(70)에 압력이 가해짐으로써 TSV 웨이퍼(30)와 이에 융착된 플립 칩(40)의 표면에 빈틈없이 치밀하게 제2 몰드층(72)이 형성될 수 있다.
또한, 상기 경화는 자연경화, 자외선 경화 및 열경화 중 어느 하나로 할 수 있다.
제3 단계는 TSV 웨이퍼(30)로부터 유리기판(10)을 분리하는 단계(S 230)이다.
이때, TSV 웨이퍼(30)와 유리기판(10)사이의 점착층(20) 함께 분리한다. 유리기판(10)과 점착층(20)의 기능 및 특성은 상기 제1 실시예에서 설명한 바와 동일하므로 상세한 설명은 생략하기로 한다.
도 7은 본 발명의 제1 실시예 및 제2 실시예에 따른 웨이퍼 구조의 측면도이다.
도 7을 참조하면, 본 발명의 제1 실시예 및 제2 실시예에 따라 형성된 웨이퍼 구조는, TSV 웨이퍼(30), 플립 칩(40) 및 몰드층(62, 72)이 차례로 적층된 형태이다. 이때, 제1 실시예와 제2 실시예에 의해 형성된 제1 몰드층(62)과 제2 몰드층(72)은 도시한 바와 같이 유사한 형태를 나타내므로 별도로 도시하지 않았다.
여기서, 플립 칩(40)은 상술한 바와 같이 TSV 웨이퍼(30) 상에 부분적으로 융착되어 있고, 몰드층(62, 72)은 유리섬유(도 4의 60)와 리퀴드(도 4의 50)이 적절히 혼합되어 압착된 상태로서, 플립 칩(40)의 상부 및 측면, 플립 칩(40)이 융착되지 않은 TSV 웨이퍼(30) 상에 형성된다.
이때, 플립 칩(40)이 융착되는 TSV 웨이퍼(30)의 열팽창계수(CTE, Coefficient of Thermal Expansion)는 약 4ppm/℃ 즉, 3ppm/℃ 내지 5ppm/℃의 범위인 것이 바람직하다.
몰드층(62, 72)에 포함되는 리퀴드(50)의 열팽창계수는 3ppm/℃로서, TSV 웨이퍼(30)와 몰드층(62, 72) 간에 열팽창률의 차이가 매우 적어 경화에 의한 열수축 및 외부 온도 변화에 의한 휨(Warpage) 현상을 최소화할 수 있다.
나아가, 종래 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound)만으로 형성된 몰드층에 비해 유리섬유가 부가되거나, 합성수지 함침된 프리프레그를 이용한 몰드층은 상대적으로 강도가 높아 종래 몰드층보다 얇은 두께로 제작할 수 있어, 공정 비용을 절감할 수도 있다.
상세하게는, 상기 에폭시 몰딩 컴파운드만의 몰드층은 300㎛ 정도로 형성해야함에 비해, 본 발명의 실시예들에 의한 몰드층(62, 72)은 100㎛ 가량의 두께로 반도체 칩을 보호하는 기능을 충분히 수행할 수 있다.
이상, 본 발명의 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
예를 들면, 상기 실시예들에서는 웨이퍼와 반도체 칩에 있어서, TSV 웨이퍼와 플립 칩만을 예시하였으나 본 발명의 기술을 적용할 수 있는 다른 형태의 웨이퍼, 칩들에도 본 발명을 적용할 수 있다.
10: 유리기판 20: 점착층
30: TSV 웨이퍼 40: 플립 칩
50: 리퀴드 52: 몰드층
60: 유리섬유 62: 제1 몰드층
70: 프리프레그 72: 제2 몰드층

Claims (10)

  1. 상부에 반도체 칩이 배치된 웨이퍼의 하부에 유리기판을 부착하는 단계;
    상기 반도체 칩의 상부와 측면, 상기 반도체 칩이 배치되지 않은 부분의 웨이퍼 상부에 몰드용 리퀴드를 도포하는 단계;
    상기 도포된 리퀴드 상에 유리섬유를 로딩(Roading)하는 단계;
    상기 유리섬유가 로딩된 리퀴드를 컴프레션 몰딩(Compression Molding)하고 경화하여 몰드층을 형성하는 단계; 및
    상기 유리기판을 상기 웨이퍼로부터 분리하는 단계를 포함하는 웨이퍼 레벨 몰드 형성방법.
  2. 상부에 반도체 칩이 배치된 웨이퍼의 하부에 유리기판을 부착하는 단계;
    상기 반도체 칩의 상부, 상기 반도체 칩이 배치되지 않은 부분의 웨이퍼 상부에 몰드용 리퀴드가 함침된 프리프레그(Prepreg)를 로딩(Roading)하는 단계;
    상기 로딩된 프리프레그를 컴프레션 몰딩(Compression Molding)하고 경화하여 몰드층을 형성하는 단계; 및
    상기 유리기판을 상기 웨이퍼로부터 분리하는 단계를 포함하는 웨이퍼 레벨 몰드 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 웨이퍼는 TSV 웨이퍼(Through-Silicon Via Wafer)인 웨이퍼 레벨 몰드 형성방법.
  4. 제1항 또는 제2항에 있어서,
    상기 반도체 칩은,
    플립 칩(Flip Chip)인 웨이퍼 레벨 몰드 형성방법.
  5. 제1항 또는 제2항에 있어서,
    상기 몰드용 리퀴드는,
    에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound)인 웨이퍼 레벨 몰드 형성방법.
  6. 제2항에 있어서,
    상기 프리프레그(Prepreg)는,
    유리섬유를 포함하는 웨이퍼 레벨 몰드 형성방법.
  7. 제1항 또는 제2항에 있어서,
    상기 몰드층은,
    80㎛ 내지 120㎛의 두께 범위로 형성하는 웨이퍼 레벨 몰드 형성방법.
  8. 제1항 또는 제2항에 있어서,
    상기 몰드층은,
    열팽창계수(CTE, Coefficient of Thermal Expansion)가 3ppm/℃ 내지 5ppm/℃의 범위인 웨이퍼 몰드 형성방법.
  9. 웨이퍼(wafer);
    상기 웨이퍼 상에 배치된 반도체 칩(Chip); 및
    상기 반도체 칩의 상부와 측면, 상기 반도체 칩이 배치되지 않은 웨이퍼 표면 상에 형성되고, 유리섬유와 몰드용 리퀴드로 이루어진 몰드층을 포함하는 웨이퍼 구조.
  10. 웨이퍼(wafer);
    상기 웨이퍼 상에 배치된 반도체 칩(Chip); 및
    상기 반도체 칩의 상부와 측면, 상기 반도체 칩이 배치되지 않은 웨이퍼 표면상에 형성되고, 몰드용 리퀴드로 함침된 프리프레그(Prepreg)로 이루어진 몰드층을 포함하는 웨이퍼 구조.
KR1020100094275A 2010-09-29 2010-09-29 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조 KR101679657B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100094275A KR101679657B1 (ko) 2010-09-29 2010-09-29 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
US13/222,444 US8710683B2 (en) 2010-09-29 2011-08-31 Method of forming wafer level mold using glass fiber and wafer structure formed by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100094275A KR101679657B1 (ko) 2010-09-29 2010-09-29 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조

Publications (2)

Publication Number Publication Date
KR20120032765A true KR20120032765A (ko) 2012-04-06
KR101679657B1 KR101679657B1 (ko) 2016-11-25

Family

ID=45869845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100094275A KR101679657B1 (ko) 2010-09-29 2010-09-29 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조

Country Status (2)

Country Link
US (1) US8710683B2 (ko)
KR (1) KR101679657B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140076887A (ko) * 2012-12-13 2014-06-23 주식회사 두산 반도체 패키지 및 이의 제조방법
KR20160033655A (ko) * 2013-07-22 2016-03-28 헨켈 아이피 앤드 홀딩 게엠베하 웨이퍼의 압축 성형시의 웨이퍼 휨을 제어하는 방법 및 그에 유용한 물품

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8906749B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag Method for fabricating a semiconductor device
TWI518854B (zh) 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
JP2016146449A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法
KR102466362B1 (ko) 2016-02-19 2022-11-15 삼성전자주식회사 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
JP7070373B2 (ja) * 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
KR102551339B1 (ko) * 2019-08-19 2023-07-05 해성디에스 주식회사 플렉시블 반도체 패키지
TW202143401A (zh) * 2020-05-08 2021-11-16 力成科技股份有限公司 半導體封裝方法及其結構
US20220208632A1 (en) * 2020-12-31 2022-06-30 Micron Technology, Inc. Reinforced semiconductor device packaging and associated systems and methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP4238124B2 (ja) * 2003-01-07 2009-03-11 積水化学工業株式会社 硬化性樹脂組成物、接着性エポキシ樹脂ペースト、接着性エポキシ樹脂シート、導電接続ペースト、導電接続シート及び電子部品接合体
JP5374818B2 (ja) * 2006-12-20 2013-12-25 日立化成株式会社 封止用液状エポキシ樹脂組成物、電子部品装置及びウエハーレベルチップサイズパッケージ
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8043543B2 (en) * 2007-03-28 2011-10-25 GM Global Technology Operations LLC Method for molding of polymer composites comprising three-dimensional carbon reinforcement using a durable tool
US7858440B2 (en) * 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
US7867878B2 (en) * 2007-09-21 2011-01-11 Infineon Technologies Ag Stacked semiconductor chips
JP5178732B2 (ja) * 2007-10-16 2013-04-10 電気化学工業株式会社 粘着剤、粘着シート、多層粘着シート及び電子部品の製造方法
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
KR101703747B1 (ko) * 2009-12-30 2017-02-07 삼성전자주식회사 적층 구조의 반도체 칩들을 구비하는 반도체 메모리 장치, 반도체 패키지 및 시스템
US8941222B2 (en) * 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140076887A (ko) * 2012-12-13 2014-06-23 주식회사 두산 반도체 패키지 및 이의 제조방법
KR20160033655A (ko) * 2013-07-22 2016-03-28 헨켈 아이피 앤드 홀딩 게엠베하 웨이퍼의 압축 성형시의 웨이퍼 휨을 제어하는 방법 및 그에 유용한 물품

Also Published As

Publication number Publication date
US20120074599A1 (en) 2012-03-29
US8710683B2 (en) 2014-04-29
KR101679657B1 (ko) 2016-11-25

Similar Documents

Publication Publication Date Title
KR101679657B1 (ko) 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
JP7322937B2 (ja) 電子部品装置の製造方法
KR101016588B1 (ko) 반도체 디바이스 및 그 제조 방법
KR100302652B1 (ko) 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
JP6718106B2 (ja) 実装構造体の製造方法
US20140120291A1 (en) Laminated base material, substrate using laminated base material, and method of manufacturing substrate
JP2010263199A (ja) 半導体装置の製造方法および半導体装置
KR101522780B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
US20160167342A1 (en) Composite material manufacturing method and copper clad laminate manufactured by the same
JP2012146843A (ja) モジュール基板及びモジュール基板の製造方法
KR20140023820A (ko) 점착 테이프 및 이를 이용한 기판의 제조 방법
KR100814536B1 (ko) 실리콘 웨이퍼용의 보강재 및 상기 보강재를 이용한 ｉｃ 칩의 제조 방법
JP3703568B2 (ja) Ｉｃチップ接着用シートおよびｉｃパッケージ
US20110057330A1 (en) Electronic device and method of manufacturing electronic device
JP2013106031A (ja) 半導体パッケージ及びその製造方法
US20160190072A1 (en) Stacked semiconductor packages with cantilever pads
KR101897609B1 (ko) 회로 기판에서의 레진을 충진하는 방법 및 그 방법에 의해 제조된 회로 기판
US20110057329A1 (en) Electronic device and manufacturing method of electronic device
KR20080014302A (ko) 섬유 강화 폴리머를 사용하는 다이 부착 방법
KR20100020771A (ko) 반도체 패키지의 제조 방법
JP2007096087A (ja) 半導体装置の製造方法
JP2007201035A (ja) 積層基板の製造方法
KR20230128565A (ko) 전자 부품 실장 기판의 봉지 방법 및 열경화성 시트
JP2869565B2 (ja) 半導体パッケージおよびその製造法
KR100997790B1 (ko) 반도체 패키지용 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 4