JP2869565B2 - 半導体パッケージおよびその製造法 - Google Patents
半導体パッケージおよびその製造法Info
- Publication number
- JP2869565B2 JP2869565B2 JP1285572A JP28557289A JP2869565B2 JP 2869565 B2 JP2869565 B2 JP 2869565B2 JP 1285572 A JP1285572 A JP 1285572A JP 28557289 A JP28557289 A JP 28557289A JP 2869565 B2 JP2869565 B2 JP 2869565B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- aramid
- lead frame
- semiconductor package
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体パッケージおよびその製造法に関す
る。詳しくは、トランスファーモールドによって封止さ
れるIC、HICまたはLSI用の半導体パッケージに関する。
る。詳しくは、トランスファーモールドによって封止さ
れるIC、HICまたはLSI用の半導体パッケージに関する。
本発明の半導体パッケージは、特に回路が高密度であ
るため直接リードフレームへのワイヤーボンディングが
不可能な場合、多種の半導体端子を１パッケージ化する
場合などに特に好適である。
るため直接リードフレームへのワイヤーボンディングが
不可能な場合、多種の半導体端子を１パッケージ化する
場合などに特に好適である。
従来の技術とその問題点 トランスファモールド構造半導体パッケージは、第１
図に示すように、リードフレーム（１）上に配線基板
（３）が接着され、該基板（３）にIC（５）が直接ボン
ディングされたものである。従来配線基板（３）として
は、ガラス繊維布にエポキシ樹脂を含浸させたもの（ガ
ラス繊維布／エポキシ樹脂基板）が用いられている。し
かしながら、ガラス繊維布／エポキシ樹脂基板には以下
に示す様な種々の欠点があり、高い精密性を要求される
半導体パッケージには適していない。
図に示すように、リードフレーム（１）上に配線基板
（３）が接着され、該基板（３）にIC（５）が直接ボン
ディングされたものである。従来配線基板（３）として
は、ガラス繊維布にエポキシ樹脂を含浸させたもの（ガ
ラス繊維布／エポキシ樹脂基板）が用いられている。し
かしながら、ガラス繊維布／エポキシ樹脂基板には以下
に示す様な種々の欠点があり、高い精密性を要求される
半導体パッケージには適していない。
（イ）ガラス転移温度（Tg）が120〜140℃と低く、ワイ
ヤーボンディング時の温度を高くできないため、ワイヤ
ーの接着力が弱い。
ヤーボンディング時の温度を高くできないため、ワイヤ
ーの接着力が弱い。
（ロ）表面はガラスクロスによる凹凸が大きく（表面粗
度、１〜２μｍ）、微細パターンでのパット部分が平行
にならず、ボンディング不良を起こし易い。
度、１〜２μｍ）、微細パターンでのパット部分が平行
にならず、ボンディング不良を起こし易い。
（ハ）Ｘ−Ｙ方向への熱膨脹係数が15ppm/℃と大きいた
め、急激な熱変化を受けると、大きなICチップでは熱膨
脹係数の差により歪みが生じ、ICにクラックが発生した
り或いはICが剥がれたりする。
め、急激な熱変化を受けると、大きなICチップでは熱膨
脹係数の差により歪みが生じ、ICにクラックが発生した
り或いはICが剥がれたりする。
（ニ）不純物イオンが多く含まれているので（Na+:130p
pm、Cl-:360ppm）、IC回路やワイヤーの腐食を生じ易
い。また、ガラス繊維布／エポキシ樹脂基板とリードフ
レームとの接着には液状のエポキシ樹脂系接着剤が使用
されている。
pm、Cl-:360ppm）、IC回路やワイヤーの腐食を生じ易
い。また、ガラス繊維布／エポキシ樹脂基板とリードフ
レームとの接着には液状のエポキシ樹脂系接着剤が使用
されている。
しかしながら、液状のエポキシ樹脂系接着剤はTgが低
いため、ワイヤーボンディング時に変形してボンディン
グ不良が起こったり、或いはトランスファーモールド時
にワイヤー流れ（ワイヤーのズレ）が生じて配線不良な
どが起こる。接着剤のはみ出しによっても、ボンディン
グ不良が起こる。また接着剤愛の線膨脹係数が大きいた
め、熱応力が掛かると配線基板とリードフレームの界面
で剥離が起こる。
いため、ワイヤーボンディング時に変形してボンディン
グ不良が起こったり、或いはトランスファーモールド時
にワイヤー流れ（ワイヤーのズレ）が生じて配線不良な
どが起こる。接着剤のはみ出しによっても、ボンディン
グ不良が起こる。また接着剤愛の線膨脹係数が大きいた
め、熱応力が掛かると配線基板とリードフレームの界面
で剥離が起こる。
問題点を解決するための手段 本発明者は、上記従来技術の問題点に鑑みて鋭意研究
を重ねた結果、リードフレーム上に設ける配線基板とし
てアラミド基板を使用する場合には、１）ワイヤーボン
ディング時の温度を150〜200℃程度の高温にでき、ボン
ディング強度を高めることができるので、ボンディング
不良やトランスファーモールド時のワイヤー流れ（ワイ
ヤーのズレ）による配線不良がなく、２）急激な熱変化
を受けてもICにクラックが発生したり或いはICが剥がれ
たりすることがなく、３）ICやワイヤーの腐食がない半
導体パッケージが得られることを見出だし、本発明を完
成した。
を重ねた結果、リードフレーム上に設ける配線基板とし
てアラミド基板を使用する場合には、１）ワイヤーボン
ディング時の温度を150〜200℃程度の高温にでき、ボン
ディング強度を高めることができるので、ボンディング
不良やトランスファーモールド時のワイヤー流れ（ワイ
ヤーのズレ）による配線不良がなく、２）急激な熱変化
を受けてもICにクラックが発生したり或いはICが剥がれ
たりすることがなく、３）ICやワイヤーの腐食がない半
導体パッケージが得られることを見出だし、本発明を完
成した。
すなわち本発明は、下記半導体パッケージおよびその
製造法を提供するものである。
製造法を提供するものである。
トランスファモールド構造の半導体パッケージであ
って、リードフレーム上に設けられた配線基板がアラミ
ド基板からなる半導体パッケージ。
って、リードフレーム上に設けられた配線基板がアラミ
ド基板からなる半導体パッケージ。
リードフレーム上にアラミド基板を接着し、次いで
該基板上にICをボンディングし、該基板上に形成された
IC接続用回路とICおよび該回路とリードフレームの端子
とを約150〜200℃の温度下にワイヤーボンディングし、
トランスファモールドすることを特徴とする半導体パッ
ケージの製造法。
該基板上にICをボンディングし、該基板上に形成された
IC接続用回路とICおよび該回路とリードフレームの端子
とを約150〜200℃の温度下にワイヤーボンディングし、
トランスファモールドすることを特徴とする半導体パッ
ケージの製造法。
本発明半導体パッケージにおいて、リードフレームと
しては公知のものが使用でき、例えば各種金属若しくは
その合金、セラミックス、ガラス繊維布にエポキシ樹脂
を含浸させたもの、ポリイミド等の材料からなるものな
どを挙げることができる。
しては公知のものが使用でき、例えば各種金属若しくは
その合金、セラミックス、ガラス繊維布にエポキシ樹脂
を含浸させたもの、ポリイミド等の材料からなるものな
どを挙げることができる。
リードフレーム上に設けられる配線基板としては、ア
ラミド基板を使用する。
ラミド基板を使用する。
アラミド基板は以下の様な優れた特性を有し、半導体
パッケージの材料として有用である。
パッケージの材料として有用である。
ａ）Tgが190℃以上であり、高温時における硬度の低下
が少ないため、ワイヤーボンディングを高温で行なうこ
とができ、ボンディング強度を高くできる。従って、ト
ランスファーモールド時のワイヤー流れによる配線不良
がなくなる。またアラミド基板、ICおよびリードフレー
ムが強力に接着できるので、ICの剥がれ等の不良もなく
なる。
が少ないため、ワイヤーボンディングを高温で行なうこ
とができ、ボンディング強度を高くできる。従って、ト
ランスファーモールド時のワイヤー流れによる配線不良
がなくなる。またアラミド基板、ICおよびリードフレー
ムが強力に接着できるので、ICの剥がれ等の不良もなく
なる。
ｂ）熱膨脹係数が6ppm/℃と低く、セラミックスと同等
であるため、熱時の寸法安定性に優れ、大型ICチップで
も剥離や剥がれ等の接着不良を生じない。
であるため、熱時の寸法安定性に優れ、大型ICチップで
も剥離や剥がれ等の接着不良を生じない。
ｃ）表面が極めて平滑（表面粗度:0.1〜0.2μｍ）であ
るため、微細なパターンが形成でき高密度配線が可能な
上、ボンディングパットが平面であり、ワイヤーボンデ
ィングでの不良がなくなる。
るため、微細なパターンが形成でき高密度配線が可能な
上、ボンディングパットが平面であり、ワイヤーボンデ
ィングでの不良がなくなる。
ｄ）イオン性不純物の含有率が少ないため（例えば、Na
+:5ppm、Cl-:6ppm（抽出イオン））、ICのパターンやワ
イヤーの腐食がない。従って、超精密配線が可能であ
る。
+:5ppm、Cl-:6ppm（抽出イオン））、ICのパターンやワ
イヤーの腐食がない。従って、超精密配線が可能であ
る。
ｅ）誘電率が3.5と低く、高周波特性に優れ、高密度配
線が可能であるため、特にLSIの高速演算性に有効であ
る。
線が可能であるため、特にLSIの高速演算性に有効であ
る。
アラミド基板としては、特に制限されず公知のものが
使用できる。例えば、エポキシ樹脂および硬化剤を含む
適当な有機溶媒の溶液を、アラミド繊維不織布またはア
ラミド繊維紙に含浸させ乾燥させてアラミドプリプレグ
を得、該プリプレグの片面または両面に銅箔を積層する
ことにより得られるものなどを挙げることができる。
使用できる。例えば、エポキシ樹脂および硬化剤を含む
適当な有機溶媒の溶液を、アラミド繊維不織布またはア
ラミド繊維紙に含浸させ乾燥させてアラミドプリプレグ
を得、該プリプレグの片面または両面に銅箔を積層する
ことにより得られるものなどを挙げることができる。
エポキシ樹脂としては特に制限されず公知のもの（例
えば特開昭63−209836号に記載のもの）を使用できる
が、その中でも、イオン性不純物がNa+:5ppm以下、加水
分解性塩素:400ppm以下で、硬化後のガラス転移温度（T
g）が160℃以上の高純度高耐熱性エポキシ樹脂が好まし
い。エポキシ樹脂の含浸量は特に制限されないが、通常
乾燥後の付着量がアラミド繊維不織布またはアラミド繊
維紙重量に対し40〜70％程度となるように含浸すればよ
い。40％を著しく下回ると、接着性が悪くなったり或い
は急激な熱変化によってフクレや剥がれが生じたりする
可能性がある。また70％を大きく越えると、膨脹係数が
大きくなりすぎ、半導体パッケージとして使用するのが
困難になる可能性がある。乾燥は、通常100〜200℃程度
の温度下に１〜20分程度に行なえばよい。銅箔の積層
は、例えば熱圧着により行なえばよい。
えば特開昭63−209836号に記載のもの）を使用できる
が、その中でも、イオン性不純物がNa+:5ppm以下、加水
分解性塩素:400ppm以下で、硬化後のガラス転移温度（T
g）が160℃以上の高純度高耐熱性エポキシ樹脂が好まし
い。エポキシ樹脂の含浸量は特に制限されないが、通常
乾燥後の付着量がアラミド繊維不織布またはアラミド繊
維紙重量に対し40〜70％程度となるように含浸すればよ
い。40％を著しく下回ると、接着性が悪くなったり或い
は急激な熱変化によってフクレや剥がれが生じたりする
可能性がある。また70％を大きく越えると、膨脹係数が
大きくなりすぎ、半導体パッケージとして使用するのが
困難になる可能性がある。乾燥は、通常100〜200℃程度
の温度下に１〜20分程度に行なえばよい。銅箔の積層
は、例えば熱圧着により行なえばよい。
アラミド基板の厚みは特に制限されないが、通常0.00
5〜0.4mm程度とすれば良い。
5〜0.4mm程度とすれば良い。
本発明の半導体パッケージは、上記各材料を用い、例
えば以下の様にして製造できる。
えば以下の様にして製造できる。
まずリードフレームとアラミド基板（以下特記しない
限り基板と総称する）を接着する。なお、基板をリード
フレームと接着する前に、エッチングなどの通常の方法
に従って基板にIC接続用回路を形成しておくのが好まし
い。
限り基板と総称する）を接着する。なお、基板をリード
フレームと接着する前に、エッチングなどの通常の方法
に従って基板にIC接続用回路を形成しておくのが好まし
い。
リードフレームと基板との接着は、例えば、リードフ
レームに少量の接着剤を塗布して基板の接着面を重ね、
真空または常圧下で加熱および／または加圧すれば良
い。接着剤としては、例えば、リードフレームとガラス
繊維布／エポキシ樹脂基板の接着に用いられる液状エポ
キシ樹脂系接着剤が使用できる。
レームに少量の接着剤を塗布して基板の接着面を重ね、
真空または常圧下で加熱および／または加圧すれば良
い。接着剤としては、例えば、リードフレームとガラス
繊維布／エポキシ樹脂基板の接着に用いられる液状エポ
キシ樹脂系接着剤が使用できる。
また接着剤に代えてアラミドプリプレグを用いてリー
ドフレームと基板を接着してもよい。アラミドプリプレ
グは以下の様な優れた特性を有するので、その使用によ
って半導体パッケージの諸特性が一層向上する。
ドフレームと基板を接着してもよい。アラミドプリプレ
グは以下の様な優れた特性を有するので、その使用によ
って半導体パッケージの諸特性が一層向上する。
ｆ）得られる半導体パッケージの接着剤層の厚さを薄く
（約0.005〜0.10mm）かつ均一にでき、基板をリードフ
レームに平行に接着できる。
（約0.005〜0.10mm）かつ均一にでき、基板をリードフ
レームに平行に接着できる。
ｇ）フローレスで樹脂のはみ出しがないため、ボンディ
ング不良を起こさない。
ング不良を起こさない。
ｈ）Tgが高く接着力も高いため、トランスファーへモー
ルド時の樹脂軟化による位置移動がない。
ルド時の樹脂軟化による位置移動がない。
ｉ）熱膨脹係数が低く、歪みによる剥がれ等の接着不良
を生じない。
を生じない。
アラミドプリプレグとしては特に制限されず、例え
ば、アラミド基板の製造途中で得られるものなどを使用
できる。アラミドプリプレグの厚さは特に制限されない
が、通常0.005〜0.1mm程度とすれば良い。
ば、アラミド基板の製造途中で得られるものなどを使用
できる。アラミドプリプレグの厚さは特に制限されない
が、通常0.005〜0.1mm程度とすれば良い。
アラミドプリプレグを介するリードフレームと基板の
接着は、例えばリードフレームの適当な箇所にアラミド
プリプレグを置き、その上に基板をのせて熱圧着すれば
よい。またアラミドプリプレグをリードフレームまたは
基板に加熱融着し（この際アラミドプリプレグがゲル化
しない温度で行なう）、その上に基板またはリードフレ
ームを重ねて熱圧着してもよい。熱圧着は、いずれの場
合にも、通常120〜180℃程度の温度下および１〜40kg/c
m2程度の圧力下に30〜180分程度行なえばよい。
接着は、例えばリードフレームの適当な箇所にアラミド
プリプレグを置き、その上に基板をのせて熱圧着すれば
よい。またアラミドプリプレグをリードフレームまたは
基板に加熱融着し（この際アラミドプリプレグがゲル化
しない温度で行なう）、その上に基板またはリードフレ
ームを重ねて熱圧着してもよい。熱圧着は、いずれの場
合にも、通常120〜180℃程度の温度下および１〜40kg/c
m2程度の圧力下に30〜180分程度行なえばよい。
次いで、基板上にICをボンディングする。ボンディン
グは通常の方法に従い、例えばICダイボンディング用液
状エポキシ樹脂系接着剤を用いて行なわれる。
グは通常の方法に従い、例えばICダイボンディング用液
状エポキシ樹脂系接着剤を用いて行なわれる。
基板上のIC接続用回路とICおよび該回路とリードフレ
ームの端子とのワイヤーボンディングは、約150〜200℃
の高温下に行なわれる。これにより、ボンディング強度
を高めることができる。
ームの端子とのワイヤーボンディングは、約150〜200℃
の高温下に行なわれる。これにより、ボンディング強度
を高めることができる。
ワイヤーボンディングの後、トランスファーモールド
することにより、本発明の半導体パッケージを得ること
ができる。
することにより、本発明の半導体パッケージを得ること
ができる。
発明の効果 本発明の半導体パッケージは、以下の様な優れた効果
を奏する。
を奏する。
１）ワイヤーボンディング時の温度を150〜200℃程度の
高温にでき、ボンディング強度を極めて高くできるの
で、ボンディング不良やトランスファーモールド時のワ
イヤーのズレによる配線不良がない。
高温にでき、ボンディング強度を極めて高くできるの
で、ボンディング不良やトランスファーモールド時のワ
イヤーのズレによる配線不良がない。
２）急激な熱変化を受けても、ICにクラックが発生した
り或いはICが剥がれたりすることがない。
り或いはICが剥がれたりすることがない。
３）ICやワイヤーの腐食がない。
実施例 以下に実施例および比較例を挙げ、本発明を一層明瞭
なものとする。
なものとする。
実施例１ 銅箔付きアラミド基板（厚さ0.1mm）に、エッチング
によりIC接続用回路を形成し、金メッキを施した。
によりIC接続用回路を形成し、金メッキを施した。
42アロイ製リードフレーム、上記アラミド基板と同形
状に切断したアラミドプリプレグ（厚さ0.05mm）および
上記アラミド基板を重ね合わせ、160℃、5kg/cm2で90分
熱圧着した。
状に切断したアラミドプリプレグ（厚さ0.05mm）および
上記アラミド基板を重ね合わせ、160℃、5kg/cm2で90分
熱圧着した。
次いでアラミド基板上に、ICダイボンディング用接着
剤（液状エポキシ樹脂、商品名:DP−500、日本レック
（株）製）をディスペーサーで塗布し、ICチップを載
せ、150℃で90分加熱して接着した。アラミド基板上の
回路とICチップおよび該回路とリードフレーム（基板が
接着されていない方）を、180℃の温度下に金線でワイ
ヤーボンディングした。
剤（液状エポキシ樹脂、商品名:DP−500、日本レック
（株）製）をディスペーサーで塗布し、ICチップを載
せ、150℃で90分加熱して接着した。アラミド基板上の
回路とICチップおよび該回路とリードフレーム（基板が
接着されていない方）を、180℃の温度下に金線でワイ
ヤーボンディングした。
得られた半導体回路を、トランスファモールド用エポ
キシ樹脂を用いてトランスファモールドし、本発明の半
導体パッケージを得た。
キシ樹脂を用いてトランスファモールドし、本発明の半
導体パッケージを得た。
比較例１ 銅箔付きガラス繊維／エポキシ樹脂基板（厚さ0.3m
m）に実施例１と同様にしてIC接続用回路を形成した。
リードフレーム上に接着剤（DP−500）をディスペンサ
ーで塗布し、上記基板を重ね合わせ、150℃で90分加熱
して接着した。以下ワイヤーボンディングの温度を130
℃とする以外は実施例１と同様にして従来の半導体パッ
ケージを得た。
m）に実施例１と同様にしてIC接続用回路を形成した。
リードフレーム上に接着剤（DP−500）をディスペンサ
ーで塗布し、上記基板を重ね合わせ、150℃で90分加熱
して接着した。以下ワイヤーボンディングの温度を130
℃とする以外は実施例１と同様にして従来の半導体パッ
ケージを得た。
実施例１および比較例１で得られた半導体パッケージ
それぞれ250個につき、不良率を調べた。
それぞれ250個につき、不良率を調べた。
温度サイクル性は、実施例１および比較例１で得られ
た半導体パッケージそれぞれ25個を、−55℃と＋150℃
の恒温槽に各１時間放置するというサイクルを100サイ
クル繰り返した後、ICにクラックが発生する半導体パッ
ケージの数を調べた。
た半導体パッケージそれぞれ25個を、−55℃と＋150℃
の恒温槽に各１時間放置するというサイクルを100サイ
クル繰り返した後、ICにクラックが発生する半導体パッ
ケージの数を調べた。
結果を、下記第１表に示す。
第１表から、本発明品は不良品がなく、しかも急激な
熱変化を受けてもICにクラックが発生しないことが判
る。
熱変化を受けてもICにクラックが発生しないことが判
る。
第１図は、トランスファモールド構造半導体パッケージ
の概略的な構造を示す断面図である。 （１）……リードフレーム （３）……配線基板 （５）……ICチップ （７）……IC接続用回路 （９）……金線ワイヤー （11）……リードフレームの端子 （13）……モールド樹脂 （15）……ICダイボンディング用接着剤
の概略的な構造を示す断面図である。 （１）……リードフレーム （３）……配線基板 （５）……ICチップ （７）……IC接続用回路 （９）……金線ワイヤー （11）……リードフレームの端子 （13）……モールド樹脂 （15）……ICダイボンディング用接着剤
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−167454（ＪＰ，Ａ) 特開 昭60−247487（ＪＰ，Ａ) 特開 昭62−204589（ＪＰ，Ａ) 特開 平１−241151（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/14
Claims (4)
- 【請求項１】トランスファモールド構造半導体パッケー
ジであって、リードフレーム上に設けられた配線基板が
アラミド基板からなる半導体パッケージ。 - 【請求項２】リードフレームとアラミド基板がアラミド
プリプレグを介して接着されている請求項の半導体パ
ッケージ。 - 【請求項３】アラミド基板およびアラミドプリプレグ
が、アラミド繊維不織布またはアラミド繊維紙に高純度
高耐熱性のエポキシ樹脂を含浸させてなるものである請
求項の半導体パッケージ。 - 【請求項４】リードフレーム上にアラミド基板を接着
し、該基板上にICをボンディングし、該基板上に形成さ
れたIC接続用回路とICおよび該回路とリードフレームの
端子とを約150〜200℃の温度下にワイヤーボンディング
し、トランスファモールドすることを特徴とする半導体
パッケージの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1285572A JP2869565B2 (ja) | 1989-10-31 | 1989-10-31 | 半導体パッケージおよびその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1285572A JP2869565B2 (ja) | 1989-10-31 | 1989-10-31 | 半導体パッケージおよびその製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03145750A JPH03145750A (ja) | 1991-06-20 |
| JP2869565B2 true JP2869565B2 (ja) | 1999-03-10 |
Family
ID=17693292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1285572A Expired - Lifetime JP2869565B2 (ja) | 1989-10-31 | 1989-10-31 | 半導体パッケージおよびその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2869565B2 (ja) |
-
1989
- 1989-10-31 JP JP1285572A patent/JP2869565B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03145750A (ja) | 1991-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936304A (en) | C4 package die backside coating | |
| US5851847A (en) | Photonic device and process for fabricating the same | |
| US4381602A (en) | Method of mounting an I.C. chip on a substrate | |
| US20100197078A1 (en) | Dicing film having shrinkage release film and method for manufacturing semiconductor package using the same. | |
| JP2603543B2 (ja) | 電子部品用接着テープ | |
| EP0504669B1 (en) | Semiconductor device comprising a substrate | |
| KR101763852B1 (ko) | Qfn 반도체 패키지, 이의 제조방법 및 qfn 반도체 패키지 제조용 마스크 시트 | |
| JPH10107190A (ja) | 半導体パッケージ | |
| JP2869565B2 (ja) | 半導体パッケージおよびその製造法 | |
| JP3392992B2 (ja) | 半導体パッケージ | |
| JP3085649B2 (ja) | 転写シート及びそれを用いた配線基板の製造方法 | |
| TW565898B (en) | Method for producing a package for semiconductor chips | |
| JPH04320390A (ja) | 表面実装型半導体部品の実装方法 | |
| KR102298329B1 (ko) | 반도체 패키지 스퍼터링용 프리테이프 및 이를 이용한 반도체 패키지 스퍼터링 방법 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| KR102032767B1 (ko) | Qfn 반도체 패키지, 이의 제조방법 및 qfn 반도체 패키지 제조용 마스크 시트 | |
| JP3059658B2 (ja) | 高密度回路配線基板、その製造方法及び高密度回路配線基板を用いたマルチチップモジュール | |
| JPH10214849A (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JPH0239443A (ja) | 半導体装置 | |
| JP2000216299A (ja) | 半導体パッケ―ジ、半導体装置、及び半導体パッケ―ジの製造方法 | |
| JPH07106351A (ja) | 半導体装置の製造方法 | |
| JPH05235547A (ja) | 薄膜基板の配線構造 | |
| JPH0760874B2 (ja) | 半導体装置 | |
| JPH06223946A (ja) | 電極の接続方法 | |
| JPH08139231A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |