JPH05235063A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05235063A JPH05235063A JP4072285A JP7228592A JPH05235063A JP H05235063 A JPH05235063 A JP H05235063A JP 4072285 A JP4072285 A JP 4072285A JP 7228592 A JP7228592 A JP 7228592A JP H05235063 A JPH05235063 A JP H05235063A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- silver paste
- island
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 急激な温度変化が生じた際にＩＣチップに作
用する熱応力を均一にすることができる半導体装置を提
供する。 【構成】 ＩＣチップ４の裏面をマウント材６を介して
アイランド２４上に接着する。ここで、マウント材６と
して封止工程において使用する封止樹脂１２と同じ材
料、すなわちエポキシ接着剤を使用し、ＩＣチップ４の
周囲を同じ熱膨張率を有する材料で覆う。
用する熱応力を均一にすることができる半導体装置を提
供する。 【構成】 ＩＣチップ４の裏面をマウント材６を介して
アイランド２４上に接着する。ここで、マウント材６と
して封止工程において使用する封止樹脂１２と同じ材
料、すなわちエポキシ接着剤を使用し、ＩＣチップ４の
周囲を同じ熱膨張率を有する材料で覆う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子たとえばＩ
Ｃチップが実装された半導体装置に関するものである。
Ｃチップが実装された半導体装置に関するものである。
【０００２】
【従来の技術】ＩＣチップなどの半導体素子の組立工程
では、ＩＣチップにリードを接続するのに、主にリード
フレームが用いられる。この場合には、まずリードフレ
ームのアイランドをプレス等で押圧して一段下げ、ＩＣ
チップの裏面とリードフレームのアイランドとを銀ペー
ストで接着する。そして、ＩＣチップの表面に形成した
配線パターンとリードとを金ワイヤで接続した後、ＩＣ
チップをエポキシ樹脂で封止することにより半導体装置
が製造される。
では、ＩＣチップにリードを接続するのに、主にリード
フレームが用いられる。この場合には、まずリードフレ
ームのアイランドをプレス等で押圧して一段下げ、ＩＣ
チップの裏面とリードフレームのアイランドとを銀ペー
ストで接着する。そして、ＩＣチップの表面に形成した
配線パターンとリードとを金ワイヤで接続した後、ＩＣ
チップをエポキシ樹脂で封止することにより半導体装置
が製造される。
【０００３】また、かかる半導体装置を基板に半田実装
する場合には、基板上の接続端子に予めクリーム半田を
塗布し、その上にＩＣチップのリードを配置した後、赤
外線の炉の中に通す。半田の融点は２００℃前後である
ので、炉内温度は２３０〜３００℃に設定している。炉
の中で半田を溶融させ、基板を炉外に取り出すことによ
り、半田付けを容易に行うことができる。この半田実装
方法では、一度に多くの半導体装置を基板に実装できる
ので、量産に適しているという利点がある。
する場合には、基板上の接続端子に予めクリーム半田を
塗布し、その上にＩＣチップのリードを配置した後、赤
外線の炉の中に通す。半田の融点は２００℃前後である
ので、炉内温度は２３０〜３００℃に設定している。炉
の中で半田を溶融させ、基板を炉外に取り出すことによ
り、半田付けを容易に行うことができる。この半田実装
方法では、一度に多くの半導体装置を基板に実装できる
ので、量産に適しているという利点がある。
【０００４】
【発明が解決しようとする課題】ところで、ＩＣチッ
プ、リードフレーム、銀ペースト、封止樹脂の熱膨張率
はすべて異なり、特にＩＣチップと銀ペーストとの熱膨
張率の差は、銀ペーストとエポキシ樹脂との熱膨張率と
の差よりもかなり大きい。このため、従来の半導体装置
では、たとえば半田実装時に基板を炉内に通したとき
に、急激な温度変化によって、銀ペーストと接触するＩ
Ｃチップの裏面には他の面よりも大きな熱応力がかか
り、ＩＣチップに反りやクラックが生じたり、ＩＣチッ
プと銀ペーストとの間に隙間ができることがある。した
がって、実装後の使用環境によっては隙間やヒビの部分
に水分が溜まり、耐湿性強度が低くくなり、信頼性が低
下するという問題があった。
プ、リードフレーム、銀ペースト、封止樹脂の熱膨張率
はすべて異なり、特にＩＣチップと銀ペーストとの熱膨
張率の差は、銀ペーストとエポキシ樹脂との熱膨張率と
の差よりもかなり大きい。このため、従来の半導体装置
では、たとえば半田実装時に基板を炉内に通したとき
に、急激な温度変化によって、銀ペーストと接触するＩ
Ｃチップの裏面には他の面よりも大きな熱応力がかか
り、ＩＣチップに反りやクラックが生じたり、ＩＣチッ
プと銀ペーストとの間に隙間ができることがある。した
がって、実装後の使用環境によっては隙間やヒビの部分
に水分が溜まり、耐湿性強度が低くくなり、信頼性が低
下するという問題があった。
【０００５】本発明は上記事情に基づいてなされたもの
であり、急激な温度変化が生じた際にＩＣチップに作用
する熱応力を均一にすることができる半導体装置を提供
することを目的とするものである。
であり、急激な温度変化が生じた際にＩＣチップに作用
する熱応力を均一にすることができる半導体装置を提供
することを目的とするものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明は、半導体素子を封止材料により封止した半
導体装置において、前記封止材料と同一の材料を用いて
前記半導体素子を所定位置に接着したことを特徴とする
ものである。
めの本発明は、半導体素子を封止材料により封止した半
導体装置において、前記封止材料と同一の材料を用いて
前記半導体素子を所定位置に接着したことを特徴とする
ものである。
【０００７】
【作用】本発明は前記の構成によって、封止材料と同一
の材料を用いて半導体素子を所定位置に接着したことに
より、半導体素子の周囲を同一の熱膨張率を有する材料
で覆うことができる。このため、半田実装時のように半
導体装置に急激な温度変化が生じた場合にＩＣチップに
作用する熱応力を均一化することができる。
の材料を用いて半導体素子を所定位置に接着したことに
より、半導体素子の周囲を同一の熱膨張率を有する材料
で覆うことができる。このため、半田実装時のように半
導体装置に急激な温度変化が生じた場合にＩＣチップに
作用する熱応力を均一化することができる。
【０００８】
【実施例】以下に本発明の一実施例について図面を参照
して説明する。図１は本発明の一実施例である半導体装
置の概略断面図である。
して説明する。図１は本発明の一実施例である半導体装
置の概略断面図である。
【０００９】図１に示す半導体装置は、リードフレーム
２と、ＩＣチップ４と、マウント材６と、ボンディング
ワイヤ８と、封止樹脂１２とを有するものである。リー
ドフレーム２には銅合金又は鉄合金を用い、ボンディン
グワイヤ８には金を使用する。また、封止樹脂１２とし
てはエポキシ樹脂を使用する。
２と、ＩＣチップ４と、マウント材６と、ボンディング
ワイヤ８と、封止樹脂１２とを有するものである。リー
ドフレーム２には銅合金又は鉄合金を用い、ボンディン
グワイヤ８には金を使用する。また、封止樹脂１２とし
てはエポキシ樹脂を使用する。
【００１０】リードフレーム２は、リード２２、アイラ
ンド２４、フレーム（不図示）等の各部分からなる。リ
ード２２は基板と接続される部分であり、アイランド２
４はＩＣチップ４を載置する部分である。また、フレー
ムはリード２２を保持する枠体である。
ンド２４、フレーム（不図示）等の各部分からなる。リ
ード２２は基板と接続される部分であり、アイランド２
４はＩＣチップ４を載置する部分である。また、フレー
ムはリード２２を保持する枠体である。
【００１１】ＩＣチップ４の表面にはアルミニウムの配
線パターンが形成されており、そのパターンのパットは
ボンディングワイヤ８を介してリードフレーム２のリー
ド２２に接続される。ＩＣチップ４の主たる材質はシリ
コンである。
線パターンが形成されており、そのパターンのパットは
ボンディングワイヤ８を介してリードフレーム２のリー
ド２２に接続される。ＩＣチップ４の主たる材質はシリ
コンである。
【００１２】本実施例の半導体装置は以下のように製造
される。まず、リードフレーム２のアイランド２４をプ
レス等で押圧し少し下げる。これは、ＩＣチップ４を装
着したときに上下部分の厚さを略同じにするためであ
る。そして、ＩＣチップ４の裏面をマウント材６を介し
てアイランド２４上に接着する。ここで、本実施例で
は、マウント材６として封止工程において使用する封止
樹脂１２と同じ材料、すなわち、エポキシ接着剤を使用
する。その後、ＩＣチップ４の表面上に形成した配線パ
ターンのパットとリード２２とをボンディングワイヤ８
で接続する。ＩＣチップ４及びボンディングワイヤ８を
封止樹脂１２で封止した後、リードフレーム２のフレー
ムを切断し、リード２２を所定形状に折り曲げることに
より、図１に示すような半導体装置が製造される。
される。まず、リードフレーム２のアイランド２４をプ
レス等で押圧し少し下げる。これは、ＩＣチップ４を装
着したときに上下部分の厚さを略同じにするためであ
る。そして、ＩＣチップ４の裏面をマウント材６を介し
てアイランド２４上に接着する。ここで、本実施例で
は、マウント材６として封止工程において使用する封止
樹脂１２と同じ材料、すなわち、エポキシ接着剤を使用
する。その後、ＩＣチップ４の表面上に形成した配線パ
ターンのパットとリード２２とをボンディングワイヤ８
で接続する。ＩＣチップ４及びボンディングワイヤ８を
封止樹脂１２で封止した後、リードフレーム２のフレー
ムを切断し、リード２２を所定形状に折り曲げることに
より、図１に示すような半導体装置が製造される。
【００１３】尚、従来は、ＩＣチップとアイランドとを
導電性の接着剤、たとえば銀ペーストを介して接着し、
アイランドとリードとをボンディングワイヤを介して接
続することにより、ＩＣチップの裏面からグランドをと
っていた。しかし、この方法では、銀ペーストの銀の含
有量や成分のばらつき具合等により抵抗がかなり高くな
ってしまう。このため、最近では、拡散層にまで落とし
たアルミニウムのパターンをＩＣチップの表面に引き出
して形成し、このＩＣチップの表面のパターンからグラ
ンドをとる方法が用いられている。本実施例でも、この
方法によりグランドをとることにしている。
導電性の接着剤、たとえば銀ペーストを介して接着し、
アイランドとリードとをボンディングワイヤを介して接
続することにより、ＩＣチップの裏面からグランドをと
っていた。しかし、この方法では、銀ペーストの銀の含
有量や成分のばらつき具合等により抵抗がかなり高くな
ってしまう。このため、最近では、拡散層にまで落とし
たアルミニウムのパターンをＩＣチップの表面に引き出
して形成し、このＩＣチップの表面のパターンからグラ
ンドをとる方法が用いられている。本実施例でも、この
方法によりグランドをとることにしている。
【００１４】次に、本実施例の半導体装置を基板に実装
する工程を説明する。基板上には半導体装置のリード配
列に対応した配線の接続端子が多数形成され、この接続
端子上に予めクリーム半田を塗布しておく。半導体装置
のリードを基板の所定の接続端子上に配置した後、赤外
線の炉の中に通す。ここで、一般的な半田の融点は２０
０℃前後であるので、炉内温度は２３０〜３００℃に調
節しておく。このとき、リードの位置が多少ずれていた
としても、溶融した半田の表面張力により半田がリード
に回り込む。炉から基板を取り出して基板と半導体装置
を常温に戻すと、半田が凝固して半導体装置は基板上に
実装される。
する工程を説明する。基板上には半導体装置のリード配
列に対応した配線の接続端子が多数形成され、この接続
端子上に予めクリーム半田を塗布しておく。半導体装置
のリードを基板の所定の接続端子上に配置した後、赤外
線の炉の中に通す。ここで、一般的な半田の融点は２０
０℃前後であるので、炉内温度は２３０〜３００℃に調
節しておく。このとき、リードの位置が多少ずれていた
としても、溶融した半田の表面張力により半田がリード
に回り込む。炉から基板を取り出して基板と半導体装置
を常温に戻すと、半田が凝固して半導体装置は基板上に
実装される。
【００１５】ところで、マウント材として主に銀ペース
トを使用していた従来の半導体装置においては、シリコ
ンと銀ペーストとの熱膨張率の差が、銀ペーストとエポ
キシ系樹脂との熱膨張率の差よりも大きいため、半導体
装置と基板とを炉内に通して半田実装すると、実装時の
急激な温度変化により、ＩＣチップと銀ペーストとの間
に大きな熱応力がかかり、ＩＣチップの反りが生じやす
く、ＩＣチップと銀ペーストとの間に隙間ができること
があった。
トを使用していた従来の半導体装置においては、シリコ
ンと銀ペーストとの熱膨張率の差が、銀ペーストとエポ
キシ系樹脂との熱膨張率の差よりも大きいため、半導体
装置と基板とを炉内に通して半田実装すると、実装時の
急激な温度変化により、ＩＣチップと銀ペーストとの間
に大きな熱応力がかかり、ＩＣチップの反りが生じやす
く、ＩＣチップと銀ペーストとの間に隙間ができること
があった。
【００１６】しかし、本実施例では、ＩＣチップの裏面
とアイランドとを接着するマウント材として封止樹脂と
同じ材料を用いたことにより、ＩＣチップの周辺を同じ
熱膨張率を有する材料で覆うことができる。このため、
半田実装時のようにＩＣチップに急激な温度変化が生じ
た場合でも、ＩＣチップに作用する熱応力を均一化する
ことができる。図２には半導体装置の各構成部分の熱膨
張応力を示した。したがって、ＩＣチップの剥離やクラ
ック等が発生しにくくなり、半田実装後の使用環境によ
って耐湿性強度が低下するのを防止し、半導体装置の信
頼性を向上させることができる。尚、本実施例では、グ
ランドをＩＣチップの表面からとっているため、マウン
ト材として、従来のように必ずしも導電性の接着剤を使
用する必要がないので、上記のように封止樹脂と同じ材
料を使用しても何ら問題がない。
とアイランドとを接着するマウント材として封止樹脂と
同じ材料を用いたことにより、ＩＣチップの周辺を同じ
熱膨張率を有する材料で覆うことができる。このため、
半田実装時のようにＩＣチップに急激な温度変化が生じ
た場合でも、ＩＣチップに作用する熱応力を均一化する
ことができる。図２には半導体装置の各構成部分の熱膨
張応力を示した。したがって、ＩＣチップの剥離やクラ
ック等が発生しにくくなり、半田実装後の使用環境によ
って耐湿性強度が低下するのを防止し、半導体装置の信
頼性を向上させることができる。尚、本実施例では、グ
ランドをＩＣチップの表面からとっているため、マウン
ト材として、従来のように必ずしも導電性の接着剤を使
用する必要がないので、上記のように封止樹脂と同じ材
料を使用しても何ら問題がない。
【００１７】本発明は、上記の実施例に限定されるもの
ではなく、その要旨の範囲内において種々の変形が可能
である。たとえば、上記の実施例では、半導体素子をリ
ードフレーム上に載置した場合について説明したが、半
導体素子をフィルムキャリア等に載置した場合でも、上
記の実施例と同様の作用・効果を発揮させることができ
る。
ではなく、その要旨の範囲内において種々の変形が可能
である。たとえば、上記の実施例では、半導体素子をリ
ードフレーム上に載置した場合について説明したが、半
導体素子をフィルムキャリア等に載置した場合でも、上
記の実施例と同様の作用・効果を発揮させることができ
る。
【００１８】
【発明の効果】以上説明したように本発明によれば、封
止材料と同一の材料を用いて半導体素子を所定位置に接
着したことにより、急激な温度変化が生じた場合に半導
体素子に作用する熱応力を均一化することができるた
め、半導体素子の剥離やクラック等の発生を抑え、半田
実装後の使用環境によって耐湿性強度が低下するのを防
止し、信頼性の向上を図ることができる半導体装置を提
供することができる。
止材料と同一の材料を用いて半導体素子を所定位置に接
着したことにより、急激な温度変化が生じた場合に半導
体素子に作用する熱応力を均一化することができるた
め、半導体素子の剥離やクラック等の発生を抑え、半田
実装後の使用環境によって耐湿性強度が低下するのを防
止し、信頼性の向上を図ることができる半導体装置を提
供することができる。
【図１】本発明の一実施例である半導体装置の概略断面
図である。
図である。
【図２】その半導体装置の各構成部分の熱膨張応力を示
す図である。
す図である。
２ リードフレーム ４ ＩＣチップ ６ マウント材 ８ ボンディングワイヤ １２ 封止樹脂 ２２ リード ２４ アイランド
Claims (1)
- 【請求項１】 半導体素子を封止材料により封止した半
導体装置において、前記封止材料と同一の材料を用いて
前記半導体素子を所定位置に接着したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072285A JPH05235063A (ja) | 1992-02-21 | 1992-02-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072285A JPH05235063A (ja) | 1992-02-21 | 1992-02-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235063A true JPH05235063A (ja) | 1993-09-10 |
Family
ID=13484864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4072285A Withdrawn JPH05235063A (ja) | 1992-02-21 | 1992-02-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895971A (en) * | 1996-03-08 | 1999-04-20 | Nec Corporation | Semiconductor device with electrical connection between semiconductor chip and substrate less breakable during shrinkage of adhesive compound |
-
1992
- 1992-02-21 JP JP4072285A patent/JPH05235063A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895971A (en) * | 1996-03-08 | 1999-04-20 | Nec Corporation | Semiconductor device with electrical connection between semiconductor chip and substrate less breakable during shrinkage of adhesive compound |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0332914B2 (ja) | ||
| JPH04266037A (ja) | 半導体素子の実装構造体 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH05235063A (ja) | 半導体装置 | |
| KR100769204B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH02105446A (ja) | 混成集積回路 | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| JP2712967B2 (ja) | 半導体装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPH0451056B2 (ja) | ||
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| JPH10326849A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| JPH04159767A (ja) | 混成集積回路 | |
| JPS6331127A (ja) | 半導体装置用絶縁性基板 | |
| JPH06338536A (ja) | 半導体装置 | |
| JPS5949719B2 (ja) | 混成集積回路装置 | |
| JPH01238129A (ja) | 樹脂封止型半導体装置 | |
| JPS6118157A (ja) | 半導体装置 | |
| JPH08279585A (ja) | リードフレームおよびその半導体装置 | |
| JPS5889847A (ja) | 封止形集積回路パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |