JPH04252041A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH04252041A JPH04252041A JP827991A JP827991A JPH04252041A JP H04252041 A JPH04252041 A JP H04252041A JP 827991 A JP827991 A JP 827991A JP 827991 A JP827991 A JP 827991A JP H04252041 A JPH04252041 A JP H04252041A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- semiconductor pellet
- resin
- mold
- silicone resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000008188 pellet Substances 0.000 claims abstract description 22
- 239000005011 phenolic resin Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229920002050 silicone resin Polymers 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 238000005476 soldering Methods 0.000 claims abstract description 6
- 238000005253 cladding Methods 0.000 claims 1
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 abstract description 11
- 229920001568 phenolic resin Polymers 0.000 abstract description 11
- 239000004020 conductor Substances 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 238000007598 dipping method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路の製造方法
に関し、特に厚膜で回路パターンが形成されたセラミッ
ク基板上に半導体ペレット、チップコンデンサ等の部品
を搭載して形成する混成集積回路の製造方法に関する。
に関し、特に厚膜で回路パターンが形成されたセラミッ
ク基板上に半導体ペレット、チップコンデンサ等の部品
を搭載して形成する混成集積回路の製造方法に関する。
【０００２】
【従来の技術】従来の混成集積回路の製造方法は、厚膜
で回路パターンが形成されたセラミック基板上に、半導
体ペレットを搭載し、この半導体ペレットのボンディン
グパッドとセラミック基板上の導体を金等のワイヤで接
続する。次に半導体ペレットをフェノール樹脂で覆い、
その後、チップコンデンサ、ミニモールドトランジスタ
（Ｔｒ）、パワーミニモールドＴｒ等の部品を半田付け
にて搭載する。
で回路パターンが形成されたセラミック基板上に、半導
体ペレットを搭載し、この半導体ペレットのボンディン
グパッドとセラミック基板上の導体を金等のワイヤで接
続する。次に半導体ペレットをフェノール樹脂で覆い、
その後、チップコンデンサ、ミニモールドトランジスタ
（Ｔｒ）、パワーミニモールドＴｒ等の部品を半田付け
にて搭載する。
【０００３】次に、外部との接続に使用されるリード端
子を半田にて取り付けて、その後、ディップ方法にてフ
ェノール樹脂で外装を行う。次に、耐湿性を上げる為に
、シリコン樹脂を含浸するという製造方法がとられてい
る。
子を半田にて取り付けて、その後、ディップ方法にてフ
ェノール樹脂で外装を行う。次に、耐湿性を上げる為に
、シリコン樹脂を含浸するという製造方法がとられてい
る。
【０００４】
【発明が解決しようとする課題】この従来の混成集積回
路の製造方法では、セラミック基板上に搭載されるチッ
プコンデンサ、ミニモールドＴｒ，パワーミニモールド
Ｔｒ等の部品は、直接外装のフェノール樹脂で覆われて
いる。特にパワーミニモールドＴｒでは、フェノール樹
脂が部品の下に入った場合、フェノール樹脂の応力によ
りパワーミニモールドＴｒが下から押し上げられて、モ
ールド内部のペレットがベースのフレームより剥れたり
、クラックが入ったりするという不具合が生じ、混成集
積回路の信頼性が低下するという問題点があった。
路の製造方法では、セラミック基板上に搭載されるチッ
プコンデンサ、ミニモールドＴｒ，パワーミニモールド
Ｔｒ等の部品は、直接外装のフェノール樹脂で覆われて
いる。特にパワーミニモールドＴｒでは、フェノール樹
脂が部品の下に入った場合、フェノール樹脂の応力によ
りパワーミニモールドＴｒが下から押し上げられて、モ
ールド内部のペレットがベースのフレームより剥れたり
、クラックが入ったりするという不具合が生じ、混成集
積回路の信頼性が低下するという問題点があった。
【０００５】
【課題を解決するための手段】本発明の混成集積回路の
製造方法は、セラミック基板上に半導体ペレットを搭載
する工程と、この半導体ペレットをフェノール樹脂で覆
ったのちチップコンデンサやモールド素子等を前記セラ
ミック基板上に半田付けにより搭載する工程と、少くと
も前記搭載部品の表面をシリコン樹脂で覆ったのちフェ
ノール樹脂で外装を行う工程とを含むものである。
製造方法は、セラミック基板上に半導体ペレットを搭載
する工程と、この半導体ペレットをフェノール樹脂で覆
ったのちチップコンデンサやモールド素子等を前記セラ
ミック基板上に半田付けにより搭載する工程と、少くと
も前記搭載部品の表面をシリコン樹脂で覆ったのちフェ
ノール樹脂で外装を行う工程とを含むものである。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１（ａ）〜（ｄ）は本発明の一実施例を
説明するための製造工程順に示した混成集積回路の断面
図である。
説明するための製造工程順に示した混成集積回路の断面
図である。
【０００８】先ず、図１（ａ）に示すように、厚膜で回
路パターンが形成されたセラミック基板１上に半導体ペ
レット２を搭載し、半導体ペレット２上のボンディング
パッドとセラミック基板１上の導体を金のワイヤ３で接
続する。次に半導体ペレット２をフェノール樹脂４で覆
う。次に図１（ｂ）に示すように、パワーミニモールド
Ｔｒ５を半田付けにて搭載する。
路パターンが形成されたセラミック基板１上に半導体ペ
レット２を搭載し、半導体ペレット２上のボンディング
パッドとセラミック基板１上の導体を金のワイヤ３で接
続する。次に半導体ペレット２をフェノール樹脂４で覆
う。次に図１（ｂ）に示すように、パワーミニモールド
Ｔｒ５を半田付けにて搭載する。
【０００９】次に図１（ｃ）に示すように、外部との接
続に使用されるリード端子６を半田にて取り付ける。次
に図１（ｄ）に示すように、シリコン樹脂７をディップ
法によりセラミック基板１の表面に厚さ約５０μｍの被
膜として付け、乾燥を行う。次にフェノール樹脂８にて
外装を行う。
続に使用されるリード端子６を半田にて取り付ける。次
に図１（ｄ）に示すように、シリコン樹脂７をディップ
法によりセラミック基板１の表面に厚さ約５０μｍの被
膜として付け、乾燥を行う。次にフェノール樹脂８にて
外装を行う。
【００１０】このように本実施例では、フェノール樹脂
８で外装する前に弾性率が約１０２ ｋｇ／１ｃｍ２
とフェノール樹脂の１／１００程度のシリコン樹脂７で
搭載部品を含むセラミック基板１を覆うため、搭載部品
へのフェノール樹脂８の応力が低減される。
８で外装する前に弾性率が約１０２ ｋｇ／１ｃｍ２
とフェノール樹脂の１／１００程度のシリコン樹脂７で
搭載部品を含むセラミック基板１を覆うため、搭載部品
へのフェノール樹脂８の応力が低減される。
【００１１】尚、上記実施例ではシリコン樹脂７をディ
ップ法にてセラミック基板の表面に形成した場合につい
て説明したが、シリコン樹脂をディスペンサーにて半導
体ペレット及びパワーミニモールドＴｒ上のみに塗布し
てもよい。
ップ法にてセラミック基板の表面に形成した場合につい
て説明したが、シリコン樹脂をディスペンサーにて半導
体ペレット及びパワーミニモールドＴｒ上のみに塗布し
てもよい。
【００１２】
【発明の効果】以上説明したように本発明は、厚膜で回
路パターンが形成されたセラミック基板上に、半導体ペ
レット及びチップコンデンサ、ミニモールドＴｒ、パワ
ーミニモールドＴｒ等を搭載後、シリコン樹脂にて搭載
部品を覆うことにより、次工程で外装に使用されるフェ
ノール樹脂が搭載部品の下に入り込まない為、フェノー
ル樹脂の応力によるモールド内部のペレットの剥れ及び
クラックを防止できる効果を有すると供に、シリコン樹
脂で搭載部品を覆う為、耐湿性も確保することが可能と
なる。
路パターンが形成されたセラミック基板上に、半導体ペ
レット及びチップコンデンサ、ミニモールドＴｒ、パワ
ーミニモールドＴｒ等を搭載後、シリコン樹脂にて搭載
部品を覆うことにより、次工程で外装に使用されるフェ
ノール樹脂が搭載部品の下に入り込まない為、フェノー
ル樹脂の応力によるモールド内部のペレットの剥れ及び
クラックを防止できる効果を有すると供に、シリコン樹
脂で搭載部品を覆う為、耐湿性も確保することが可能と
なる。
【図１】本発明の一実施例を説明するための混成集積回
路の断面図である。
路の断面図である。
１ セラミック基板
２ 半導体ペレット
３ ワイヤ
４ フェノール樹脂
５ パワーミニモールドＴｒ
６ リード端子
７ シリコン樹脂
８ フェノール樹脂
Claims (1)
- 【請求項１】 セラミック基板上に半導体ペレットを
搭載する工程と、この半導体ペレットをフェノール樹脂
で覆ったのちチップコンデンサやモールド素子等を前記
セラミック基板上に半田付けにより搭載する工程と、少
くとも前記搭載部品の表面をシリコン樹脂で覆ったのち
フェノール樹脂で外装を行う工程とを含むことを特徴と
する混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP827991A JPH04252041A (ja) | 1991-01-28 | 1991-01-28 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP827991A JPH04252041A (ja) | 1991-01-28 | 1991-01-28 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04252041A true JPH04252041A (ja) | 1992-09-08 |
Family
ID=11688746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP827991A Pending JPH04252041A (ja) | 1991-01-28 | 1991-01-28 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04252041A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1420444A2 (de) * | 2002-11-13 | 2004-05-19 | Robert Bosch Gmbh | Thermischer und mechanischer Schutz von diskreten Bauelementen in einem Schaltungsmodul |
| JP2005322902A (ja) * | 2004-05-04 | 2005-11-17 | Semikron Elektronik Gmbh & Co Kg | パワー半導体モジュール用の基板を内部電気絶縁するための方法 |
| US7231712B2 (en) | 2003-09-29 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a module |
-
1991
- 1991-01-28 JP JP827991A patent/JPH04252041A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1420444A2 (de) * | 2002-11-13 | 2004-05-19 | Robert Bosch Gmbh | Thermischer und mechanischer Schutz von diskreten Bauelementen in einem Schaltungsmodul |
| EP1420444A3 (de) * | 2002-11-13 | 2005-08-03 | Robert Bosch Gmbh | Thermischer und mechanischer Schutz von diskreten Bauelementen in einem Schaltungsmodul |
| US7231712B2 (en) | 2003-09-29 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a module |
| JP2005322902A (ja) * | 2004-05-04 | 2005-11-17 | Semikron Elektronik Gmbh & Co Kg | パワー半導体モジュール用の基板を内部電気絶縁するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| US20020024147A1 (en) | Low-pin-count chip package and manufacturing method thereof | |
| JP3059097B2 (ja) | 電子回路盤とその製造方法 | |
| US5814882A (en) | Seal structure for tape carrier package | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| CN206301777U (zh) | 半导体封装件 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| EP0260360B1 (en) | Resin-sealed semiconductor device | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP2004289017A (ja) | 樹脂封止型半導体装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| KR100726762B1 (ko) | 반도체 리드프레임과 이를 채용한 반도체 패키지 | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2809191B2 (ja) | 半導体チップの実装方法 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP2691891B2 (ja) | 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法 | |
| KR960000462Y1 (ko) | 기판 반도체 장치 | |
| JP2605157B2 (ja) | モールドパッケージ型厚膜ハイブリッドｉｃ | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JPH08316361A (ja) | 半導体装置 | |
| JP2771475B2 (ja) | 半導体装置 |