JP2605157B2 - モールドパッケージ型厚膜ハイブリッドｉｃ - Google Patents
モールドパッケージ型厚膜ハイブリッドｉｃInfo
- Publication number
- JP2605157B2 JP2605157B2 JP1613390A JP1613390A JP2605157B2 JP 2605157 B2 JP2605157 B2 JP 2605157B2 JP 1613390 A JP1613390 A JP 1613390A JP 1613390 A JP1613390 A JP 1613390A JP 2605157 B2 JP2605157 B2 JP 2605157B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- package type
- circuit
- mold package
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、トランスファーモールドによりパッケージ
ングされたモールドパッケージ型厚膜ハイブリッドICに
関するものである。
ングされたモールドパッケージ型厚膜ハイブリッドICに
関するものである。
（従来の技術） 従来、厚膜ハイブリッドIC（厚膜混成集積回路）のパ
ッケージングには、大別して気密封止法と樹脂封止法と
があり、樹脂封止法としては注型法、浸漬法、滴下法、
流動浸漬法、トランスファーモールド法があった。その
うち、トランスファーモールド法は溶融した樹脂を小孔
を通じて金型のキャビティ内に送り込んで硬化する方法
であり、樹脂封止法の中では電気的・機械的特性が最も
高く、信頼性が期待できるものである。
ッケージングには、大別して気密封止法と樹脂封止法と
があり、樹脂封止法としては注型法、浸漬法、滴下法、
流動浸漬法、トランスファーモールド法があった。その
うち、トランスファーモールド法は溶融した樹脂を小孔
を通じて金型のキャビティ内に送り込んで硬化する方法
であり、樹脂封止法の中では電気的・機械的特性が最も
高く、信頼性が期待できるものである。
このような分野の技術としては、「トランスファーモ
ールド構造ハイブリッドICの諸特性改善」〔NEC,込山利
男他、第３回マイクロエレクトロニクスシンポジウム
（MES′89）1989年７月P.113〕に記載されるものがあっ
た。
ールド構造ハイブリッドICの諸特性改善」〔NEC,込山利
男他、第３回マイクロエレクトロニクスシンポジウム
（MES′89）1989年７月P.113〕に記載されるものがあっ
た。
以下、その構成を図を用いて説明する。
第２図は従来のトランスファーモールドパッケージ型
ハイブリンドIC（HIC）の一構成例を示す断面図であ
る。
ハイブリンドIC（HIC）の一構成例を示す断面図であ
る。
この図に示すモールドパッケージ型ハイブリッドIC
は、通常のモールドICのパッケージ構造と比較して、リ
ードフレーム付配線基板を採用している点が異なってい
る。リードフレーム２の基板搭載用台座３に回路基板５
が接着剤４を介して接着固定されている。このように固
定された回路基板５上にベアチップIC7が搭載され、こ
のベアチップIC7と回路基板５上の導体配線がワイヤボ
ンデングされることにより、ワイヤ８で接続されてい
る。このような構成されたリードフレーム２に接着固定
された回路基板５は成形樹脂１によりトランスファーモ
ールドされている。
は、通常のモールドICのパッケージ構造と比較して、リ
ードフレーム付配線基板を採用している点が異なってい
る。リードフレーム２の基板搭載用台座３に回路基板５
が接着剤４を介して接着固定されている。このように固
定された回路基板５上にベアチップIC7が搭載され、こ
のベアチップIC7と回路基板５上の導体配線がワイヤボ
ンデングされることにより、ワイヤ８で接続されてい
る。このような構成されたリードフレーム２に接着固定
された回路基板５は成形樹脂１によりトランスファーモ
ールドされている。
このようなトランスファーモールドによるパッケージ
ングの目的は、半導体素子と搭載部品の機械的保護及び
耐湿保護にある。また、厚膜ハイブリッドICをトランス
ファーモールドでパッケージングすることにより、通常
の半導体ICと同様の形状になるため、自動搭載化、薄形
化、製造工程の自動化等多くの利点がある。ここで使用
する厚膜ハイブリッド基板としては、従来では主として
セラミック基板が用いられており、その他に、Al又はFe
−Niをベースにした金属コア基板も提案されている。
ングの目的は、半導体素子と搭載部品の機械的保護及び
耐湿保護にある。また、厚膜ハイブリッドICをトランス
ファーモールドでパッケージングすることにより、通常
の半導体ICと同様の形状になるため、自動搭載化、薄形
化、製造工程の自動化等多くの利点がある。ここで使用
する厚膜ハイブリッド基板としては、従来では主として
セラミック基板が用いられており、その他に、Al又はFe
−Niをベースにした金属コア基板も提案されている。
（発明が解決しようとする課題） しかしながら、通常の半導体ICをトランスファーモー
ルドによりパッケージングした周知のモールドICの場合
とは異なり、厚膜ハイブリッドICのトランスファーモー
ルドには特有の技術的困難性が有り、上記構成の従来の
基板では、以下のような問題点があった。
ルドによりパッケージングした周知のモールドICの場合
とは異なり、厚膜ハイブリッドICのトランスファーモー
ルドには特有の技術的困難性が有り、上記構成の従来の
基板では、以下のような問題点があった。
（１）セラミック基板 セラミック基板自体の放熱性が悪いので、素子に悪影
響を与えたり、また、樹脂とセラミックの熱膨張の違い
から、モールド時に基板にクラックが生じ、更に、基板
搭載台座３とセラミック基板５とは、接着剤４で固着せ
ざるを得ないため、接着剤４及び接着剤塗布装置が必要
であり、コストアップにつながると共に、接着剤４のは
み出しによるワイヤボンディングパッドへの流れ出しに
より、ワイヤボンディングが不能になる等の問題点があ
った。
響を与えたり、また、樹脂とセラミックの熱膨張の違い
から、モールド時に基板にクラックが生じ、更に、基板
搭載台座３とセラミック基板５とは、接着剤４で固着せ
ざるを得ないため、接着剤４及び接着剤塗布装置が必要
であり、コストアップにつながると共に、接着剤４のは
み出しによるワイヤボンディングパッドへの流れ出しに
より、ワイヤボンディングが不能になる等の問題点があ
った。
（２）Al、Fe−Niをベースとした金属コア基板 Al又はFe−Niをベースとした金属コア基板は、厚膜印
刷後焼成するときの高温（850〜900℃）に耐えることが
できないため、この基板上に厚膜焼成印刷回路を作るこ
とは実質上できなかった。また、焼成によらない厚膜印
刷回路の形成方法として、金属コア基板上に樹脂コーテ
ィングすることによって絶縁層を形成し、この上に導電
パターンを厚膜印刷するトランスファーモールド法が考
えられるが、絶縁層が樹脂のため、トランスファーモー
ルド時に加熱された溶融樹脂が絶縁層の樹脂に接触して
影響を与え、絶縁層上の厚膜印刷抵抗が不安定となるこ
とから、この方法を採用することはできない。更に、金
属コア基板上の絶縁層として樹脂の代わりにセラミック
等の無機質材料をコーティングすれば、トランスファー
モールドを採用することができるが、絶縁層上の回路が
薄膜回路となるので、コストアップを招くと共に、電気
的パワーが取れない等の欠点を有する。
刷後焼成するときの高温（850〜900℃）に耐えることが
できないため、この基板上に厚膜焼成印刷回路を作るこ
とは実質上できなかった。また、焼成によらない厚膜印
刷回路の形成方法として、金属コア基板上に樹脂コーテ
ィングすることによって絶縁層を形成し、この上に導電
パターンを厚膜印刷するトランスファーモールド法が考
えられるが、絶縁層が樹脂のため、トランスファーモー
ルド時に加熱された溶融樹脂が絶縁層の樹脂に接触して
影響を与え、絶縁層上の厚膜印刷抵抗が不安定となるこ
とから、この方法を採用することはできない。更に、金
属コア基板上の絶縁層として樹脂の代わりにセラミック
等の無機質材料をコーティングすれば、トランスファー
モールドを採用することができるが、絶縁層上の回路が
薄膜回路となるので、コストアップを招くと共に、電気
的パワーが取れない等の欠点を有する。
本発明は、上記問題を解決するために、厚膜ハイブリ
ッドICをパッケージングするのに電気的・機械的特性が
最も高く、信頼性が期待できるトランスファーモールド
法を採用するにあたり、セラミック基板におけるモール
ド時のクラックの発生、及びAl,Fe−Niをベースとした
金属ベース基板において、高温焼成（850〜900℃）に耐
えられないことによる厚膜印刷焼成ができない等の問題
点を除去し、厚膜印刷焼成が可能で、放熱性が高く、し
かもトランスファーモールドによりパッケージングでき
るモールドパッケージ型厚膜ハイブリッドICを提供する
ことを目的とする。
ッドICをパッケージングするのに電気的・機械的特性が
最も高く、信頼性が期待できるトランスファーモールド
法を採用するにあたり、セラミック基板におけるモール
ド時のクラックの発生、及びAl,Fe−Niをベースとした
金属ベース基板において、高温焼成（850〜900℃）に耐
えられないことによる厚膜印刷焼成ができない等の問題
点を除去し、厚膜印刷焼成が可能で、放熱性が高く、し
かもトランスファーモールドによりパッケージングでき
るモールドパッケージ型厚膜ハイブリッドICを提供する
ことを目的とする。
（課題を解決するための手段） 本発明は、上記目的を達成するために、モールドパッ
ケージ型厚膜ハイブリッドICにおいて、ステンレス鋼を
ベースにし、該ベース上の両面又は片面の全面又は一部
及び周囲側面の全面又は一部をガラス絶縁層で覆って焼
成されたベース上に厚膜印刷焼成により導体、抵抗体、
スルーホール接続を含む回路パターンを形成してなる金
属ベース厚膜回路基板に回路部品を搭載し、全体をトラ
ンスファーモールドによりパッケージングするようにし
たものである。
ケージ型厚膜ハイブリッドICにおいて、ステンレス鋼を
ベースにし、該ベース上の両面又は片面の全面又は一部
及び周囲側面の全面又は一部をガラス絶縁層で覆って焼
成されたベース上に厚膜印刷焼成により導体、抵抗体、
スルーホール接続を含む回路パターンを形成してなる金
属ベース厚膜回路基板に回路部品を搭載し、全体をトラ
ンスファーモールドによりパッケージングするようにし
たものである。
（作用） 本発明によれば、上記のように構成したので、ベース
金属として、高温焼成（850〜900℃）に十分耐えると共
に、高温で酸化され難いステンレス鋼を使用しているた
め、ベース金属の周囲に無機質のガラスを絶縁層として
形成することができる。従って、金属ベース基板上の絶
縁層は焼成されたガラスであるので、トランスファーモ
ールドの材料である樹脂と反応することはない。また、
この後は通常の厚膜印刷及び焼成が可能となるため、低
抗体の高精度な形成とトリミングを行うことができる。
金属として、高温焼成（850〜900℃）に十分耐えると共
に、高温で酸化され難いステンレス鋼を使用しているた
め、ベース金属の周囲に無機質のガラスを絶縁層として
形成することができる。従って、金属ベース基板上の絶
縁層は焼成されたガラスであるので、トランスファーモ
ールドの材料である樹脂と反応することはない。また、
この後は通常の厚膜印刷及び焼成が可能となるため、低
抗体の高精度な形成とトリミングを行うことができる。
更に、厚膜回路であるため、電気的にパワーのあるも
のができる。更に、トランスファーモールド法が適用可
能となるので、電気的・機械的にも信頼のおけるパッケ
ージングを行うことができる。
のができる。更に、トランスファーモールド法が適用可
能となるので、電気的・機械的にも信頼のおけるパッケ
ージングを行うことができる。
また、トランスファーモールドした際の基板へのクラ
ックの発生を防止することができると共に、放熱効果が
高く、電気的ノイズに対するシールド効果を有する。
ックの発生を防止することができると共に、放熱効果が
高く、電気的ノイズに対するシールド効果を有する。
（実施例） 以下、本発明の実施例について図面を参照しながら詳
細に説明する。
細に説明する。
第１図は本発明の実施例を示すトランスファーモール
ドパッケージ型厚膜ハイブリッドICの断面図、第３図は
本発明のリードフレームと回路基板とが結合した状態を
示す斜視図、第４図は本発明のトランスファーモールド
パッケージ型厚膜ハイブリッドICの斜視図、第５図〜第
７図は本発明の他の実施例を示すベース金属と絶縁層の
斜視図である。
ドパッケージ型厚膜ハイブリッドICの断面図、第３図は
本発明のリードフレームと回路基板とが結合した状態を
示す斜視図、第４図は本発明のトランスファーモールド
パッケージ型厚膜ハイブリッドICの斜視図、第５図〜第
７図は本発明の他の実施例を示すベース金属と絶縁層の
斜視図である。
これらの図に示すように、スレンレス鋼をベース金属
19としたスレンレスベース回路基板をリードフレーム12
に固定する。そして、前記ベース金属19の裏及び周囲側
面に印刷又は浸漬により、ガラス材料のコーティングし
て焼成することによって、ガラス絶縁層13,15を形成す
る。このようにして作られたガラス絶縁層13,15上に、
ダイボンディングパッド、ワイヤボンディングパッド、
その他、モールドパッケージICパッド、回路部品パッ
ド、クロスオーバガラス、低抗体、オーバガラス等を含
む回路パターン20（第３図参照）を、通常用いられてい
る厚膜印刷、乾燥、焼成（850〜900℃）を繰り返すこと
により形成する。
19としたスレンレスベース回路基板をリードフレーム12
に固定する。そして、前記ベース金属19の裏及び周囲側
面に印刷又は浸漬により、ガラス材料のコーティングし
て焼成することによって、ガラス絶縁層13,15を形成す
る。このようにして作られたガラス絶縁層13,15上に、
ダイボンディングパッド、ワイヤボンディングパッド、
その他、モールドパッケージICパッド、回路部品パッ
ド、クロスオーバガラス、低抗体、オーバガラス等を含
む回路パターン20（第３図参照）を、通常用いられてい
る厚膜印刷、乾燥、焼成（850〜900℃）を繰り返すこと
により形成する。
第３図に示すように、回路形成されたステンレスベー
ス回路基板21を溶接又はカシメ等により、リードフレー
ム12に固定する。この時、ステンレスベース回路基板21
のベース金属19とリードフレーム12とを、予め一体化し
ておくこともできる。
ス回路基板21を溶接又はカシメ等により、リードフレー
ム12に固定する。この時、ステンレスベース回路基板21
のベース金属19とリードフレーム12とを、予め一体化し
ておくこともできる。
次に、第４図に示すように、ステンレスベース回路基
板21上にベアチップIC17、モールドパッケージIC、その
他の回路部品10を搭載し、必要箇所を一例として、ステ
ンレスベース回路基板21のパッド22とリードフレーム12
とをワイヤ18により接続する。続いて、ベアチップIC17
も同様にステンレスベース回路基板21と接続する。この
ように構成された厚膜ハイブリッドICを、成形樹脂11で
トランスファーモールドしてパッケージングする。
板21上にベアチップIC17、モールドパッケージIC、その
他の回路部品10を搭載し、必要箇所を一例として、ステ
ンレスベース回路基板21のパッド22とリードフレーム12
とをワイヤ18により接続する。続いて、ベアチップIC17
も同様にステンレスベース回路基板21と接続する。この
ように構成された厚膜ハイブリッドICを、成形樹脂11で
トランスファーモールドしてパッケージングする。
ステンレスベース回路基板21の形態は、第５図に示す
ように、ステンレス鋼のベース金属19の片面全面にガラ
ス絶縁層15′及び回路パターン（図示せず）を設けたも
のを用いてもよいが、第６図に示すように、ステンレス
鋼のベース金属19の片面の一部に、ガラス絶縁層15″及
び回路パターン（図示せず）を設けたものを用いてもよ
い。
ように、ステンレス鋼のベース金属19の片面全面にガラ
ス絶縁層15′及び回路パターン（図示せず）を設けたも
のを用いてもよいが、第６図に示すように、ステンレス
鋼のベース金属19の片面の一部に、ガラス絶縁層15″及
び回路パターン（図示せず）を設けたものを用いてもよ
い。
更に、第７図に示すように、ステンレス鋼のベース金
属19の表面全面と裏面の一部にガラス絶縁層15a、15b及
び回路パターン（図示せず）を設け、表裏をスルーホー
ル23で接続したものを用いてもよい。
属19の表面全面と裏面の一部にガラス絶縁層15a、15b及
び回路パターン（図示せず）を設け、表裏をスルーホー
ル23で接続したものを用いてもよい。
また、リードフレーム12とベース金属19は最初から一
体化しておくこともできるが、別体にして後でハンダ付
け等で一体化してもよい。
体化しておくこともできるが、別体にして後でハンダ付
け等で一体化してもよい。
なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、次の
ような効果を奏することができる。
ような効果を奏することができる。
ベース金属として、高温焼成（850〜900℃）に十分耐
えると共に、高温で酸化され難いステンレス鋼を使用し
ているため、ベース金属の周囲に無機質のガラスを絶縁
層として形成することができる。
えると共に、高温で酸化され難いステンレス鋼を使用し
ているため、ベース金属の周囲に無機質のガラスを絶縁
層として形成することができる。
これにより、この後は通常の厚膜印刷及び焼成が可能
となるため、高精度な抵抗体を形成してトリミングする
ことができる。また、厚膜回路であるため、電気的にパ
ワーのあるものができる。
となるため、高精度な抵抗体を形成してトリミングする
ことができる。また、厚膜回路であるため、電気的にパ
ワーのあるものができる。
更に、トランスファーモールド法が適用可能となるの
で、電気的・機械的に最も信頼のおけるパッケージング
が可能となる。そして、トランスファーモールドした際
の基板へのクラックの発生を防止することができると共
に、放熱効果が高く、しかも電気的ノイズに対するシー
ルド効果を奏することができる。
で、電気的・機械的に最も信頼のおけるパッケージング
が可能となる。そして、トランスファーモールドした際
の基板へのクラックの発生を防止することができると共
に、放熱効果が高く、しかも電気的ノイズに対するシー
ルド効果を奏することができる。
第１図は本発明の実施例を示すトランスファーモールド
パッケージ型厚膜ハイブリッドICの断面図、第２図は従
来のトランスファーモールドパッケージ型ハイブリッド
ICの一構成例を示す断面図、第３図は本発明のリードフ
レームと回路基板とが結合した状態を示す斜視図、第４
図は本発明のトランスファーモールドパッケージ型厚膜
ハイブリッドICの斜視図、第５図〜第７図は本発明の他
の実施例を示すベース金属と絶縁層の斜視図である。 11……成形樹脂、12……リードフレーム、13,15,15′,1
5″,15a,15b……ガラス絶縁層、17……ベアチップIC、1
8……ワイヤ、19……ベース金属、20……回路パター
ン、21……ステンレスベース回路基板、22……パッド、
23……スルーホール。
パッケージ型厚膜ハイブリッドICの断面図、第２図は従
来のトランスファーモールドパッケージ型ハイブリッド
ICの一構成例を示す断面図、第３図は本発明のリードフ
レームと回路基板とが結合した状態を示す斜視図、第４
図は本発明のトランスファーモールドパッケージ型厚膜
ハイブリッドICの斜視図、第５図〜第７図は本発明の他
の実施例を示すベース金属と絶縁層の斜視図である。 11……成形樹脂、12……リードフレーム、13,15,15′,1
5″,15a,15b……ガラス絶縁層、17……ベアチップIC、1
8……ワイヤ、19……ベース金属、20……回路パター
ン、21……ステンレスベース回路基板、22……パッド、
23……スルーホール。
Claims (1)
- 【請求項１】ステンレス鋼をベースにし、該ベース上の
両面又は片面の全面又は一部及び周囲側面の全面又は一
部をガラス絶縁層で覆って焼成されたベース上に厚膜印
刷焼成により導体、抵抗体、スルーホール接続を含む回
路パターンを形成してなる金属ベース厚膜回路基板に回
路部品を搭載し、全体をトランスファーモールドにより
パッケージングしたことを特徴とするモールドパッケー
ジ型厚膜ハイブリッドIC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1613390A JP2605157B2 (ja) | 1990-01-29 | 1990-01-29 | モールドパッケージ型厚膜ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1613390A JP2605157B2 (ja) | 1990-01-29 | 1990-01-29 | モールドパッケージ型厚膜ハイブリッドｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03222462A JPH03222462A (ja) | 1991-10-01 |
| JP2605157B2 true JP2605157B2 (ja) | 1997-04-30 |
Family
ID=11907995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1613390A Expired - Fee Related JP2605157B2 (ja) | 1990-01-29 | 1990-01-29 | モールドパッケージ型厚膜ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605157B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5110441B2 (ja) * | 2008-01-15 | 2012-12-26 | 大日本印刷株式会社 | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
-
1990
- 1990-01-29 JP JP1613390A patent/JP2605157B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03222462A (ja) | 1991-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437235A (en) | Integrated circuit package | |
| US4363076A (en) | Integrated circuit package | |
| JPS58182853A (ja) | 半導体素子のカプセル封じ法およびこの方法により得られる素子 | |
| JPS60206087A (ja) | 小型の電子電源を製造する方法 | |
| US5814882A (en) | Seal structure for tape carrier package | |
| JPH03503342A (ja) | 半導体装置パッケージ及びその製造方法 | |
| CN206301777U (zh) | 半导体封装件 | |
| JP2605157B2 (ja) | モールドパッケージ型厚膜ハイブリッドｉｃ | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| US5887338A (en) | Method for producing a temperature sensor with temperature-dependent resistance | |
| CA1197627A (en) | Device enclosure for high density tape bonding | |
| JP4574025B2 (ja) | 配線モジュール | |
| JPS6153852B2 (ja) | ||
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2676107B2 (ja) | 電子部品搭載用基板 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JP2954112B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JPS63111697A (ja) | 配線基板およびその製造方法 | |
| JP2001338949A (ja) | 電子装置、電子部品の実装体、および電子装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |