JP2001338949A - 電子装置、電子部品の実装体、および電子装置の製造方法 - Google Patents

電子装置、電子部品の実装体、および電子装置の製造方法

Info

Publication number
JP2001338949A
JP2001338949A JP2000160879A JP2000160879A JP2001338949A JP 2001338949 A JP2001338949 A JP 2001338949A JP 2000160879 A JP2000160879 A JP 2000160879A JP 2000160879 A JP2000160879 A JP 2000160879A JP 2001338949 A JP2001338949 A JP 2001338949A
Authority
JP
Japan
Prior art keywords
circuit board
substrate electrode
conductive adhesive
electronic component
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000160879A
Other languages
English (en)
Inventor
Tsutomu Mitani
力 三谷
Hiroteru Takezawa
弘輝 竹沢
Yukihiro Ishimaru
幸宏 石丸
Takashi Kitae
孝史 北江
Yasuhiro Suzuki
康寛 鈴木
Shinji Shimazaki
新二 島崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000160879A priority Critical patent/JP2001338949A/ja
Publication of JP2001338949A publication Critical patent/JP2001338949A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers

Abstract

(57)【要約】 【課題】 高速応答性と接着強度が格段に向上し、薄型
化及び低コスト化が実現できる電子装置とその製造方法
及び電子部品の実装体を提供する。 【解決手段】 回路基板1の基板電極2上に、突起電極
6を備えたベア半導体チップ5と電子部品41,42,
43,44とを導電性接着剤31,32を介して搭載
し、導電性接着剤31,32を同時に硬化させて電気接
続する。ベア半導体チップと回路基板との間に封止樹脂
が充填される。好ましくは、該封止樹脂が電子部品と回
路基板との間にも充填される。これにより、接続強度と
接続抵抗が優れる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、導電性接着剤を用
いて電子部品とベア半導体装置とを回路基板に電気接続
した電子装置及びその製造方法に関する。また、本発明
は、電子部品の実装体に関する。
【0002】
【従来の技術】昨今の環境問題への認識の高まりから、
エレクトロニクス実装の分野では、はんだ合金中の鉛に
対する規制が実施されようとしており、電子部品の実装
に鉛を用いない接合技術の確立が急務となっている。鉛
フリー実装技術としては、鉛フリーはんだ又は導電性樹
脂の使用が挙げられるが、導電性樹脂は、接合部の柔軟
性、実装温度の低温化、有機溶剤フリー、洗浄レス等の
メリットが期待されるためますます関心が高まってい
る。
【0003】導電性樹脂を用いて電子装置を製造する従
来の一般的な方法は例えば特開平2−87591号公報
に開示されている。その概略を図8を用いて説明する。
【0004】まず、図8(A)に示すように、回路基板
101の所定位置及び回路基板上に形成した基板電極
(図示せず)上に導電性接着剤103を付与する。次い
で、図8(B)に示すように、導電性接着剤103上に
チップ部品(例えば、チップ抵抗、チップコンデンサな
ど)104とベア半導体チップ105とを搭載する。こ
のときベア半導体チップ105は、そのパッド電極の形
成面を上側にして搭載する。次いで、図8(C)に示す
ように、回路基板101を加熱ヒータ108上に載置し
て加熱して導電性接着剤103を硬化させる。次いで、
図8(D)に示すように、ベア半導体チップ105の上
面のパッド電極(図示せず)と回路基板101上の基板
電極(図示せず)とをボンディングワイヤ106にて電
気接続する。そして、図8(E)に示すように、ベア半
導体チップ105とチップ部品104とを覆うように封
止樹脂107をモールディング形成して硬化させて電子
装置が完成する。
【0005】図9は、図8(E)の電子装置において、
チップ部品104の実装状態の詳細を拡大して示した概
略断面図である。図9に示すように、回路基板101の
基板電極102上に導電性接着剤103が積層され、導
電性接着剤103はチップ部品104の部品電極104
aと接続されている。
【0006】このような、いわゆるCOB(chip on bo
ard)実装で製造した電子装置は、QFP(quad flat p
ackage)などの樹脂モールド半導体を用いてハンダ実装
した場合に比べて比較的高密度実装できるため、小型軽
量な電子機器を製造するのに適している。
【0007】
【発明が解決しようとする課題】ところが前記の従来の
COBで製造した電子装置は、以下のような問題を有し
ていた。
【0008】まず、ボンディングワイヤ106でベア半
導体チップ105と回路基板101上の基板電極とを電
気接続しているために、特に高周波動作においてボンデ
ィングワイヤ106がインダクタンス成分となって、円
滑な動作を阻害する要因となる。
【0009】また、ボンディングワイヤ106がベア半
導体チップ105の上面から突出しているために、電子
機器の薄型化を阻害する。
【0010】また、ボンディングワイヤ106は金ワイ
ヤが使用されるため、コスト増加の要因ともなる。
【0011】さらに、電子装置の製造工程において、導
電性接着剤103の硬化工程(図8(C))とベア半導
体チップ105の電気接続工程(図8(D))とは別工
程で実施される。このために製造工程が煩雑で、製造時
間が長くなる。
【0012】また、回路基板101としては従来はセラ
ミックなどが多用されており、その上に焼成タイプの基
板電極が形成され、かかる構成では回路基板と基板電極
との接着強度は実用上申し分のないものであった。しか
しながら、回路基板としてFR−4、ABSなどの樹脂
系回路基板を用いた場合、基板電極は、メッキ等による
アディティブ法、または銅箔貼り付け後エッチング等を
行なうサプトラクティブ法等で形成されるため、回路基
板とその上の基板電極との間の接着強度は、前記セラミ
ック系回路基板の場合と比較すると必然的に劣ってい
る。特に、MIDなどによってABS樹脂系材料を用い
た成形タイプの回路基板においては、成形型と回路基板
との離型性を確保するために、例えば回路基板材料に離
型剤が添加してあったり、あるいは成形型表面に離型剤
が塗布されていたりする。これらは、回路基板と基板電
極との接着強度を更に低下させる原因となっている。従
って、樹脂系回路基板を用いて図8に示した方法で電子
装置を製造すると、チップ部品などの電子装置の接着強
度が低く、電気接続の信頼性に欠けるという問題があっ
た。
【0013】また、図9に示すように、導電性接着剤1
03は基板電極102の領域内に形成されているのみで
ある。従って、導電性接着剤103は、基板電極102
と回路基板101との接着力の向上に関して何ら寄与し
ていない。このため、単に基板電極102上に導電性接
着剤103を形成してチップ部品104などの電子部品
を接続したのみでは、上記のように基板電極102と回
路基板101との接着強度は不十分のままである。
【0014】また、導電性接着剤103で電子部品10
4を接続した実装体は、ハンダを用いた実装体に比べて
接着強度が小さい。
【0015】従って、例えば実装体を落下した場合、あ
るいは振動させた場合、あるいは長期間の使用中におい
て、基板電極102が回路基板101から剥離しやすい
等の実用上の深刻な問題があった。
【0016】本発明は、上記の従来の問題を解決し、高
速応答性と接着強度が格段に向上し、更なる薄型化、お
よび低コスト化が実現できる電子装置とその製造方法、
及び電子部品の実装体を提供することを目的とする。
【0017】
【課題を解決するための手段】本発明は、上記の目的を
達成するために以下の構成とする。
【0018】本発明の第1の電子装置は、回路基板の基
板電極上に電子部品とベア半導体チップとを導電性接着
剤で電気接続してなる電子装置であって、前記ベア半導
体チップはフリップチップ接続されていることを特徴と
する。ベア半導体チップをフリップチップ接続とするこ
とで、半導体チップと回路基板の基板電極との接続配線
長を短縮化でき、またコイル成分によるインダクタンス
の増加が生じない。この結果、高周波特性がすぐれた電
子装置が得られる。また、ボンディングワイヤを使用し
ないため薄型の電子装置が得られる。
【0019】また、本発明の第2の電子装置は、回路基
板の基板電極上に電子部品とベア半導体チップとを導電
性接着剤で電気接続してなる電子装置であって、前記ベ
ア半導体チップと前記回路基板との間に封止樹脂が充填
され、前記電子部品の前記基板電極との電極接続部分は
前記封止樹脂によって被覆されているか、または、前記
電子部品と前記回路基板との間に前記封止樹脂が充填さ
れていることを特徴とする。かかる構成によれば、電子
部品の回路基板への機械的接続強度が補強され、また、
例えば湿度などの特殊環境に対する電気接続信頼性も向
上する。さらに、ベア半導体チップを樹脂封止するのと
同一の工程で電子部品の周辺に樹脂を付与すればよいの
で、製造工程数が増加せず、製造面でも有利である。本
構成は、例えばCPUのベアチップ実装モジュールのよ
うに、CPU周辺にチップコンデンサを配置した電子装
置の場合に特に有用である。
【0020】また、本発明の第3の電子装置は、回路基
板の基板電極上に電子部品とベア半導体チップとを導電
性接着剤で電気接続してなる電子装置であって、前記ベ
ア半導体チップと前記回路基板との間に封止樹脂が充填
され、前記封止樹脂のフィレット部分が前記電子部品に
及んでいることを特徴とする。ベア半導体チップの封止
樹脂のフィレット部分が及ぶように、電子部品をベア半
導体チップの近傍に配置する。これにより、電子部品と
基板電極との電極接続部分は封止樹脂によって被覆さ
れ、また、電子部品と回路基板との間に封止樹脂が充填
される。この結果、電子部品の回路基板への機械的接続
強度が補強され、また、例えば湿度などの特殊環境に対
する電気接続信頼性も向上する。さらに、ベア半導体チ
ップを樹脂封止するのと同一の工程で電子部品を被覆で
きるので、製造工程数が増加せず、製造面でも有利であ
る。本構成は、例えばCPUのベアチップ実装モジュー
ルのように、CPU周辺にチップコンデンサを配置した
電子装置の場合に特に有用である。
【0021】次に、本発明の電子部品の実装体は、回路
基板の基板電極上に電子部品を導電性接着剤で電気接続
してなる電子部品の実装体であって、前記導電性接着剤
が前記基板電極の外周より外にはみ出して前記回路基板
にも接着していることを特徴とする。導電性接着剤が基
板電極からはみ出して回路基板にも接着していることに
より、導電性接着剤が電子部品と回路基板との間の接着
力、および回路基板と基板電極との間の接着力を向上さ
せる。この結果、電子部品と基板電極と回路基板との間
の機械的接続強度が補強され、また、例えば湿度などの
特殊環境に対する電気接続信頼性も向上する。かかる電
子部品の実装構造が上記の第1〜第3の電子装置に適用
されると、電子部品の接続強度と電気接続信頼性が一層
向上した電子装置を提供できるので好ましい。
【0022】また、本発明の電子装置の製造方法は、回
路基板上に第一の基板電極と第二の基板電極とを形成す
る工程と、前記第一の基板電極上に第一の導電性接着剤
を付与する工程と、前記第一の導電性接着剤を介在させ
て電子部品を前記第一の基板電極上に位置合わせして搭
載する工程と、ベア半導体チップのパッド電極に突起電
極を形成し、前記突起電極と前記第二の基板電極との間
に第二の導電性接着剤を介在させて、前記ベア半導体チ
ップを前記第二の基板電極上に位置合わせして搭載する
工程と、前記第一の導電性接着剤と第二の導電性接着剤
とを同時に硬化させる工程と、前記ベア半導体チップと
前記回路基板との間に封止樹脂を充填し硬化させる工程
とを有することを特徴とする。かかる構成によれば、ベ
ア半導体チップ及び電子部品を基板電極に接続する導電
性接着剤を同時に硬化させるので製造時間を短縮化でき
低コスト化を実現できる。本製造方法は、上記第1〜第
3の電子部品の製造に適用することが好ましい。また、
本製造方法において電子部品は上記の本発明の電子部品
の実装体に従って実装することが好ましい。
【0023】
【発明の実施の形態】本発明の第1の電子装置は、回路
基板の基板電極上に電子部品とベア半導体チップとを導
電性接着剤で電気接続してなる電子装置であって、前記
ベア半導体チップはフリップチップ接続されていること
を特徴とする。
【0024】また、本発明の第2の電子装置は、回路基
板の基板電極上に電子部品とベア半導体チップとを導電
性接着剤で電気接続してなる電子装置であって、前記ベ
ア半導体チップと前記回路基板との間に封止樹脂が充填
され、前記電子部品の前記基板電極との電極接続部分は
前記封止樹脂によって被覆されているか、または、前記
電子部品と前記回路基板との間に前記封止樹脂が充填さ
れていることを特徴とする。
【0025】また、本発明の第3の電子装置は、回路基
板の基板電極上に電子部品とベア半導体チップとを導電
性接着剤で電気接続してなる電子装置であって、前記ベ
ア半導体チップと前記回路基板との間に封止樹脂が充填
され、前記封止樹脂のフィレット部分が前記電子部品に
及んでいることを特徴とする。
【0026】上記の第1〜第3の電子装置において、前
記ベア半導体チップは、スタッドバンプボンディング技
術又は異方性導電性接着剤によって前記基板電極とフリ
ップチップ接続することができる。これらの接続方法は
いずれも導電性接着剤を用いて接続するものである。ベ
ア半導体チップをこれらの方法で基板電極と接続すると
ともに、電子部品を導電性接着剤で基板電極に接続すれ
ば、両者の導電性接着剤を同時に硬化させることで製造
時間を短縮化でき、低コスト化が可能になる。なお、フ
リップチップ接続技術には上記以外にもハンダを用いた
いわゆるCCB(controlled collapse bonding)が多
用されているが、この技術は導電性接着剤を用いたベア
半導体チップの接続方法ではなく、本発明には適用でき
ない。
【0027】前記異方性導電性接着剤を用いる場合、ベ
ア半導体チップの搭載時には加圧のみを行い、加熱によ
る接着剤成分の本硬化は電子部品の電気接続のための導
電性接着剤の硬化と同時にすることが好ましい。
【0028】本発明において、電子部品は、ベア半導体
チップ以外の、例えばCSP(chipsize package)、B
GA(ball grid array)等の半導体パッケージの他、
チップ抵抗、チップコンデンサ等のチップ部品をも包含
する。
【0029】次に、本発明の電子部品の実装体は、回路
基板の基板電極上に電子部品を導電性接着剤で電気接続
してなる電子部品の実装体であって、前記導電性接着剤
が前記基板電極の外周より外にはみ出して前記回路基板
にも接着していることを特徴とする。かかる実装体は上
記の上記の第1〜第3の電子装置に適用することができ
る。
【0030】上記の電子部品の実装体において、前記回
路基板を樹脂系材料で構成し、前記基板電極をアディテ
ィブ法又はサブトラクティブ法にて形成することができ
る。
【0031】あるいは、上記の電子部品の実装体におい
て、前記回路基板をMIDで形成し、前記基板電極をメ
ッキ法で形成することもできる。
【0032】また、本発明の電子装置の製造法は、回路
基板上に第一の基板電極と第二の基板電極とを形成する
工程と、前記第一の基板電極上に第一の導電性接着剤を
付与する工程と、前記第一の導電性接着剤を介在させて
電子部品を前記第一の基板電極上に位置合わせして搭載
する工程と、ベア半導体チップのパッド電極に突起電極
を形成し、前記突起電極と前記第二の基板電極との間に
第二の導電性接着剤を介在させて、前記ベア半導体チッ
プを前記第二の基板電極上に位置合わせして搭載する工
程と、前記第一の導電性接着剤と第二の導電性接着剤と
を同時に硬化させる工程と、前記ベア半導体チップと前
記回路基板との間に封止樹脂を充填し硬化させる工程と
を有することを特徴とする。上記第1〜第3の電子部品
はこの製造方法によることが好ましい。
【0033】上記の製造方法において、第二の導電性接
着剤を前記突起電極と前記第二の基板電極との間に介在
させる方法として、以下の2通りの方法を採ることがで
きる。即ち、第1の方法として、ベア半導体チップの突
起電極に第二の導電性接着剤を付与し、その後、ベア半
導体チップを第二の基板電極上に搭載することができ
る。第2の方法として、第二の基板電極上に第二の導電
性接着剤を付与した後、突起電極を形成したベア半導体
チップを第二の基板電極上に搭載してもよい。
【0034】
【実施例】以下、図面を用いて実施例を示すことで本発
明をより具体的に説明する。
【0035】(実施例1)本実施例1の電子装置の製造
方法を図1〜図5を用いて説明する。
【0036】まず、MID(Molded Interconnect Devi
ce:立体成型回路部品)で厚み0.8mmのABS樹脂
製の回路基板1を作成した。この回路基板1上の所定領
域に、まずコア材としての銅を無電解メッキで厚み5μ
m形成し、その上にニッケルを無電解メッキで厚み1μ
m形成し、さらに表面に金を無電解メッキで厚み0.1
μm形成して、基板電極2を形成した。
【0037】そして、図1に示すように、後にベア半導
体チップ5を搭載する基板電極(第二の基板電極)を除
く基板電極(第一の基板電極)2上に第一の導電性接着
剤31を印刷で形成した。印刷用のマスクとして厚み
0.1mmのステンレス製メタル板を用いた。メタル板
の開口面積は基板電極2のサイズより大きく開口したも
のを用いた。この結果、第一の導電性接着剤31は基板
電極2からわずかにはみ出して、基板電極2の周囲の回
路基板1上にも付着した。第一の導電性接着剤31とし
ては、熱硬化性の導電性接着剤としてニホンハンダ
(株)製のNH−41A−2を用いた。
【0038】次に、図2に示すように、チップ抵抗4
1、チップコンデンサ42、CSP(chip size packag
e)43、及び電解コンデンサ44を、チップマウンタ
ーを用いて第一の導電性接着剤31上に位置合わせをし
て搭載した。なお、41aはチップ抵抗41の側壁に形
成された部品電極、42aはチップコンデンサ42の側
壁に形成された部品電極である。
【0039】次に、ベア半導体チップ5のパッド電極
(図示せず)上にバンプ6を周知の方法で形成し、第二
の導電性接着剤32をバンプ6の表面に転写して付与
し、図3に示すように、チップマウンターを用いて所定
の基板電極(第二の基板電極)2上に位置合わせして搭
載した。第二の導電性接着剤32としては、熱可塑性の
導電性接着剤として(株)ナミックス製のH9806を
用いた。
【0040】続いて、上記のように電子部品41〜44
及びベア半導体チップ5を搭載した回路基板1を、図4
に示すように熱風循環炉8の中を通過させ、第一の導電
性接着剤31と第二の導電性接着剤32とを硬化させ
た。本実施例では炉中の雰囲気温度は150℃に設定
し、炉の通過時間を30分とした。
【0041】最後に、図5(A)に示すように、ベア半
導体チップ5と回路基板1との間に封止樹脂7を充填し
硬化させて、実施例1の電子装置を得た。封止樹脂7と
しては、(株)ナミックス製のチップコート8422を
用いた。
【0042】図5(B)は、図5(A)の5B部分の拡
大断面図である。図5(B)に示すように、第1の導電
性接着剤31は基板電極2をはみ出して回路基板1とも
接着している。
【0043】(実施例2)本実施例の電子装置は、封止
樹脂7を全面に塗布する点を除いて実施例1と同様であ
る。即ち、実施例1の図1〜図4で説明したのと全く同
様にして導電性接着剤31,32を硬化させたのち、回
路基板1の全面に封止樹脂7を塗布し硬化させて、図6
に示すような、実施例2の電子装置を得た。封止樹脂7
は実施例1で用いたのと同一である。
【0044】本実施例では、封止樹脂7は、図6に示す
ように、チップ抵抗41、チップコンデンサ42、及び
ベア半導体チップ5を完全に埋設する一方で、比較的高
いCSP43、及び電解コンデンサ44については、そ
の上部が突出する程度の厚さに塗布した。しかしなが
ら、少なくとも基板電極2、導電性接着剤31,32、
及びバンプ6からなる電気接続部分が封止樹脂7で被覆
されていれば十分であり、更に、少なくとも、回路基板
1と、チップ抵抗41、チップコンデンサ42、CSP
43、電解コンデンサ44等の電子部品及びベア半導体
チップ5との間に封止樹脂7が充填されていることが好
ましい。また、封止樹脂7が、電子部品41〜44及び
ベア半導体チップ5を完全に封止する程度に厚くモール
ドしてもよい。
【0045】(実施例3)本実施例3の電子装置の製造
方法を図7を用いて説明する。
【0046】まず、実施例1と同様にして、回路基板1
上の所定領域に基板電極2を形成した。そして、図7
(A)に示すように、後にベア半導体チップ5を搭載す
る基板電極(第二の基板電極)を除く基板電極(第一の
基板電極)2上に第一の導電性接着剤31を印刷で形成
した。使用した第一の導電性接着剤31とその印刷方法
は実施例1と同様である。次に、図7(B)に示すよう
に、チップ抵抗41をチップマウンターを用いて第一の
導電性接着剤31上に位置合わせをして搭載した。次
に、実施例一と同様にベア半導体チップ5の片面に形成
したバンプ6の表面に第二の導電性接着剤32を転写し
て付与し、図7(C)に示すように、チップマウンター
を用いて所定の基板電極(第二の基板電極)2上に位置
合わせして搭載した。使用した第二の導電性接着剤32
は実施例1と同じである。続いて、上記のようにチップ
抵抗41及びベア半導体チップ5を搭載した回路基板1
を、実施例1と同様に熱風ベルト炉の中を通過させ、第
一の導電性接着剤31と第二の導電性接着剤32とを硬
化させた。加熱条件は実施例1と同一である。最後に、
図7(D)に示すように、ベア半導体チップ5と回路基
板1との間に封止樹脂7を充填し硬化させて、実施例3
の電子装置を得た。使用した封止樹脂7は実施例1と同
じである。
【0047】図7(D)に示すように、本実施例では封
止樹脂7がベア半導体チップ5を封止している点で実施
例1と同じであるが、その隣りに配置されたチップ抵抗
41も封止樹脂7のフィレット部分7aによって封止さ
れている点で実施例1と相違している。
【0048】(評価)上記の実施例1〜3の電子装置、
及び比較例として図8,9に示した従来の電子部品につ
いて以下の項目の試験を行なった。
【0049】1.チップ抵抗のせん断強度 チップ抵抗に対して回路基板の表面と平行方向のせん断
荷重を付与し、チップ抵抗が剥離した時のせん断試験機
のロードセルの指示値をせん断強度とした。測定は、初
期状態(初期値)と、電子装置を温度85℃、相対湿度
85%の高温高湿雰囲気に1000時間放置後(信頼性
試験後)とに行なった。
【0050】2.接続抵抗 0Ωのチップ抵抗を用いて、電極基板とチップ抵抗との
間の接続抵抗を求めた。測定は、上記のせん断強度試験
と同様に、初期状態(初期値)と、電子装置を温度85
℃、相対湿度85%の高温高湿雰囲気に1000時間放
置後(信頼性試験後)とに行なった。
【0051】3.剥離状態 上記のせん断試験による剥離後に、チップ抵抗がどの界
面で剥離したかを観察した。
【0052】結果を表1に示す。
【0053】
【表1】
【0054】表1に示すように本発明の電子装置は従来
の電子装置と比較して、せん断強度及び接続抵抗が、初
期値及び信頼性試験後ともに優れている。
【0055】なお、実施例2のせん断強度試験は、チッ
プ抵抗が封止樹脂に埋め込まれた構造のため、測定する
ことができない。従って、上記表1中の測定結果は、参
考実験として、チップ抵抗全体を封止樹脂で被覆せず、
チップ抵抗と回路基板との間隙に封止樹脂を充填したも
のを別途作成して測定したものである。このため、実施
例2で実際に得られた電子装置におけるチップ抵抗のせ
ん断強度は、表1の実施例2のせん断強度結果を上回る
ものと推測される。
【0056】また、電子装置1個あたりの製造時間は、
実施例1が22分、実施例が24分、実施例3が21分
であり、一方、同一の回路基板と電子部品とベア半導体
チップとを用いた比較例が37分であり、本発明の電子
装置は製造時間が短縮されている。
【0057】以上に記した実施例では第一の導電性接着
剤と第二の導電性接着剤とを異なる材料を用いたが、同
じものを用いてもかまわない。
【0058】
【発明の効果】以上記したように本発明の電子装置は高
周波特性に優れ、薄型化が可能である。また、電子部品
の回路基板への機械的接続強度と電気接続信頼性に優れ
る。また、本発明の電子装置の製造方法は、製造時間を
短縮でき、低コスト化が実現できる。
【図面の簡単な説明】
【図1】 図1は、本発明の実施例1に係わる電子装置
の一製造工程を示した概略断面図である。
【図2】 図2は、本発明の実施例1に係わる電子装置
の一製造工程を示した概略断面図である。
【図3】 図3は、本発明の実施例1に係わる電子装置
の一製造工程を示した概略断面図である。
【図4】 図4は、本発明の実施例1に係わる電子装置
の一製造工程を示した概略断面図である。
【図5】 図5(A)は本発明の実施例1に係わる電子
装置の概略断面図、図5(B)は図5(A)の5B部分
の拡大断面図である。
【図6】 図6は、本発明の実施例2に係わる電子装置
の概略断面図である。
【図7】 図7は、本発明の実施例3に係わる電子装置
の製造方法を工程順に示した概略断面図である。
【図8】 図8は、従来の電子装置の製造方法を工程順
に示した概略断面図である。
【図9】 図9は、従来の電子部品の実装体の詳細を模
式的に示した断面図である。
【符号の説明】
1 回路基板 2 基板電極 31 第一の導電性接着剤 32 第二の導電性接着剤 41 チップ抵抗 42 チップコンデンサ 43 CSP 44 電解コンデンサ 5 ベア半導体チップ 6 バンプ 7 封止樹脂 8 熱風循環炉
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/18 H01L 25/04 Z 3/32 (72)発明者 石丸 幸宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 北江 孝史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 鈴木 康寛 横浜市港北区綱島東四丁目3番1号 松下 通信工業株式会社内 (72)発明者 島崎 新二 横浜市港北区綱島東四丁目3番1号 松下 通信工業株式会社内 Fターム(参考) 4M109 AA01 BA03 CA05 DA03 DA04 5E319 AA03 AA07 AB05 BB11 5E336 AA04 BB01 CC34 CC58 EE08 GG16 5F044 KK01 LL07 LL09 RR18 RR19 5F061 AA01 BA03 CA05

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 回路基板の基板電極上に電子部品とベア
    半導体チップとを導電性接着剤で電気接続してなる電子
    装置であって、前記ベア半導体チップはフリップチップ
    接続されていることを特徴とする電子装置。
  2. 【請求項2】 回路基板の基板電極上に電子部品とベア
    半導体チップとを導電性接着剤で電気接続してなる電子
    装置であって、前記ベア半導体チップと前記回路基板と
    の間に封止樹脂が充填され、前記電子部品の前記基板電
    極との電極接続部分は前記封止樹脂によって被覆されて
    いるか、または、前記電子部品と前記回路基板との間に
    前記封止樹脂が充填されていることを特徴とする電子装
    置。
  3. 【請求項3】 回路基板の基板電極上に電子部品とベア
    半導体チップとを導電性接着剤で電気接続してなる電子
    装置であって、前記ベア半導体チップと前記回路基板と
    の間に封止樹脂が充填され、前記封止樹脂のフィレット
    部分が前記電子部品に及んでいることを特徴とする電子
    装置。
  4. 【請求項4】 前記ベア半導体チップは、スタッドバン
    プボンディング技術又は異方性導電性接着剤によって前
    記基板電極とフリップチップ接続されている請求項1〜
    3のいずれかに記載の電子装置。
  5. 【請求項5】 前記電子部品は半導体パッケージを含む
    請求項1〜3のいずれかに記載の電子装置。
  6. 【請求項6】 前記導電性接着剤が前記基板電極の外周
    より外にはみ出して前記回路基板にも接着している請求
    項1〜3のいずれかに記載の電子装置。
  7. 【請求項7】 回路基板の基板電極上に電子部品を導電
    性接着剤で電気接続してなる電子部品の実装体であっ
    て、前記導電性接着剤が前記基板電極の外周より外には
    み出して前記回路基板にも接着していることを特徴とす
    る電子部品の実装体。
  8. 【請求項8】 前記回路基板は樹脂系材料からなり、前
    記基板電極はアディティブ法又はサブトラクティブ法に
    て形成された請求項7に記載の電子部品の実装体。
  9. 【請求項9】 前記回路基板はMIDで形成され、前記
    基板電極はメッキ法で形成された請求項7に記載の電子
    部品の実装体。
  10. 【請求項10】 回路基板上に第一の基板電極と第二の
    基板電極とを形成する工程と、 前記第一の基板電極上に第一の導電性接着剤を付与する
    工程と、 前記第一の導電性接着剤を介在させて電子部品を前記第
    一の基板電極上に位置合わせして搭載する工程と、 ベア半導体チップのパッド電極に突起電極を形成し、前
    記突起電極と前記第二の基板電極との間に第二の導電性
    接着剤を介在させて、前記ベア半導体チップを前記第二
    の基板電極上に位置合わせして搭載する工程と、 前記第一の導電性接着剤と第二の導電性接着剤とを同時
    に硬化させる工程と、 前記ベア半導体チップと前記回路基板との間に封止樹脂
    を充填し硬化させる工程とを有することを特徴とする電
    子装置の製造方法。
  11. 【請求項11】 前記ベア半導体チップの前記突起電極
    に前記第二の導電性接着剤を付与した後、前記ベア半導
    体チップを前記第二の基板電極上に搭載する請求項10
    に記載の電子装置の製造方法。
  12. 【請求項12】 前記第二の基板電極上に前記第二の導
    電性接着剤を付与した後、前記突起電極を形成した前記
    ベア半導体チップを前記第二の基板電極上に搭載する請
    求項10に記載の電子装置の製造方法。
JP2000160879A 2000-05-30 2000-05-30 電子装置、電子部品の実装体、および電子装置の製造方法 Pending JP2001338949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000160879A JP2001338949A (ja) 2000-05-30 2000-05-30 電子装置、電子部品の実装体、および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000160879A JP2001338949A (ja) 2000-05-30 2000-05-30 電子装置、電子部品の実装体、および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001338949A true JP2001338949A (ja) 2001-12-07

Family

ID=18665003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000160879A Pending JP2001338949A (ja) 2000-05-30 2000-05-30 電子装置、電子部品の実装体、および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001338949A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109790A (ja) * 2005-10-12 2007-04-26 Nec Corp フリップチップ型半導体装置
JP2011003818A (ja) * 2009-06-22 2011-01-06 Denso Corp モールドパッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109790A (ja) * 2005-10-12 2007-04-26 Nec Corp フリップチップ型半導体装置
JP2011003818A (ja) * 2009-06-22 2011-01-06 Denso Corp モールドパッケージ

Similar Documents

Publication Publication Date Title
US6262477B1 (en) Ball grid array electronic package
JP2003068931A (ja) 半導体パッケージ及びその製造方法
US6486551B1 (en) Wired board and method of producing the same
JP4228677B2 (ja) 回路基板
US5360942A (en) Multi-chip electronic package module utilizing an adhesive sheet
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
WO1999056509A9 (en) Flip chip devices with flexible conductive adhesive
JP3475569B2 (ja) パッケージ及びその製造方法
JP2001338949A (ja) 電子装置、電子部品の実装体、および電子装置の製造方法
JPS60208886A (ja) 電子部品の製造方法
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP3508478B2 (ja) 半導体装置の製造方法
JP2000068321A (ja) 半導体装置およびその製造方法
JPH10503059A (ja) アルミニウム接続面を有する電子部品を基板に接続する方法およびこの方法によって製造された電子回路
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP2004200665A (ja) 半導体装置およびその製造方法
KR100480834B1 (ko) 레이저 마킹용 영구 테이프구조
JPH1074859A (ja) Qfn半導体パッケージ
JPS60120588A (ja) 印刷配線板
JP2676107B2 (ja) 電子部品搭載用基板
JP2009135279A (ja) セラミックチップ部品
KR0131392B1 (ko) 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조
JPH04164359A (ja) 混成集積回路装置
JP2001110847A (ja) 電子部品の保持治具、保持方法および電子部品の製造方法