JP2001110847A - 電子部品の保持治具、保持方法および電子部品の製造方法 - Google Patents

電子部品の保持治具、保持方法および電子部品の製造方法

Info

Publication number
JP2001110847A
JP2001110847A JP29157699A JP29157699A JP2001110847A JP 2001110847 A JP2001110847 A JP 2001110847A JP 29157699 A JP29157699 A JP 29157699A JP 29157699 A JP29157699 A JP 29157699A JP 2001110847 A JP2001110847 A JP 2001110847A
Authority
JP
Japan
Prior art keywords
electronic component
elastic material
holding jig
substrate
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29157699A
Other languages
English (en)
Other versions
JP3508649B2 (ja
Inventor
Akio Katsube
彰夫 勝部
Hideo Nakakoshi
英雄 中越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP29157699A priority Critical patent/JP3508649B2/ja
Priority to DE2000150601 priority patent/DE10050601B4/de
Priority to KR10-2000-0059987A priority patent/KR100367056B1/ko
Priority to DE2000166482 priority patent/DE10066482B3/de
Priority to US09/689,774 priority patent/US7624492B1/en
Publication of JP2001110847A publication Critical patent/JP2001110847A/ja
Application granted granted Critical
Publication of JP3508649B2 publication Critical patent/JP3508649B2/ja
Priority to US12/574,537 priority patent/US8726494B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 生産性および電子部品の信頼性を高め、製造
コストを削減できるようにした、電子部品の保持治具、
保持方法および電子部品の製造方法を提供する。 【解決手段】 少なくとも表面部が粘着性と導電性を示
す弾性材２をプレート１の上部に設けて、弾性材２の表
面に電子部品の構成部品である基板３を粘着保持させ、
基板３の所定位置に半導体チップなどの素子４をマウン
トする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
等の電子部品を製造する際に、電子部品を保持する保持
治具、保持方法およびそれによる電子部品の製造方法に
関するものである。
【０００２】
【従来の技術】一般に、電子部品の製造工程における電
子部品またはその構成部品の取扱方法には、複数個の部
品が一体となった状態で扱う方法と、各部品が分離され
た状態で扱う方法とがある。後者の方法によって電子部
品を製造する場合、従来、個々の部品を一括して扱うた
めに、例えば図７に示すような、電子部品やその構成部
品を保持する保持治具が用いられていた。図７において
１１は金属性トレーであり、複数の部品を配置するため
のキャビテイ１２をプレス成形などによって予め形成し
ている。このような保持治具を用いて、半導体チップ等
をワイヤーボンドするような場合、トレー１１に基板を
配置し、各基板上に半導体チップをダイボンドし、さら
にワイヤボンドすることになるが、これらの工程で基板
３をトレー１１に固定しておく必要があるため、トレー
１１の上面に、基板の配置位置に対応して設けた孔１４
および個々の基板を固定するための押さえ爪１５を形成
した押さえ治具１３を被せるようにしていた。
【０００３】
【発明が解決しようとする課題】ところが、トレーに形
成した凹形状のキャビテイ内に基板を配置する場合、基
板の出し入れの容易性や寸法交差を考慮すれば、キャビ
テイと基板との間にクリアランスが必要となる。そのた
め、キャビテイ内部における基板の位置にバラツキが生
じ、しかもトレーを工程間で移動させる際に基板が変位
するため、キャビテイ内部における基板の座標位置が工
程ごとに異なってしまう。その結果、各工程における自
動化に際して位置認識のエラーが生じやすく、エラー修
正などのための新たな工程が必要となる。
【０００４】また、図７に示したような押さえ爪１５に
よって基板を押さえる場合には、基板に押さえ代（し
ろ）が必要となる。そのため、押さえ代分の余分なスペ
ースが必要となって、電子部品の小型化が困難となる。
特に、押さえ爪を必要以上に小型化すると基板を確実に
押さえることができなくなるため、基板サイズが小型に
なるほど、基板サイズに対する押さえ代の占める面積比
が高くなって小型化が阻まれる。
【０００５】さらに、上記キャビテイは基板のサイズと
複数の基板の配置パターンなどによって定められるた
め、一品種の電子部品に対して専用のトレーが必要とな
り、汎用性に欠けている。そのためトレー作成のための
加工費・材料費および金型費などのコストが非常に嵩む
ことになる。
【０００６】そこで、本願出願人は特公平７−９３２４
７号にて、上述の各種問題を解消することのできる、小
型部品の保持治具およびその保持方法について出願して
いる。
【０００７】上記保持治具は、少なくとも表面部が粘着
性を有するゴム弾性材を用い、その表面に小型部品を密
着保持するようにしたものである。
【０００８】このような保持治具および保持方法によれ
ば、部品の位置固定能力、汎用性および小型化への対応
が可能であるなどの優れた効果を奏する。
【０００９】しかし、一般的なゴム材料の特性として、
体積抵抗率が極めて高く、絶縁性を示すため、電子部品
またはその構成部品の着脱、搬送および製造工程におい
て静電気が発生し易く、静電気が帯電し易いという性質
がある。そのため、次のような問題が懸念される。
【００１０】静電耐圧が低い電子部品にそのまま適用
すると、製造中に電子部品が静電破壊されるおそれがあ
る。
【００１１】小型、薄型、軽量の電子部品またはその
構成部品を扱う場合に、上記静電気によって吸着力また
は反発力が生じると、保持不良が生じやすく、電子部品
の破損や紛失および保持治具の破損を招くおそれがあ
る。
【００１２】上記またはに該当しない電子部品に
適用する場合でも、保持治具の使用前または使用中に静
電気を除去しなければ、電子部品に静電気によるダメー
ジを与えるおそれがある。そのため静電気除去のための
専用設備を設ける必要が生じる。
【００１３】この発明の目的は、上述した問題点を解消
して、生産性および電子部品の信頼性を高め、製造コス
トを削減できるようにした、電子部品の保持治具、保持
方法および電子部品の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】この発明は、少なくとも
表面部が粘着性と導電性を有する弾性材を備え、該弾性
材表面の粘着力により電子部品または電子部品の構成部
品を保持する。これにより、弾性材による静電気の発生
を防止し、他からの静電気を速やかに放出するので、電
子部品またはその構成部品に対する高電圧の印加または
放電時の通電が生じない。
【００１５】また、この発明は、前記弾性材に導電性材
料を添加して弾性材の表面部に導電性をもたせる。これ
により、弾性材全体に一定の導電性をもたせて、極微小
なチップ状の部品であっても、弾性材との電気的導通を
確保する。
【００１６】また、この発明は、前記弾性材の表面に導
電性材料による配線を施して前記弾性材の表面部に導電
性をもたせる。これにより、弾性材表面に対する導電性
の付与を容易とする。
【００１７】また、この発明は、前記弾性材の表面に露
出する導電性材料による配線を前記弾性材の内部に施し
て前記弾性材の表面部に導電性をもたせる。これによ
り、導電率をより高め、電流経路長の短縮化を図る。
【００１８】また、この発明は、少なくとも表面部が粘
着性と導電性を示す弾性材を有する保持治具の表面に、
該表面の粘着力により基板を保持した状態で、その基板
上に素子を取り付けて電気的接続する。これにより、素
子を静電破壊させることなく、基板上に取り付ける。
【００１９】
【発明の実施の形態】第１の実施形態に係る電子部品の
保持治具を図１を参照して説明する。図１は、製造すべ
き電子部品またはその構成部品を保持する保持治具の斜
視図である。図１において、１は金属製の硬質のプレー
ト、２はプレート１の上面に積層した弾性材である。こ
の弾性材としては、ＪＩＳ Ｋ ６２５３「加硫ゴムの
硬さ試験方法」に規定されているタイプＡデュロメータ
硬さ試験で、ゴム硬度が３０度以上であることが望まし
い。なお、弾性材２の厚みによっては、下地であるプレ
ート１の影響を受けるが、実質上のゴム硬度を３０度以
上とする。例えば、シリコーン系樹脂を主材料とする高
耐熱性のゴムを用いる。
【００２０】図１において弾性材２は、主材料であるシ
リコン系樹脂にカーボン粉体などの導電性粒子を添加
し、分散させることによって、全体に導電性をもたせた
ものである。
【００２１】弾性材２にシリコーンゴムのような弾性率
の低いゴム材料を用いた場合、反発弾性が低くなると同
時に粘性を備える。この粘性によって、弾性材表面に基
板３を粘着させる。例えば軟質シリコーンゴムの場合、
１〜１０ｇ／ｍｍ2 程度の粘着力を示す。この粘着力は
上記導電性粒子の粒径および分散濃度によって変化する
ので、粘着力と導電率がそれぞれ所定範囲内に入るよう
に弾性材の製造条件を定める。
【００２２】このように弾性材に導電性を持たせたこと
により、弾性材の表面に保持されている電子部品やその
構成部品が静電破壊されることがなく、静電気による吸
着または反発が生じることもなく、静電気を除去するた
めの工程や設備が不要となる。
【００２３】次に、第２の実施形態に係る保持治具の構
成を図２を参照して説明する。図２において、１は金属
製の硬質のプレート、２はプレート１の上面に積層した
弾性材である。この弾性材２の表面に、導電体膜９によ
るパターンを形成するとともに、その端部をプレート１
に導通させている。この導電体膜９は、弾性材表面に複
数の電子部品またはそれらの構成部品が保持される状態
で、各部品が導電体膜の一部に接して電気的に導通する
ようにパターン化している。この例では、格子状とし
て、縦横のピッチを保持すべき部品の幅より狭くしてい
る。このようなパターンは格子状に限らず、例えば同心
円状のパターンと放射状のパターンを組み合わせたり、
任意である。但し、弾性材２の周囲（端面）からプレー
ト１などの外部への通電経路が複数となるように配置す
ることによって面積抵抗を小さくし、また配線の一部が
断線しても、他の経路によって導通が確保されるように
したパターンが望ましい。
【００２４】上記導電体膜は、導電性材料を添加した樹
脂材料（導電性ペースト）を印刷する方法、メッキによ
り成膜する方法、真空蒸着やスパッタリングなどのドラ
イプロセスにより成膜する方法、さらには金属線や金属
箔を張り付ける方法等により形成する。
【００２５】次に、第３の実施形態に係る保持治具の構
成を図３を参照して説明する。図３において、１は金属
製の硬質のプレート、２はプレート１の上面に積層した
弾性材である。この例では、弾性材２の内部に導電体１
０による配線を施して、その上部を弾性材２の表面に露
出させ、下部をプレート１に導通させている。この導電
体１０による配線は、弾性材２の成型時に同時に成型す
る方法や、弾性材２を成型した後に導電体１０を埋め込
む方法などにより配置する。
【００２６】次に、電子部品の保持方法および電子部品
の製造方法を図４〜図６を参照して説明する。図４は基
板を保持する保持治具の構成を示す斜視図であり、図５
は基板上に素子をダイボンドおよびワイヤボンドにより
取り付ける電子部品の製造手順を示している。
【００２７】図４において１は金属製の硬質のプレー
ト、２はプレート１の上面に積層した弾性材である。こ
の弾性材は、第２の実施形態で示した構造により導電性
を備えている。後述するように、基板マウント工程で、
弾性材２の表面に、それぞれ電子部品の構成部品である
複数の基板３を配置する。基板３としては、例えばガラ
スエポキシ系等の樹脂基板、アルミナ等のセラミック基
板またはそれらを積層したものなど任意の基板を用いる
ことができる。また、基板３の所定位置に予め受動素子
などの任意の電子部品を搭載しておいてもよい。
【００２８】図５の（ａ）に示すように、基板マウント
工程では、マウンタを用いて弾性材２の表面の所定位置
に複数の基板３を配置する。このマウンタは、基板など
のワークを所定位置で吸着し、移動させ、必要に応じて
回転させ、所定位置に載置する機能を備えた汎用のマシ
ンである。図中５はマウンタの真空吸着用のノズルを示
している。すなわちマウンタは、複数の基板を収納した
カートリッジから基板を１枚ずつ真空吸着し、その基板
を弾性材２の所定位置に載置する作業を繰り返し行う。
これにより図４に示したように、弾性材２の表面に複数
の基板３を配置する。弾性材２の表面は粘着性を有して
いるため、マウンタが弾性材２の表面に基板を順次載置
するだけで、複数の基板を固定配置することができる。
【００２９】続くダイボンド工程では、図５の（ｂ）に
示すように、基板３の上に半導体チップなどの素子４を
ダイボンドする。図中の１７は、素子４を所定位置から
ピックアップして基板上に載置するためのマウンタのノ
ズルである。このダイボンド工程には、素子４を基板３
の所定位置に接着する接着剤を硬化させるための加熱工
程を含む。
【００３０】続くワイヤボンド工程では、（ｃ）に示す
ように、素子４の上面に露出しているボンディングパッ
ドと基板３上に形成している電極との間をボンディング
ワイヤ５で接続する。図中の１８はワイヤボンダーのキ
ャピラリイを示している。
【００３１】素子４は、例えば半導体素子、圧電素子、
誘電体素子、またはガラス素子などであり、基板上に取
り付けて電気的に接続する素子であれば任意の素子に適
用できる。
【００３２】さらにワイヤボンディングの方法も、例え
ばボールボンディング法やウェッジボンディング法等の
各種ワイヤボンディング法が適用できる。これらのワイ
ヤボンディング工程には、ワイヤーの接合部に対して超
音波を印加する工程を含む。
【００３３】図６は、基板上に素子をバンプ接続により
取り付ける電子部品の製造方法の手順を示している。ま
ず、基板マウント工程では、図６の（ａ）に示すよう
に、マウンタを用いて弾性材２の表面の所定位置に複数
の基板３を配置する。図中４はマウンタの真空吸着用の
ノズルを示している。
【００３４】続いて（ｂ）に示すように、予めバンプ６
を設けた素子４を基板３上の所定位置にバンプ接合す
る。すなわちフリップチップボンディングする。図中の
１９は素子４を位置決めするとともに、超音波を印加す
るコレットである。
【００３５】バンプ電極の種類としては、Ａｕバンプ、
半田バンプ、または樹脂バンプなど任意のものを用いる
ことができる。
【００３６】上記製造工程としては、ダイボンドやワイ
ヤボンド以外に、半導体チップにバンプを取り付ける工
程や、電子部品にキヤップを接着するなどの実装工程に
適用することもできる。また半製品または完成品の特性
測定工程やトリミングなどの調整工程、さらには単なる
保存工程や運搬工程などの種々の工程に適用できる。
【００３７】以上に示したように、基板３を弾性材２表
面の粘着力により保持するようにしたため、基板３の位
置バラツキや工程間における移動が防止され、特に基板
マウント工程においてマウンタを利用することにより、
その整列性（ピッチ間隔や回転位置等の安定性）が良好
となり、各工程の自動化における認識エラーが抑制され
る。しかも、弾性材２は導電性を有するため、弾性材２
および基板３が静電気によって帯電したり、基板上に取
り付ける素子に静電気の放電電流が流れたりしない。
【００３８】また基板３を押さえ爪などによって押さえ
るための押さえ代を必要としないため、無駄なスペース
がなくなり、電子部品の小型化が容易となる。
【００３９】また基板３のサイズや配置パターンが異な
っても、共通の保持治具を用いることができるため、製
造コストが削減できる。
【００４０】なお、実施形態では、弾性材２の下面に硬
質のプレート１を配置したが、このプレートは必ずしも
設ける必要はない。
【００４１】
【発明の効果】請求項１，５に記載の発明によれば、弾
性材による静電気の発生がなく、他からの静電気を速や
かに放出するので、電子部品またはその構成部品に対す
る高電圧の印加または放電時の通電が生じない。そのた
め、生産性および電子部品の信頼性が高まり、製造コス
トも削減できる。
【００４２】請求項２に記載の発明によれば、極微小な
チップ状の部品であっても、弾性材との電気的導通を確
保することができる。
【００４３】請求項３に記載の発明によれば、弾性材表
面に対する導電性の付与が容易となる。
【００４４】請求項４に記載の発明によれば、弾性材の
導電率が高まり、電流経路長も短縮化されるため、静電
気に対する信頼性がより高まる。
【００４５】請求項６に記載の発明によれば、素子を静
電破壊させることなく、基板上に取り付けることがで
き、信頼性の高い電子部品を製造することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電子部品の製造方法で用
いる保持治具の構成を示す斜視図
【図２】第２の実施形態に係る電子部品の製造方法で用
いる保持治具の構成を示す斜視図
【図３】第３の実施形態に係る電子部品の製造方法で用
いる保持治具の構成を示す斜視図
【図４】電子部品の保持方法を示す図
【図５】電子部品の製造方法における各工程の状態を示
す図
【図６】他の電子部品の製造方法における各工程の状態
を示す図
【図７】従来の電子部品の製造方法で用いる保持治具の
構成を示す斜視図
【符号の説明】
１−プレート ２−弾性材 ３−基板 ４−素子 ５−ワイヤー ６−バンプ ９−導電体膜 １０−導電体 １１−トレー １２−キャビテイ １３−押さえ治具 １４−孔 １５−押さえ爪 １６，１７−ノズル １８−キャピラリー １９−コレット

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも表面部が粘着性と導電性を有
    する弾性材を備え、該弾性材表面の粘着力により電子部
    品または電子部品の構成部品を保持する保持治具。
  2. 【請求項２】 前記弾性材に導電性材料を添加して前記
    導電性をもたせた請求項１に記載の保持治具。
  3. 【請求項３】 前記弾性材の表面に導電性材料による配
    線を施して前記導電性をもたせた請求項１に記載の保持
    治具。
  4. 【請求項４】 前記弾性材の表面に露出する導電性材料
    による配線を前記弾性材の内部に施して前記導電性をも
    たせた請求項１に記載の保持治具。
  5. 【請求項５】 少なくとも表面部が粘着性と導電性を示
    す弾性材を有する保持治具を用い、前記弾性材の表面
    に、該表面の粘着力により電子部品または電子部品の構
    成部品を保持する保持治具の保持方法。
  6. 【請求項６】 基板上に素子を取り付けて電気的接続す
    る取付工程を含む電子部品の製造方法であって、 少なくとも表面部が粘着性と導電性を示す弾性材を有す
    る保持治具を用い、前記弾性材の表面に、該表面の粘着
    力により前記基板を保持した状態で前記取付工程を実行
    する電子部品の製造方法。
JP29157699A 1999-10-13 1999-10-13 電子部品の保持治具、保持方法および電子部品の製造方法 Expired - Lifetime JP3508649B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP29157699A JP3508649B2 (ja) 1999-10-13 1999-10-13 電子部品の保持治具、保持方法および電子部品の製造方法
DE2000150601 DE10050601B4 (de) 1999-10-13 2000-10-12 Haltevorrichtung für elektronische Bauteile und Halteverfahren für solche Bauteile
KR10-2000-0059987A KR100367056B1 (ko) 1999-10-13 2000-10-12 전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법
DE2000166482 DE10066482B3 (de) 1999-10-13 2000-10-12 Verfahren zum Herstellen von elektronischen Bauteilen
US09/689,774 US7624492B1 (en) 1999-10-13 2000-10-13 Method for manufacturing electronic parts
US12/574,537 US8726494B2 (en) 1999-10-13 2009-10-06 Holding jig for electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29157699A JP3508649B2 (ja) 1999-10-13 1999-10-13 電子部品の保持治具、保持方法および電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2001110847A true JP2001110847A (ja) 2001-04-20
JP3508649B2 JP3508649B2 (ja) 2004-03-22

Family

ID=17770721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29157699A Expired - Lifetime JP3508649B2 (ja) 1999-10-13 1999-10-13 電子部品の保持治具、保持方法および電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3508649B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165434A (ja) * 2005-12-12 2007-06-28 Shin Etsu Polymer Co Ltd 保持治具の製造方法
JP2007180383A (ja) * 2005-12-28 2007-07-12 Shin Etsu Polymer Co Ltd 保持治具及び導電性ペースト塗着装置
JP2010195413A (ja) * 2009-02-24 2010-09-09 Shin Etsu Polymer Co Ltd 保持トレー、印刷治具、及び印刷方法
WO2023008086A1 (ja) * 2021-07-29 2023-02-02 信越ポリマー株式会社 粘着性保持治具の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165434A (ja) * 2005-12-12 2007-06-28 Shin Etsu Polymer Co Ltd 保持治具の製造方法
JP4516008B2 (ja) * 2005-12-12 2010-08-04 信越ポリマー株式会社 保持治具の製造方法
JP2007180383A (ja) * 2005-12-28 2007-07-12 Shin Etsu Polymer Co Ltd 保持治具及び導電性ペースト塗着装置
JP4516015B2 (ja) * 2005-12-28 2010-08-04 信越ポリマー株式会社 保持治具及び導電性ペースト塗着装置
JP2010195413A (ja) * 2009-02-24 2010-09-09 Shin Etsu Polymer Co Ltd 保持トレー、印刷治具、及び印刷方法
WO2023008086A1 (ja) * 2021-07-29 2023-02-02 信越ポリマー株式会社 粘着性保持治具の製造方法

Also Published As

Publication number Publication date
JP3508649B2 (ja) 2004-03-22

Similar Documents

Publication Publication Date Title
JP4135565B2 (ja) 電子回路装置およびその製造方法
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP2002280480A (ja) 回路装置の製造方法
US20050189658A1 (en) Semiconductor device assembly process
US8940629B2 (en) Ball grid array semiconductor package and method of manufacturing the same
US8726494B2 (en) Holding jig for electronic parts
US9355982B2 (en) Semiconductor structure and manufacturing method thereof
JPH07321244A (ja) 電子部品および電子部品の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP3508649B2 (ja) 電子部品の保持治具、保持方法および電子部品の製造方法
JP2001110979A (ja) 半導体装置およびその製造方法
JP3538705B2 (ja) 電子部品の製造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP2004200665A (ja) 半導体装置およびその製造方法
JP2005311043A (ja) 半導体装置とこの検査方法および検査装置
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP2004288815A (ja) 半導体装置及びその製造方法
JP3649064B2 (ja) 半導体装置の製造方法
JP2003046055A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JPH1116939A (ja) 半導体装置及びその製造方法
JP3600132B2 (ja) 回路装置の製造方法
JP2001308230A (ja) 半導体装置
JP2001160565A (ja) 半導体装置の製造方法
JPH10116930A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

R150 Certificate of patent or registration of utility model

Ref document number: 3508649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 10

EXPY Cancellation because of completion of term