JP3538705B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP3538705B2 JP3538705B2 JP29157599A JP29157599A JP3538705B2 JP 3538705 B2 JP3538705 B2 JP 3538705B2 JP 29157599 A JP29157599 A JP 29157599A JP 29157599 A JP29157599 A JP 29157599A JP 3538705 B2 JP3538705 B2 JP 3538705B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- manufacturing
- elastic material
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
取り付ける工程を含む電子部品の製造方法に関するもの
である。
板の取扱方法には、複数個の電子部品用の基板を一体と
した集合基板を扱う方法と、各電子部品ごとに分割した
個別の基板を扱う方法とがある。後者の方法によって電
子部品を製造する場合、従来、個々の基板を一括して扱
うために、例えば図6に示すような、電子部品やその構
成部品を保持する保持治具が用いられていた。図6にお
いて11は金属性トレーであり、複数の部品を配置する
ためのキャビテイ12をプレス成形などによって予め形
成している。このような保持治具を用いて、半導体チッ
プ等をワイヤーボンドするような場合、トレー11に基
板を配置し、各基板上に半導体チップをダイボンドし、
さらにワイヤボンドすることになるが、これらの工程で
基板3をトレー11に固定しておく必要があるため、ト
レー11の上面に、基板の配置位置に対応して設けた孔
14および個々の基板を固定するための押さえ爪15を
形成した押さえ治具13を被せるようにしていた。
成した凹形状のキャビテイ内に基板を配置する場合、基
板の出し入れの容易性や寸法交差を考慮すれば、キャビ
テイと基板との間にクリアランスが必要となる。そのた
め、キャビテイ内部における基板の位置にバラツキが生
じ、しかもトレーを工程間で移動させる際に基板が変位
するため、キャビテイ内部における基板の座標位置が工
程ごとに異なってしまう。その結果、各工程における自
動化に際して位置認識のエラーが生じやすく、エラー修
正などのための新たな工程が必要となる。
よって基板を押さえる場合には、基板に押さえ代(し
ろ)が必要となる。そのため、押さえ代分の余分なスペ
ースが必要となって、電子部品の小型化が困難となる。
特に、押さえ爪を必要以上に小型化すると基板を確実に
押さえることができなくなるため、基板サイズが小型に
なるほど、基板サイズに対する押さえ代の占める面積比
が高くなって小型化が阻まれる。
複数の基板の配置パターンなどによって定められるた
め、一品種の電子部品に対して専用のトレーが必要とな
り、汎用性に欠けている。そのためトレー作成のための
加工費・材料費および金型費などのコストが非常に嵩む
ことになる。
して、生産性に優れ、電子部品の小型化を容易とし、製
造コストを削減できるようにした、電子部品の製造方法
を提供することにある。
表面部が粘着性を示す弾性材を硬質のプレート上に積層
してなる保持治具を用い、弾性材の表面に、該表面の粘
着力により基板を保持した状態で、基板上に素子を取り
付けて電気的に接続するようにしたものである。
て、電気的接続を行う接合部に超音波を印加する。これ
により、小型の電子部品においても、所定の接合強度を
保つ。
ム硬度30度以上とする。これにより、粘着保持状態の
基板の振れを抑え、また、超音波エネルギーの吸収を抑
える。
度250℃の耐熱性材料で構成する。これにより、たと
えば加熱を要するワイヤボンドまたはバンプ接続により
基板上に素子を取り付けることができ、その接合に要す
る時間を短縮化し、接合強度を増す。
シリコーン系樹脂とする。これにより、弾性材の経時劣
化を防止し、安定性を高める。
より、前記基板上に前記素子を電気的に接続する。これ
により、上面にパッドを有する素子を基板上の電極に電
気的に接続する。
り、前記基板上に前記素子を電気的に接続する。これに
より、下面に接続用電極を有する素子をバンプを介して
基板上の電極に電気的に接続する。
製造方法を図1〜図4を参照して説明する。図1は基板
を保持する保持治具の構成を示す斜視図である。図1に
おいて1は金属製の硬質のプレート、2はプレート1の
上面に積層した弾性材である。この弾性材としては、J
IS K 6253「加硫ゴムの硬さ試験方法」に規定
されているタイプAデュロメータ硬さ試験で、ゴム硬度
が30度以上であることが望ましい。なお、後述するよ
うに、弾性材2の厚みによっては、下地であるプレート
1の影響を受けるが、実質上のゴム硬度を30度以上と
する。
する耐熱温度250℃の耐熱性を有するゴムを用いる。
品である基板であり、弾性材2の表面に配置している。
弾性材2にシリコーンゴムのような弾性率の低いゴム材
料を用いた場合、反発弾性が低くなると同時に粘性を備
える。この粘性によって、弾性材表面に基板3を粘着さ
せる。例えば軟質シリコーンゴムの場合、1〜10g/
mm2 程度の粘着力を示す。弾性材2に対する基板3の
配置は手作業によって行ってもよいが、画像処理等によ
って基板の位置および向きを自動抽出する際の処理時間
を短縮するとともに、手作業の作業工数を減らすため
に、マウンタによって行うことが望ましい。
等の樹脂基板、アルミナ等のセラミック基板またはそれ
らを積層したものなど任意の基板を用いることができ
る。また、基板3の所定位置に予め受動素子などの任意
の電子部品を搭載しておいてもよい。
の上面に弾性材を積層したことにより、弾性材表面の平
面性が高まり、弾性材上へ配置する基板の位置精度およ
び基板上へ取り付ける素子の位置精度を低下させること
がない。
イヤボンドにより取り付ける電子部品の製造手順を示し
ている。
すように、マウンタを用いて弾性材2の表面の所定位置
に複数の基板3を配置する。このマウンタは、基板など
のワークを所定位置で吸着し、移動させ、必要に応じて
回転させ、所定位置に載置する機能を備えた汎用のマシ
ンである。図中4はマウンタの真空吸着用のノズルを示
している。すなわちマウンタは、複数の基板を収納した
カートリッジから基板を1枚ずつ真空吸着し、その基板
を弾性材2の所定位置に載置する作業を繰り返し行う。
これにより図1に示したように、弾性材2の表面に複数
の基板3を配置する。弾性材2の表面は粘着性を有して
いるため、マウンタが弾性材2の表面に基板を順次載置
するだけで、複数の基板を固定配置することができる。
るため、弾性材上で基板が弾性材表面方向またはそれに
垂直な方向に殆ど振れることがなく、基板の位置精度を
高く保つことができる。
うに、基板3の上に半導体チップなどの素子4をダイボ
ンドする。図中の17は、素子4を所定位置からピック
アップして基板上に載置するためのマウンタのノズルで
ある。このダイボンド工程には、素子4を基板3の所定
位置に接着する接着剤を硬化させるための加熱工程を含
む。このため、弾性材2の耐熱温度は、ダイボンド工程
における加熱温度100〜200℃より高くなるよう
に、耐熱温度250℃の耐熱性材料を用いる。
ように、素子4の上面に露出しているボンディングパッ
ドと基板3上に形成している電極との間をボンディング
ワイヤ5で接続する。図中の18はワイヤボンダーのキ
ャピラリイを示している。このワイヤボンド工程におけ
る加熱温度も100〜200℃であり、弾性材2の耐熱
温度は、この温度より高い。
誘電体素子、またはガラス素子などであり、基板上に取
り付けて電気的に接続する素子であれば任意の素子に適
用できる。
ばボールボンディング法やウェッジボンディング法等の
各種ワイヤボンディング法が適用できる。これらのワイ
ヤボンディング工程には、ワイヤーの接合部に対して超
音波を印加する工程を含む。
係を示している。測定条件としては60kHzの超音波
を印加した通常のワイヤボンディング法によりボンディ
ングを行い、弾性材のゴム硬度が複数段階に異なる複数
のサンプルについてワイヤ・プル強度(ワイヤ引っ張り
試験により測定した強度)を測定した。また弾性材2お
よびプレート1を用いないで、従来の金属製のトレーを
用いてワイヤボンディングした場合のワイヤ・プル強度
をモニターの値として示している。
度が28度以下ではワイヤーの接合強度が劣化するが、
ゴム硬度が30度以上の範囲についてはモニタと同等の
強度が得られることがわかる。したがって弾性材のゴム
硬度を30度以上とすることが望ましい。
との関係を示している。JIS K6253の規定によ
るゴム硬度は、ゴム厚が6mm以上の範囲で一定の値を
示し、6mm未満では下地の影響を受けて、厚みが減少
するに伴って実質上のゴム硬度が増加傾向を示す。ここ
では、弾性材自体のゴム硬度は重要ではなく、実質上の
ゴム硬度が重要となる。したがって図4に示す例では、
ゴム厚が6mm以上の弾性材を用いる場合には、ゴム
A,B,Cを用いるが、ゴム厚が約3mm未満の弾性材
を用いる場合にはゴムDを用いることもできる。同様
に、ゴム厚が約1.8mm未満の場合にはゴムEを用い
ることもできる。
面の粘着力により保持するようにしたため、基板3の位
置バラツキや工程間における移動が防止され、特に基板
マウント工程においてマウンタを利用することにより、
その整列性(ピッチ間隔や回転位置等の安定性)が良好
となり、各工程の自動化における認識エラーが抑制され
る。
るための押さえ代を必要としないため、無駄なスペース
がなくなり、電子部品の小型化が容易となる。
っても、共通の保持治具を用いることができるため、製
造コストが削減できる。
たことにより、ワイヤボンディングの際の超音波により
生じる接合エネルギが弾性材にほとんど吸収されずに、
従来の金属性トレーを用いた場合と同等の接合強度が得
られる。また、弾性材2の主材料をシリコーン系の樹脂
として、保持治具に耐熱性を持たせることにより、既存
のダイボンド工程やワイヤボンド工程における加熱工程
に適合できる。
造方法を図5を参照して説明する。図5は、基板上に素
子をバンプ接続により取り付ける電子部品の製造方法の
手順を示している。
すように、マウンタを用いて弾性材2の表面の所定位置
に複数の基板3を配置する。図中4はマウンタの真空吸
着用のノズルを示している。
を設けた素子4を基板3上の所定位置にバンプ接合す
る。すなわちフリップチップボンディングする。図中の
19は素子4を位置決めするとともに、超音波を印加す
るコレットである。このバンプ接合工程で、基板3を1
00〜200℃に加熱する。このとき、弾性材2の耐熱
温度が250℃であるため、弾性材が劣化することはな
い。
半田バンプ、または樹脂バンプなど任意のものを用いる
ことができる。
は、弾性材2のゴム硬度を30度以上とすることにより
接合エネルギの吸収が抑えられ、図4に示したワイヤボ
ンディングの場合と同様に、従来の金属性トレーを用い
た場合と同等の接合強度が得られる。
質のプレート1を配置したが、このプレートは必ずしも
設ける必要はない。
が向上し、電子部品の小型化が容易となり、製造コスト
も削減できる。また、弾性材表面の平面性を高めること
ができ、弾性材上へ配置する基板の位置精度および基板
上へ取り付ける素子の位置精度を低下させることがな
い。
子部品においても、所定の接合強度を保つことができ
る。
状態の基板の振れを抑え、また、超音波エネルギーの吸
収を抑えることができる。
素子を取り付ける際に加熱することにより、その接合に
要する時間を短縮化するとともに接合強度を増すことが
できる。
経時劣化が極めて小さく、長期に亘って安定した製造が
可能となる。
ッドを有する素子を基板上の電極に電気的に接続するこ
とができる。
続用電極を有する素子をバンプを介して基板上の電極に
電気的に接続することができる。
いる保持治具の構成を示す斜視図
示す図
強度との関係を示す図
ける各工程の状態を示す図
構成を示す斜視図
Claims (7)
- 【請求項1】 基板上に素子を取り付けて電気的接続す
る取付工程を含む電子部品の製造方法であって、 少なくとも表面部が粘着性を示す弾性材を硬質のプレー
ト上に積層してなる保持治具を用い、前記弾性材の表面
に、該表面の粘着力により前記基板を保持した状態で、
前記取付工程を実行する電子部品の製造方法。 - 【請求項2】 前記取付工程において、前記電気的接続
を行う接合部に超音波を印加するようにした請求項1に
記載の電子部品の製造方法。 - 【請求項3】 前記弾性材の硬度をゴム硬度30度以上
とした請求項1または2に記載の電子部品の製造方法。 - 【請求項4】 前記保持治具を耐熱温度250℃の耐熱
性材料で構成した請求項1、2または3に記載の電子部
品の製造方法。 - 【請求項5】 前記弾性材の主材料をシリコーン系樹脂
とした請求項1〜4のうちいずれかに記載の電子部品の
製造方法。 - 【請求項6】 前記取付工程がワイヤーボンド工程であ
る請求項1〜5のうちいずれかに記載の電子部品の製造
方法。 - 【請求項7】 前記取付工程がバンプ接続工程である請
求項1〜5のうちいずれかに記載の電子部品の製造方
法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29157599A JP3538705B2 (ja) | 1999-10-13 | 1999-10-13 | 電子部品の製造方法 |
DE2000166482 DE10066482B3 (de) | 1999-10-13 | 2000-10-12 | Verfahren zum Herstellen von elektronischen Bauteilen |
DE2000150601 DE10050601B4 (de) | 1999-10-13 | 2000-10-12 | Haltevorrichtung für elektronische Bauteile und Halteverfahren für solche Bauteile |
KR10-2000-0059987A KR100367056B1 (ko) | 1999-10-13 | 2000-10-12 | 전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법 |
US09/689,774 US7624492B1 (en) | 1999-10-13 | 2000-10-13 | Method for manufacturing electronic parts |
US12/574,537 US8726494B2 (en) | 1999-10-13 | 2009-10-06 | Holding jig for electronic parts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29157599A JP3538705B2 (ja) | 1999-10-13 | 1999-10-13 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001110846A JP2001110846A (ja) | 2001-04-20 |
JP3538705B2 true JP3538705B2 (ja) | 2004-06-14 |
Family
ID=17770707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29157599A Expired - Fee Related JP3538705B2 (ja) | 1999-10-13 | 1999-10-13 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3538705B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4622764B2 (ja) * | 2005-09-15 | 2011-02-02 | パナソニック株式会社 | プラズマ処理方法 |
-
1999
- 1999-10-13 JP JP29157599A patent/JP3538705B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001110846A (ja) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
JP5198265B2 (ja) | 薄型可撓性基板の平坦な表面を形成する装置及び方法 | |
JP2007311378A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
KR0179717B1 (ko) | 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치 | |
US8726494B2 (en) | Holding jig for electronic parts | |
JP3538705B2 (ja) | 電子部品の製造方法 | |
JP3508649B2 (ja) | 電子部品の保持治具、保持方法および電子部品の製造方法 | |
JP3572254B2 (ja) | 回路基板 | |
JP2576426B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3508478B2 (ja) | 半導体装置の製造方法 | |
JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
JP3580244B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH09181122A (ja) | 半導体装置の製造方法 | |
JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2000216299A (ja) | 半導体パッケ―ジ、半導体装置、及び半導体パッケ―ジの製造方法 | |
JP4203193B2 (ja) | 半導体素子の実装方法 | |
JP3594502B2 (ja) | 半導体パッケージの製造方法及びその装置 | |
JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
JP3502783B2 (ja) | 半導体装置およびその製造方法 | |
JPH0982755A (ja) | 半導体装置とその製造方法 | |
JP2000260814A (ja) | 半導体装置の製造方法 | |
JP2521693B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0547845A (ja) | リードのボンデイング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3538705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |