JPH0982755A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH0982755A
JPH0982755A JP8181832A JP18183296A JPH0982755A JP H0982755 A JPH0982755 A JP H0982755A JP 8181832 A JP8181832 A JP 8181832A JP 18183296 A JP18183296 A JP 18183296A JP H0982755 A JPH0982755 A JP H0982755A
Authority
JP
Japan
Prior art keywords
electrode
circuit board
printed circuit
semiconductor device
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8181832A
Other languages
English (en)
Other versions
JP3270813B2 (ja
Inventor
Yasuhide Senkawa
康秀 千川
Ippei Fujiyama
一平 藤山
Kenji Matsuda
健治 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26496180&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0982755(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP18183296A priority Critical patent/JP3270813B2/ja
Publication of JPH0982755A publication Critical patent/JPH0982755A/ja
Priority to US08/891,493 priority patent/US5926694A/en
Priority to US09/172,245 priority patent/US6172422B1/en
Application granted granted Critical
Publication of JP3270813B2 publication Critical patent/JP3270813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は、ＬＳＩのベアチップ部品とプリント
基板とで構成される半導体装置の製造方法に関し、特
に、生産性を高めるとともに、高い信頼性を持つ半導体
装置の製造を実現する半導体装置の製造方法に関する。 【解決手段】ベアチップ部品のチップ電極に突出電極を
形成する第１の処理過程と、プリント基板のベアチップ
部品載置位置に接着剤を塗布する第２の処理過程と、第
１の処理過程で形成された突出電極とプリント基板の基
板電極との位置を合わせつつ、ベアチップ部品を接着剤
の塗布されたプリント基板に載置する第３の処理過程
と、第３の処理過程で載置したベアチップ部品をプリン
ト基板の基板電極が凹むまでプリント基板に押圧すると
ともに、その押圧中に、第２の処理過程で塗布した接着
剤を硬化させる第４の処理過程とを備えるように構成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩのベアチッ
プ部品とプリント基板とで構成される半導体装置と、そ
の半導体装置の製造方法とに関し、特に、信頼性と生産
性の向上を実現する半導体装置と、その半導体装置の製
造方法とに関する。
【０００２】電子機器メーカは、半導体メーカからＬＳ
Ｉを購入し、それをプリント基板に実装していくことで
電子機器を製造していくことになる。最近、電子機器に
対する小型化の要求が一層強くなってきており、これか
ら、電子機器メーカは、半導体メーカから、パッケージ
されていないＬＳＩのベアチップ部品（電極のみがシリ
コン基板上に形成されている裸のＬＳＩ部品）を購入し
て、それをプリント基板上に実装していくようにしてい
る。
【０００３】このベアチップ部品の実装方法として、ベ
アチップ部品を、その電極がプリント基板の電極と同一
方向を向く姿勢でプリント基板に固着する構成を採っ
て、ワイヤボンディングによりベアチップ部品の電極と
プリント基板の電極とを電気接続することでプリント基
板に実装するという方法と、ベアチップ部品の電極とプ
リント基板の電極とを接合しつつ、ベアチップ部品をプ
リント基板に固着することでプリント基板に実装すると
いう方法とがある。
【０００４】この後者の実装方法はフェイスダウンマウ
ントと呼ばれ、前者の実装方法に比べて、ベアチップ部
品を高密度に実装できるという利点があるものの、信頼
性や生産性が低いという欠点がある。
【０００５】これから、電子機器の一層の小型化を図る
ためにも、このフェイスダウンマウントの欠点の解決を
図ることで、高密度実装を実現するとともに、高い信頼
性と生産性を実現するベアチップ部品の実装方法を確立
していく必要がある。
【０００６】
【従来の技術】図２６に、フェイスダウンマウントに従
って実装されるＬＳＩのベアチップ部品とプリント基板
とで構成される半導体装置の構造の一例を図示する。
【０００７】この図に示すように、フェイスダウンマウ
ントに従って実装されるベアチップ部品１とプリント基
板２とで構成される半導体装置では、ベアチップ部品１
のチップ電極３にバンプと呼ばれる突出電極４を設け、
その突出電極４に導電ペースト５を付着させ、その導電
ペースト５の付着させた突出電極４をプリント基板２の
基板電極６に当接させた状態で、ベアチップ部品１とプ
リント基板２とを接着剤７で固着する構成を採ってい
る。
【０００８】ちなみに、ベアチップ部品１は、例えば、
大きさが１０ｍｍ×１０ｍｍ程度で、厚さが０.4ｍｍ程
度のシリコン基板で構成されて、その外周に、大きさが
１００μｍ×１００μｍ程度で、高さが数μｍ程度のア
ルミ等で構成されるチップ電極３を２００〜３００個配
置している。なお、ベアチップ部品１とプリント基板２
との間の隙間は８０μｍ程度、突出電極４の高さは５０
μｍ程度、基板電極６の高さは２５μｍ程度である。
【０００９】このような半導体装置は、従来では、図２
７に示す製造手順で製造されていた。すなわち、先ず最
初に、ベアチップバンプ形成工程で、ワイヤボンディン
グ方式により、キャピラリの先端に突出させた金線の先
端を放電によって溶融させてボールを形成して、それを
超音波振動を使ってベアチップ部品１のチップ電極３に
接合させてから、ボールのネック部で金線を切断するこ
とで、ベアチップ部品１のチップ電極３の上に、大きさ
が６０μｍ程度のボール状の突出電極４を形成する。
【００１０】続いて、バンプレベリング工程で、ベアチ
ップ部品１を平滑なガラス基板に軽く押し当てること
で、突出電極４の切断部分の高さのバラツキを除去して
突出電極４の高さを揃える。
【００１１】続いて、導電ペースト転写工程で、ガラス
基板の上に、導電ペースト（接着剤に金属片の混入した
もので構成される）を１５μｍ程度の厚さで塗布し、ベ
アチップ部品１を、その導電ペーストの塗布されたガラ
ス基板に当接させることで、突出電極４の端面に導電ペ
ースト５を転写し、その後でベアチップ部品１をある程
度の時間加熱することで、突出電極４に付着させた導電
ペースト５を半硬化させる。なお、導電ペースト５がＵ
Ｖ硬化特性を示す場合には、紫外線を照射することで半
硬化させることになる。
【００１２】続いて、マウント工程で、ベアチップ部品
１を、接着剤塗布工程により接着剤の塗布されたプリン
ト基板２に位置決めしてから、その状態を保持しつつ、
所定時間加熱することで、ベアチップ部品１とプリント
基板２との間の接着剤７を硬化させるとともに、導電ペ
ースト５を完全に硬化させることで、半導体装置を完成
させることになる。なお、導電ペースト５や接着剤７が
ＵＶ硬化特性を示す場合には、紫外線を照射することで
硬化させることになる。
【００１３】
【発明が解決しようとする課題】このように、従来で
は、ベアチップ部品１のチップ電極３に突出電極４を形
成して、それをプリント基板２の基板電極６に当接させ
つつ、ベアチップ部品１とプリント基板２とを接着剤７
で固着する構成を採るときにあって、導電ペースト５を
使って、突出電極４と基板電極６との間の電気接続の信
頼性を確保するという構成を採っていた。
【００１４】しかしながら、このように導電ペースト５
を使う構成を採っていると、導電ペースト転写工程とマ
ウント工程とでそれぞれ加熱処理を行わなくてはならな
いことから、半導体装置の生産性が悪いという問題点が
あった。
【００１５】そして、導電ペースト転写工程で、ガラス
基板に導電ペーストを塗布し、それを突出電極４に転写
しなくてはならないことから、半導体装置の生産性が悪
いという問題点があった。しかも、この導電ペーストの
塗布は、薄くかつ均一に行わなければならないが、導電
ペーストに混入されている金属片が均一塗布の邪魔をし
たり、導電ペーストの塗布量が多いと、隣接するチップ
電極３が電気的に接触してしまうなど、この塗布の制御
は極めて難しい作業の１つとなっている。
【００１６】更に、ガラスエポキシ樹脂等の樹脂で構成
されるプリント基板２の熱膨張率は、シリコンで構成さ
れるベアチップ部品１の熱膨張率に比べて数倍も大き
く、これから、温度変化に伴って、導電ペースト５と基
板電極６との接合を引き剥がす力が発生し、接着剤７で
固定していてもその力を吸収できないことで、電気接続
の断線や半断線を起こすことがあるという問題点があっ
た。
【００１７】本発明はかかる事情に鑑みてなされたもの
であって、信頼性と生産性の向上を実現するベアチップ
部品とプリント基板とで構成される半導体装置を提供す
ることを目的とするとともに、その半導体装置の製造方
法を提供することを目的とする。
【００１８】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１０は本発明により構成される半導
体装置であって、ＬＳＩのベアチップ部品１とプリント
基板２とで構成されて、ベアチップ部品１のチップ電極
３をプリント基板２の基板電極６と電気的に接続しつ
つ、ベアチップ部品１とプリント基板２とを接着剤７を
使って固着することで構成されるものである。
【００１９】図１（ａ）に原理構成を図示する本発明の
半導体装置１０は、基板電極６のチップ電極３に対応す
る位置に、導電性を有する導電性弾性体８を配設すると
ともに、チップ電極３に、導電性弾性体８に圧着する突
出電極４を配設する構成を採る。
【００２０】この図１（ａ）に原理構成を図示する本発
明の半導体装置１０は、チップ電極３に突出電極４を形
成し、基板電極６に導電性弾性体８を形成し、プリント
基板２のベアチップ部品載置位置に接着剤を塗布し、突
出電極４を導電性弾性体８に圧着させつつ、ベアチップ
部品１をプリント基板２に押圧するとともに、その押圧
中に、塗布した接着剤を硬化させることで製造できる。
【００２１】この図１（ａ）に原理構成を図示する本発
明の半導体装置１０では、導電性弾性体８が導電性と弾
性とを有するので、ベアチップ部品１がプリント基板２
から離れる方向に変位したとしても、図２（ａ）に示す
ように、弾性変形した導電性弾性体８が元の形に戻ろう
とするので、突出電極４が導電性弾性体８と隙間を持つ
ことなく噛み合い、その結果、導電ペーストを使わなく
ても、また、突出電極４のレベリングを行わなくても、
チップ電極３と基板電極６との間の電気的接続が確実に
確保される。
【００２２】更に、ベアチップ部品１の熱膨張率とプリ
ント基板２の熱膨張率との違いにより、ベアチップ部品
１とプリント基板２との間に横ずれが生じたとしても、
導電性弾性体８が元の形に戻ろうとするので、突出電極
４が導電性弾性体８と隙間を持つことなく噛み合い、そ
の結果、温度が変化しても、チップ電極３と基板電極６
との間の電気的接続が確実に確保される。
【００２３】しかも、導電性弾性体８を凹形状したり凸
形状にすると、突出電極４と導電性弾性体８との間の接
触面積が増大することから、チップ電極３と基板電極６
との間の電気的接続が確実に確保される。
【００２４】一方、図１（ｂ）に原理構成を図示する本
発明の半導体装置１０は、基板電極６のチップ電極３に
対応する部分が、プリント基板２の内部に凹む形状を示
すとともに、チップ電極３に、その凹形状に圧着する突
出電極４を配設する構成を採る。
【００２５】この図１（ｂ）に原理構成を図示する本発
明の半導体装置１０は、チップ電極３に突出電極４を形
成し、プリント基板２のベアチップ部品載置位置に接着
剤を塗布し、突出電極４と基板電極６との位置を合わせ
つつ、ベアチップ部品１を接着剤の塗布されたプリント
基板２に載置し、その載置したベアチップ部品１を基板
電極６が凹むまでプリント基板２に押圧するとともに、
その押圧中に、塗布した接着剤を硬化させることで製造
できる。
【００２６】この図１（ｂ）に原理構成を図示する本発
明の半導体装置１０では、基板電極６がプリント基板２
の内部に凹む形状を持ち、ベアチップ部品１がプリント
基板２から離れる方向に変位したとしても、図２（ｂ）
に示すように、プリント基板２の弾性により、その凹形
状部分が元の形状に戻ろうとするので、突出電極４が基
板電極６と隙間を持つことなく噛み合い、その結果、導
電ペーストを使わなくても、また、突出電極４のレベリ
ングを行わなくても、チップ電極３と基板電極６との間
の電気的接続が確実に確保される。
【００２７】更に、ベアチップ部品１の熱膨張率とプリ
ント基板２の熱膨張率との違いにより、ベアチップ部品
１とプリント基板２との間に横ずれが生じたとしても、
基板電極６の凹形状部分が突出電極４の動きを抑制する
ように作用するので、温度が変化しても、チップ電極３
と基板電極６との間の電気的接続が確実に確保される。
【００２８】しかも、突出電極４と基板電極６の接触面
積が増大することから、チップ電極３と基板電極６との
間の電気的接続が確実に確保される。このように、本発
明の半導体装置１０によれば、ベアチップ部品１とプリ
ント基板２とをフェイスダウンで接合する構成を採ると
きにあって、導電ペーストを使用することなく製造でき
ることから、高い生産性で製造できるようになるととも
に、ベアチップ部品１とプリント基板２との間の電気的
接続を確実なものにできることから、高い信頼性を実現
できるようになる。
【００２９】
【発明の実施の形態】以下、実施の形態に従って本発明
を詳細に説明する。図３に、本発明の半導体装置１０の
製造ラインの一例を図示する。
【００３０】この図に示すように、本発明の半導体装置
１０を製造する製造ラインは、バンプボンダー装置２０
と、ディスペンサ装置２１と、遠心真空脱泡装置２２
と、チップボンダー装置２３とで構成される。
【００３１】バンプボンダー装置２０は、搬送ラインか
らベアチップ部品１を受け取ると、そのベアチップ部品
１のチップ電極３にバンプと呼ばれる突出電極４を形成
するものである。
【００３２】このバンプボンダー装置２０は、図４に示
すように、ベアチップ部品１を固定するＸＹステージ２
００と、突出電極４の材料となる金線を収納する金線収
納箱２０１と、金線収納箱２０１から供給される金線を
ベアチップ部品１のチップ電極３の位置にガイドするキ
ャピラリー２０２と、キャピラリー２０２に供給される
金線を引っ張り上げることでキャピラリー２０２に供給
される金線にテンションを加えるテンションクランパ２
０３と、ベアチップ部品１のチップ電極３に融着した金
線を引っ張り上げることで金線を切断するカットクラン
パ２０４と、ベアチップ部品１のチッブ電極３の位置を
検出するＣＣＤカメラ２０５とを備えるとともに、図示
しないトーチユニットと超音波発振器とを備える。
【００３３】ここで、金線収納箱２０１／キャピラリー
２０２／テンションクランパ２０３／カットクランパ２
０４／ＣＣＤカメラ２０５／トーチユニットは、一体的
なボンディングヘッドを構成して、図示しない機構によ
りＸＹ方向に移動可能となるように構成されている。
【００３４】このように構成されるバンプボンダー装置
２０では、ベアチップ部品１のチップ電極３の位置決め
が完了すると、図示しないトーチユニットを金線の先端
に移動させて放電を行うことで金線の先端にボールを形
成し、続いて、そのボールをキャピラリー２０２でもっ
てチップ電極３に当接させてから、超音波発振器を使っ
てキャピラリー２０２を超音波振動させることで、その
ボールをチップ電極３に融着し、続いて、カットクラン
パ２０４を使って金線を引っ張り上げてボールと金線と
を切断することで、ベアチップ部品１のチップ電極３の
上に、大きさが６０μｍ程度のボール状の突出電極４を
形成するのである。
【００３５】また、ディスペンサ装置２１は、搬送ライ
ンからプリント基板２を受け取ると、そのプリント基板
２の上に接着剤を塗布するものである。このディスペン
サ装置２１は、図５に示すように、プリント基板２を固
定してそれをＸＹ方向に移動するＸＹテーブル２１０
と、接着剤の充填されたシリンジ２１１を保持するホル
ダ２１２と、シリンジ２１１に充填された接着剤をプリ
ント基板２に微量吐出する吐出針２１３と、シリンジ２
１１を上下に移動させるヘッド２１４とを備えるととも
に、図示しない押圧機構を備える。
【００３６】このように構成されるディスペンサ装置２
１では、プリント基板２の位置決めが完了すると、図示
しない押圧機構を使ってシリンジ２１１に充填された接
着剤を押し出すことで、プリント基板２に接着剤を塗布
するのである。
【００３７】また、遠心真空脱泡装置２２は、搬送ライ
ンからシリンジ２１１に充填（僅かな隙間を介して外部
と連通している）された接着剤を受け取ると、接着剤の
中に含まれる気泡を除去して、ディスペンサ装置２１に
供給するものである。
【００３８】この遠心真空脱泡装置２２は、図６に示す
ように、接着剤の充填された２つのシリンジ２１１を固
定する回転体２２０と、回転体２２０に固定されるシリ
ンジ２１１を接続する開口２２１を持つ中空部材２２２
と、回転体２２０を回転させるモータ２２３と、回転体
２２０を気密性を保ちつつ収納する減圧チャンバ２２４
と、減圧チャンバ２２４を開く蓋体２２５と、減圧チャ
ンバ２２４を吸引することで減圧チャンバ２２４の内部
圧力を減圧する減圧源２２６とを備える。
【００３９】このように構成される遠心真空脱泡装置２
２では、接着剤の充填された２つのシリンジ２１１が回
転体２２０に固定され、中空部材２２２による接続が完
了すると、減圧源２２６を使って減圧チャンバ２２４の
内部圧力を減圧するとともに、モータ２２３を使って回
転体２２０を回転させる。これにより、シリンジ２１１
に充填される接着剤に含まれる気泡は、遠心分離作用と
減圧作用とに従って、中空部材２２２の開口２２１に向
かって移動することで、接着剤から除去されることにな
る。
【００４０】また、チップボンダー装置２３は、搬送ラ
インを介してバンプボンダー装置２０からベアチップ部
品１を受け取るとともに、搬送ラインを介してディスペ
ンサ装置２１から接着剤の塗布されたプリント基板２を
受け取ると、ベアチップ部品１とプリント基板２とを接
合することで本発明の半導体装置１０を製造するもので
ある。
【００４１】このチップボンダー装置２３は、図７に示
すように、ベアチップ部品１を載置してその傾きを粗く
修正するオリエンター２３０と、オリエンター２３０に
ベアチップ部品１をセットするピックアップヘッド２３
１と、ベアチップ部品１の回路面の画像や、プリント基
板２の基板面の画像を撮像するオプティカルプローブ２
３２と、プリント基板２を固定するステージ２３３と、
オリエンター２３０に載置されるベアチップ部品１をピ
ックして、ステージ２３３に固定されるプリント基板２
に接合するボンディングヘッド２３４と、ボンディング
ヘッド２３４の押圧力を測定するロードセル２３５と、
ボンディングヘッド２３４の移動量を測定するエンコー
ダ２３６とを備える。ここで、ボンディングヘッド２３
４は、ベアチップ部品１を加熱する加熱機構を持つとと
もに、ステージ２３３は、プリント基板２を加熱する加
熱機構を持つ。
【００４２】このように構成されるチップボンダー装置
２３では、オリエンター２３０を使ってベアチップ部品
１の姿勢を規定のものに粗くセットすると、ボンディン
グヘッド２３４を移動させてベアチップ部品１をピック
させ、そのピックさせたベアチップ部品１をステージ２
３３の位置まで移動させてから、ベアチップ部品１とプ
リント基板２との間にオプティカルプローブ２３２を挿
入して位置合わせを行った後、ベアチップ部品１をプリ
ント基板２に押し付けつつ加熱することで、プリント基
板２に塗布された接着剤を硬化させて半導体装置１を製
造することになる。
【００４３】次に、このように構成される製造ラインを
使って実現される本発明の半導体装置１０の製造方法に
ついて詳細に説明する。最初に、図１（ａ）に図示した
構造を持つ本発明の半導体装置１０の製造方法について
説明する。
【００４４】図１（ａ）に図示した本発明の半導体装置
１０は、基板電極６のチップ電極３に対応する位置に、
導電性を有する導電性弾性体８を配設するとともに、チ
ップ電極３に、導電性弾性体８と圧着する突出電極４を
配設する構成を採ることを特徴とする。
【００４５】図８に、この本発明の半導体装置１０の製
造方法の一実施例を図示する。この実施例に従って、図
１（ａ）に図示した本発明の半導体装置１０を製造する
場合には、先ず最初に、バンプボンダー装置２０を使っ
て、ベアチップ部品１のチップ電極３に突出電極４を形
成する。
【００４６】この突出電極４の形成と並行して、プリン
ト基板２の基板電極６に導電性弾性体８を形成する。こ
の導電性弾性体８の形成は、図９に示すように、例え
ば、バンプボンダー装置２０を使い、金等の展性の高い
金属をワイヤボンディングや溶接加工で基板電極６に接
合した後、キャピラリーやウェッジにより上面を加圧加
熱加工して凹形状とすることで形成されたり、凹形状を
持つ導電性ゴムを基板電極６に接合することで形成され
る。
【００４７】なお、導電性弾性体８の形状を凹形状とす
るのは、変形やかみ合わせによる広い接合面積を得るた
めであり、従って、突出電極４が凸形状のときには、そ
れに合わせて、図１０（ａ）に示すような凹形状や、図
１０（ｂ）に示すような楔形の凹形状を示すように形成
されるが、突出電極４が凹形状のときには、図１０
（ｃ）に示すような凸形状を示すように形成されること
になる。
【００４８】導電性弾性体８を形成すると、続いて、デ
ィスペンサ装置２１を使って、プリント基板２に接着剤
を塗布する。このようにして、ベアチップ部品１のチッ
プ電極３に突出電極４を形成するとともに、プリント基
板２の基板電極６に導電性弾性体８を形成し、更に、プ
リント基板２に接着剤を塗布すると、続いて、突出電極
４と導電性弾性体８とを圧接圧着接続しつつ、ベアチッ
プ部品１をプリント基板２にマウントして、加熱作業を
行うことで接着剤を硬化させ、その後、荷重を開放する
ことで図１（ａ）に図示した本発明の半導体装置１０の
製造を完了する。
【００４９】このように、図１（ａ）に図示した本発明
の半導体装置１０は、導電ペーストを用いずに製造でき
るとともに、突出電極４のレベリングを行わなくても製
造（行ってもよい）できることから、生産性よく製造で
きるようになる。
【００５０】そして、ベアチップ部品１がプリント基板
２から離れる方向に変位したとしても、弾性変形した導
電性弾性体８が元の形に戻ろうとするので、突出電極４
が導電性弾性体８と隙間を持つことなく噛み合い、その
結果、導電ペーストを使わなくても、チップ電極３と基
板電極６との間の電気的接続が確実に確保される。
【００５１】更に、ベアチップ部品１の熱膨張率とプリ
ント基板２の熱膨張率との違いにより、ベアチップ部品
１とプリント基板２との間に横ずれが生じたとしても、
弾性変形した導電性弾性体８が元の形に戻ろうとするの
で、突出電極４が導電性弾性体８と隙間を持つことなく
噛み合い、その結果、温度が変化しても、チップ電極３
と基板電極６との間の電気的接続が確実に確保される。
【００５２】図８に示した製造方法では、導電性弾性体
８をプリント基板２の基板電極６に形成する構成を採っ
たが、図１１（ａ）に示すように、突出電極４に対応付
けられるプリント基板２の位置にゴムや樹脂等の弾性体
９を配設するとともに、基板電極６としてフレキシブル
プリント配線板６ａを使用する構成を採って、導電ペー
ストを用いずに、突出電極４をフレキシブルプリント配
線板６ａに押圧して、ベアチップ部品１をプリント基板
２にフェイスダウン接合する構成を採ることでも、同様
の効果を発揮できることになる。
【００５３】この構成は、突出電極４の形状が凸形にも
凹形にも適用できるものであり、弾性体９とフレキシブ
ルプリント配線板６ａは、導電性弾性体８を形成する代
わりに、その形成工程で形成することになる。ここで、
突出電極４とフレキシブルプリント配線板６ａとの間の
接合面積を広めるために、フレキシブルプリント配線板
６ａの形状を、加熱折曲加工を使って突出電極４の形状
に合わせるようにすることが好ましい。
【００５４】また、図８に示した製造方法では、導電性
弾性体８をプリント基板２の基板電極６に形成する構成
を採ったが、図１１（ｂ）に示すように、導電性弾性体
８を形成せずに、基板電極６の弾性を利用する構成を採
って、導電ペーストを用いずに、突出電極４を基板電極
６に押圧して、ベアチップ部品１をプリント基板２にフ
ェイスダウン接合する構成を採ることでも、同様の効果
を発揮できることになる。
【００５５】この構成を採る場合には、図１２に示すよ
うに、ベアチップ部品１のチップ電極３に突出電極４を
形成し、プリント基板２に接着剤を塗布してから、ベア
チップ部品１を押圧しつつプリント基板２にマウント
し、加熱作業により接着剤を硬化させることで製造する
ことになる。
【００５６】この構成は、突出電極４の形状が凸形のと
きに適用することが好ましい。なお、このときに使用す
るプリント基板２としては、弾性変形の大きいものを使
用することが好ましく、更に具体的に説明するならば、
ガラス繊維が少なく樹脂成分の多い材料で、その樹脂の
ガラス転移温度が接着剤の加熱硬化温度より高く、そし
て、熱膨張率が小さく、接着剤の加熱硬化時の寸法安定
性が高いものといったものを用いることが好ましい。
【００５７】次に、図１（ｂ）に図示した構造を持つ本
発明の半導体装置１０の製造方法について説明する。図
１（ｂ）に図示した本発明の半導体装置１０は、基板電
極６のチップ電極３に対応する部分が、基板内部に凹む
形状を示すとともに、チップ電極３に、その凹形状に圧
着する突出電極４を配設する構成を採ることを特徴とす
るものである。
【００５８】図１３に、この本発明の半導体装置１０の
製造方法の一実施例を図示する。この実施例に従って、
図１（ｂ）に図示した本発明の半導体装置１０を製造す
る場合には、先ず最初に、バンプボンダー装置２０を使
って、ベアチップ部品１のチップ電極３に突出電極４を
形成する。
【００５９】この突出電極４の形成と並行して、ディス
ペンサ装置２１を使って、プリント基板２に接着剤を塗
布する。このようにして、ベアチップ部品１のチップ電
極３に突出電極４を形成するとともに、プリント基板２
に接着剤を塗布すると、続いて、チップボンダー装置２
３を使って、突出電極４と基板電極６の位置を正確に合
わせつつ、ベアチップ部品１をプリント基板２に載置し
てから、基板電極６が凹むようになるまで、ベアチップ
部品１に荷重を加えることでベアチップ部品１をプリン
ト基板２に押し付け、その状態で加熱処理を行うこと
で、ベアチップ部品１とプリント基板２との間の接着剤
を硬化させ、その後、荷重を開放することで図１（ｂ）
に図示した本発明の半導体装置１０の製造を完了する。
【００６０】このように、図１（ｂ）に図示した本発明
の半導体装置１０は、導電ペーストを用いずに製造でき
るとともに、突出電極４のレベリングを行わなくても製
造（行ってもよい）できることから、生産性よく製造で
きるようになる。
【００６１】そして、ベアチップ部品１がプリント基板
２から離れる方向に変位したとしても、プリント基板２
の弾性により、突出電極４と接合する基板電極６の凹形
状部分が元の形状に戻ろうとするので、突出電極４が基
板電極６と隙間を持つことなく噛み合い、その結果、導
電ペーストを使わなくても、チップ電極３と基板電極６
との間の電気的接続が確実に確保される。
【００６２】更に、ベアチップ部品１の熱膨張率とプリ
ント基板２の熱膨張率との違いにより、ベアチップ部品
１とプリント基板２との間に横ずれが生じたとしても、
基板電極６の凹形状部分が突出電極４の動きを抑制する
ように作用するので、温度が変化しても、チップ電極３
と基板電極６との間の電気的接続が確実に確保される。
【００６３】しかも、突出電極４と基板電極６の接触面
積が増大することから、チップ電極３と基板電極６との
間の電気的接続が確実に確保される。この図１（ｂ）に
図示した本発明の半導体装置１０は、プリント基板２の
弾性も利用して、チップ電極３と基板電極６との間の電
気的接続の確保を実現する構成を採っている。これか
ら、プリント基板２としては、十分な弾性変形を示す材
料で製造されているものを使用することが好ましい。材
料は、ガラス転移温度以上になると塑性変形が大きくな
ることから、ガラス転移温度と接着剤の加熱硬化時に加
わる温度との差の大きい材料、すなわち、高いガラス転
移温度の材料で製造されているプリント基板２を用いる
ことが好ましい。
【００６４】なお、この実施例では、ワイヤボンディン
グ技術により突出電極４を形成する構成を採ったが、メ
ッキ技術や転写技術等のような別の技術を用いて突出電
極４を形成する方法を採ることも可能である。また、突
出電極４は、金バンプのような金属バンプに限られもの
ではなく、樹脂バンプであってもよい。
【００６５】図１４及び図１５に、図１（ｂ）に図示し
た本発明の半導体装置１０の製造方法の他の実施例を図
示する。これらの実施例では、プリント基板２に塗布す
る接着剤の中に含まれる気泡を除去する処理工程を持っ
ていることを特徴とする。接着剤に気泡が含まれている
と、ベアチップ部品１とプリント基板２との間の接合力
が弱くなるとともに、接着剤の塗布量のコントロールが
難しくなるので、これらの実施例では、プリント基板２
に塗布する接着剤の中に含まれる気泡を除去する処理工
程を持つのである。
【００６６】図１４に示す実施例では、図１３の実施例
で実行する接着剤の塗布工程の前に、遠心真空脱泡装置
２２を使って、プリント基板２に塗布する接着剤に含ま
れる気泡を除去する脱泡工程を持つことで、プリント基
板２に塗布する接着剤に含まれる気泡を除去する構成を
採っている。
【００６７】一方、図１５に示す実施例では、図１４の
実施例で実行する接着剤の塗布工程の後に、チップボン
ダー装置２３のステージ２３３の持つプリント基板２の
加熱機構を使って、接着剤の塗布されたプリント基板２
を一時的に加熱する加熱工程を持つことで、接着剤塗布
の際に混入する気泡を除去する構成を採っている。
【００６８】すなわち、図１６に示すように、プリント
基板２の表面に凹凸があることで、接着剤をプリント基
板２に塗布するときに、その凹凸に気泡が溜まることを
考慮して、接着剤の塗布されたプリント基板２を一時的
に加熱することで接着剤の粘性を下げ、これにより、そ
の凹凸に溜まった気泡を取り除くように処理しているの
である。
【００６９】図１７に、図１（ｂ）に図示した本発明の
半導体装置１０の製造方法の他の実施例を図示する。こ
の実施例では、図１３の実施例で実行する接着剤の塗布
工程の前に、プリント基板２の基板電極６の表面に凹凸
を形成する表面処理工程を持つことで、突出電極４と基
板電極６との間の電気的接続の信頼性を高める構成を採
ることを特徴とする。
【００７０】すなわち、図１８に示すように、基板電極
６の表面の金メッキに数μｍ程度の凹凸を形成して、そ
の凹凸に突出電極４の金バンプを噛み合わせることで、
突出電極４と基板電極６との間の電気的接続の信頼性を
高めたり、あるいは、基板電極６の表面が薄い場合若し
くは金メッキされていない場合にも、基板電極６の表面
に数μｍ程度の凹凸を形成して、その凹凸に突出電極４
の金バンプ等を噛み合わせることで、突出電極４と基板
電極６との間の電気的接続の信頼性を高める構成を採る
のである。
【００７１】この基板電極６の表面処理は、図１９
（ａ）に示すように、チップボンダー装置２３のボンデ
ィングヘッド２３４に、表面に数μｍ程度の凹凸のある
ＳＵＳ板やセラミック板を吸着させて、それをプリント
基板２に押し付けることで実行したり、図１９（ｂ）に
示すように、先端に数μｍ程度の凹凸を持つキャピラリ
ー２０２をバンプボンダー装置２０に取り付けて、それ
を基板電極６に殴打していくことで実行したり、図２０
（ａ）に示すように、チップボンダー装置２３のボンデ
ィングヘッド２３４に、数μｍ程度の高硬度の粒子を取
り付けたＳＵＳ板を吸着させて、それをプリント基板２
に押し付けることで実行したり、図２０（ｂ）に示すよ
うに、プリント基板２の表面に数μｍ程度の高硬度の粒
子を散布し、その上から平坦なＳＵＳ板を取り付けたチ
ップボンダー装置２３のボンディングヘッド２３４をプ
リント基板２に押し付けた後、溶剤等を使って散布した
粒子を取り除くことで実行することになる。
【００７２】次に、図１３等に示した製造方法で実行す
る接着剤の塗布処理について詳細に説明する。従来で
は、プリント基板２に接着剤を塗布する場合、ディスペ
ンサ装置２１を使って、ベアチップ部品１の載置位置の
中心部分に接着剤を塗布する構成を採っていた。しかし
ながら、このような塗布方法に従っていると、図２１に
示すように、ベアチップ部品１の端点位置に接着剤が塗
布されないという問題点があった。すなわち、中心位置
に塗布された接着剤は、ベアチップ部品１の押し付けに
応答して円状に広がっていくことで、べアチップ部品１
の端点位置に到達する前に部品外に飛び出していくこと
になるが、その飛び出し方向の流路抵抗がそれ以降小さ
くなることでその方向にのみ飛び出していくことになる
ことから、ベアチップ部品１の端点位置に接着剤が塗布
されないという問題点があった。
【００７３】そこで、本発明では、図２２に示すよう
に、ベアチップ部品載置位置の中心点と、ベアチップ部
品載置位置の４つの端点と、その中心点とそれらの端点
との間の４つの中間点とを塗布位置として設定するとと
もに、中心点より中間点の塗布量を減少させ、中間点よ
り端点の塗布量を減少させていく形態でもって、それら
の塗布位置に接着剤を塗布していく構成を採る。この構
成を採ることで、図２３に示すように、気泡を巻き込ま
ずにベアチップ部品載置位置の端点まで綺麗に接着剤が
塗布されることになる。なお、中間点への接着剤塗布を
省略することも可能であり、更に多くの中間点を塗布位
置として設定することも可能である。
【００７４】次に、図１３等に示した製造方法のマウン
ト工程で実行する荷重印加処理について説明する。本発
明では、ベアチップ部品１をプリント基板２に載置して
から、基板電極６が凹むようになるまで、ベアチップ部
品１に荷重を加えることでベアチップ部品１をプリント
基板２に押し付け、その状態で加熱処理を行うことで、
ベアチップ部品１とプリント基板２との間の接着剤を硬
化させ、その後、荷重を開放することで図１（ｂ）に図
示した本発明の半導体装置１０を製造する。このベアチ
ップ部品１に対する荷重の印加は、正確に行う必要があ
る。
【００７５】そこで、本発明では、予め、プリント基板
２の種類毎に、基板電極６の持つ幅／長さに応じた荷重
と基板電極６の凹み量（沈み込み量）との間の関係を測
定して、この結果から、単位面積当たりの荷重と基板電
極６の凹み量との相関関係を得ておく。そして、チップ
ボンダー装置２３のオプティカルプローブ２３２を使っ
て、処理対象となるプリント基板２の基板電極６の持つ
幅／長さを測定して、その測定値と、予め求めておいた
相関関係とから、ベアチップ部品１に印加する荷重を決
定していくことで、基板電極６に応じた荷重処理を実行
する構成を採っている。
【００７６】この荷重印加処理により、プリント基板２
のロットが異なることで、基板電極６の幅が変わる場合
に、それに適合した荷重を印加することが可能になっ
て、どのような場合にも、必要とされる基板電極６の凹
み量を実現できるようになる。なお、処理対象となるプ
リント基板２の基板電極６の持つ幅／長さの測定は、複
数点で行って平均値を求めていくことなどにより行う。
この際、基板電極６の幅のバラツキが大きなものとなる
端部と中央部を含めるのが好ましい。
【００７７】更に、本発明では、ベアチップ部品１に荷
重を加えるときに、接着剤に含まれる気泡を積極的に取
り除くために、２段階の荷重印加処理を実行することが
ある。
【００７８】すなわち、図２４に示すように、ベアチッ
プ部品１に荷重を加える場合に、加熱による温度上昇が
規定値に到達するまでの間は、ベアチップ部品１に対し
て小さな荷重を加え、温度値が規定値に到達した後から
は、ベアチップ部品１に対して、必要とされる基板電極
６の凹み量を実現する大きな荷重を加えるというよう
に、最初は低荷重を加えその後大きな荷重を加えるとい
う２段階の荷重印加処理を実行する構成を採ることがあ
る。ここで、荷重の切り替えタイミングを時間を使って
制御することも可能である。
【００７９】この構成を採ると、最初は小さな荷重であ
るために、基板電極６の凹みがほとんど発生しない。そ
のときには、ベアチップ部品１とプリント基板２との間
の隙間は大きく、しかも、温度上昇により接着剤の粘性
が低下している。従って、接着剤に含まれる気泡が出や
すい状態にある。その後、接着剤の硬化が開始する前ま
でに、荷重を所定の大きさまで大きくすることで、必要
とされる基板電極６の凹み量を実現する。このとき、出
やすい状態にある気泡が、接着剤とともに押し出される
形で取り除かれることになる。
【００８０】更に、本発明では、ベアチップ部品１に印
加する荷重が一定となるように制御する方法を採るので
はなくて、基板電極６の凹み量を検出することでその凹
み量が一定となるように制御する構成を採ることがあ
る。
【００８１】この基板電極６の凹み量は、チップボンダ
ー装置２３のエンコーダ２３６を使って測定できること
になるが、この場合、突出電極４のつぶれ量を考慮する
必要がある。すなわち、チップボンダー装置２３のエン
コーダ２３６で測定される凹み量には、突出電極４のつ
ぶれ量が含まれているので、その測定した凹み量からそ
のつぶれ量を差し引いたものが、本来の基板電極６の凹
み量となる。
【００８２】そこで、本発明では、図２５に示すよう
な、突出電極４にかかる荷重と、そのときの突出電極４
の高さとの対応関係を得ておく構成を採って、ベアチッ
プ部品１を吸着したボンディングヘッド２３４をプリン
ト基板２に向かって押し下げていくとともに、ロードセ
ル２３５でそのときの荷重を測定する。
【００８３】そして、ロードセル２３５が荷重印加を感
知した位置を原点として、更に、ボンディングヘッド２
３４を押し下げていく。このとき、ロードセル２３５に
加わる荷重をｆとするならば、図２５の対応関係に従っ
て、突出電極４のつぶれ量はα（ｆ）として求まるの
で、基板電極６の凹み量は、エンコーダ２３６の出力値
から、この突出電極５のつぶれ量α（ｆ）を差し引いた
値として求まるので、このようにして求まる凹み量が、
規定値となるまでボンディングヘッド２３４を押し下げ
ていく。これにより、基板電極６の凹み量が一定となる
ように制御できることになる。
【００８４】ここで、この構成では、基板電極６を凹ま
せるときに、同時に、突出電極４についても変形してい
く構成を採ったが、前もって、突出電極４がそれ以上変
形しない荷重（図２５中のＦ1 ）を求めておいて、ベア
チップ部品１の突出電極４にこの荷重値Ｆ1 を印加する
ことで、ベアチップ部品１をそれ以上変形しないように
してからチップボンダー装置２３にセットしていくよう
にしてもよい。このようにすると、チップボンダー装置
２３のエンコーダ２３６を見るだけで、基板電極６の凹
み量が一定となるように制御できることになる。
【００８５】また、この構成では、基板電極６を一度に
規定値まで凹ませる構成を採ったが、プリント基板２の
弾性率が高いことでその凹み量を実現するのに大きな荷
重が要求されることになるときには、接着剤に対する加
熱処理時の低い温度のときに、ある程度凹ませ、接着剤
の硬化開始前の高い温度のときに、温度上昇に伴ってプ
リント基板２の弾性率が低下することを利用して、最終
的な凹み量が実現できるようにと凹ませる構成を採って
もよい。この構成を採ると、上述したように、接着剤中
に含まれる気泡を除去する効果も期待できる。
【００８６】図示実施例に従って本発明を説明したが、
本発明はこれに限られるものではない。例えば、実施例
では、ベアチップ部品１とプリント基板２とを接合する
ための接着剤として、加熱硬化タイプのものを用いるこ
とを想定したが、本発明はこれに限られることなく、Ｕ
Ｖ硬化タイプのような別のものを用いる場合にもそのま
ま適用できるのである。
【００８７】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、ベアチップ部品とプリント基板とをフェイ
スダウンで接合する構成を採るときにあって、導電ペー
ストを使用することなく製造できることから、高い生産
性で製造できるようになるとともに、ベアチップ部品と
プリント基板との電気的接続を確実なものにできること
から、高い信頼性を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の説明図である。
【図３】半導体装置の製造ラインの説明図である。
【図４】バンプボンダー装置の説明図である。
【図５】ディスペンサ装置の説明図である。
【図６】遠心真空脱泡装置の説明図である。
【図７】チップボンダー装置の説明図である。
【図８】本発明の一実施例である。
【図９】本発明の一実施例である。
【図１０】導電性弾性体の説明図である。
【図１１】本発明の他の実施例である。
【図１２】本発明の他の実施例である。
【図１３】本発明の一実施例である。
【図１４】本発明の他の実施例である。
【図１５】本発明の他の実施例である。
【図１６】脱泡処理の説明図である。
【図１７】本発明の他の実施例である。
【図１８】表面処理の説明図である。
【図１９】表面処理の説明図である。
【図２０】表面処理の説明図である。
【図２１】従来の接着剤塗布の説明図である。
【図２２】本発明の接着剤塗布の説明図である。
【図２３】本発明の接着剤塗布の説明図である。
【図２４】本発明の荷重処理の説明図である。
【図２５】突出電極の高さと荷重との対応関係図であ
る。
【図２６】半導体装置の構造図である。
【図２７】従来技術の説明図である。
【符号の説明】
１ ベアチップ部品 ２ プリント基板 ３ チップ電極 ４ 突出電極 ６ 基板電極 ７ 接着剤 ８ 導電性弾性体 １０ 半導体装置

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 ＬＳＩのベアチップ部品とプリント基板
    とで構成されて、該ベアチップ部品のチップ電極を該プ
    リント基板の基板電極と電気的に接続しつつ、該ベアチ
    ップ部品と該プリント基板とを接着剤を使って固着する
    ことで構成される半導体装置において、 上記基板電極の上記チップ電極に対応する位置に、導電
    性を有する弾性体を配設するとともに、上記チップ電極
    に、該弾性体に圧着する突出電極を配設する構成を採る
    ことを、 特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 基板電極に配設される導電性弾性体が、プリント基板側
    に凹む凹形状を示すことを、 特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、 基板電極に配設される導電性弾性体が、ベアチップ部品
    側に突出する凸形状を示すことを、 特徴とする半導体装置。
  4. 【請求項４】 ＬＳＩのベアチップ部品とプリント基板
    とで構成されて、該ベアチップ部品のチップ電極を該プ
    リント基板の基板電極と電気的に接続しつつ、該ベアチ
    ップ部品と該プリント基板とを接着剤を使って固着する
    ことで構成される半導体装置において、 上記基板電極を、プリント基板上面に配設するフレキシ
    ブルプリント配線板で実装する構成を採り、 かつ、プリント基板の上記チップ電極に対応する位置に
    弾性体を配設するとともに、上記チップ電極に、上記フ
    レキシブルプリント配線板に圧着する突出電極を配設す
    る構成を採ることを、 特徴とする半導体装置。
  5. 【請求項５】 ＬＳＩのベアチップ部品とプリント基板
    とで構成される半導体装置の製造方法において、 ベアチップ部品のチップ電極に突出電極を形成する第１
    の処理過程と、 プリント基板の基板電極に導電性を有する弾性体を形成
    する第２の処理過程と、 プリント基板のベアチップ部品載置位置に接着剤を塗布
    する第３の処理過程と、 第１の処理過程で形成された突出電極を第２の処理過程
    で形成された導電性弾性体に圧着させつつ、ベアチップ
    部品をプリント基板に押圧するとともに、その押圧中
    に、第３の処理過程で塗布した接着剤を硬化させる第４
    の処理過程とを備えることを、 特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 第２の処理過程で、プリント基板の基板電極に形成した
    導電性弾性体を加熱加圧することで、その形状を規定の
    ものに変形するよう処理することを、 特徴とする半導体装置の製造方法。
  7. 【請求項７】 ＬＳＩのベアチップ部品とプリント基板
    とで構成されて、該ベアチップ部品のチップ電極を該プ
    リント基板の基板電極と電気的に接続しつつ、該ベアチ
    ップ部品と該プリント基板とを接着剤を使って固着する
    ことで構成される半導体装置において、 上記基板電極の上記チップ電極に対応する部分が、プリ
    ント基板内部に凹む形状を示すとともに、上記チップ電
    極に、該凹形状に圧着する突出電極を配設する構成を採
    ることを、特徴とする半導体装置。
  8. 【請求項８】 ＬＳＩのベアチップ部品とプリント基板
    とで構成される半導体装置の製造方法において、 ベアチップ部品のチップ電極に突出電極を形成する第１
    の処理過程と、 プリント基板のベアチップ部品載置位置に接着剤を塗布
    する第２の処理過程と、 第１の処理過程で形成された突出電極とプリント基板の
    基板電極との位置を合わせつつ、ベアチップ部品を接着
    剤の塗布されたプリント基板に載置する第３の処理過程
    と、 第３の処理過程で載置したベアチップ部品をプリント基
    板の基板電極が凹むまでプリント基板に押圧するととも
    に、その押圧中に、第２の処理過程で塗布した接着剤を
    硬化させる第４の処理過程とを備えることを、 特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項８記載の半導体装置の製造方法に
    おいて、 第２の処理過程の処理に先立って、第２の処理過程で塗
    布する接着剤を真空中で回転させることで該接着剤の中
    に含まれる気泡を除去する処理過程を備えることを、 特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項８又は９記載の半導体装置の製
    造方法において、 第２の処理過程の処理に続けて、第２の処理過程で塗布
    した接着剤の粘性が一時的に下がるようにとプリント基
    板を一時的に加熱する処理過程を備えることを、 特徴とする半導体装置の製造方法。
  11. 【請求項１１】 請求項８ないし１０記載の半導体装置
    の製造方法において、 第２の処理過程で、接着剤の塗布位置として、ベアチッ
    プ部品載置位置の中心点及び端点、あるいは、それらの
    点を含む複数の位置を塗布位置として設定するととも
    に、該中心点から遠のくに応じて接着剤の塗布量を減少
    させていく形態に従って、該塗布位置に接着剤を塗布す
    るよう処理することを、 特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項８ないし１１記載の半導体装置
    の製造方法において、 第３の処理過程の処理に先立って、プリント基板の基板
    電極の面精度を粗くする処理過程を備えることを、 特徴とする半導体装置の製造方法。
  13. 【請求項１３】 請求項８ないし１２記載の半導体装置
    の製造方法において、 第４の処理過程で、プリント基板の基板電極の形状値を
    測定することで、該形状値に合わせた押圧力を特定し
    て、その特定した押圧力に従ってベアチップ部品をプリ
    ント基板に押圧するよう処理することを、 特徴とする半導体装置の製造方法。
  14. 【請求項１４】 請求項８ないし１２記載の半導体装置
    の製造方法において、 接着剤を加熱硬化させる構成を採るときには、第４の処
    理過程で、最初、押圧力を小さく設定してベアチップ部
    品をプリント基板に押圧し、続いて、接着剤の硬化が開
    始する前までに、押圧力を増加させ所定の値に設定して
    ベアチップ部品をプリント基板に押圧するよう処理する
    ことを、 特徴とする半導体装置の製造方法。
  15. 【請求項１５】 請求項８ないし１２記載の半導体装置
    の製造方法において、 第４の処理過程で、突出電極のつぶれを考慮しつつ基板
    電極の凹み量を測定して、該凹み量が規定値となるよう
    にとベアチップ部品をプリント基板に押圧するよう処理
    することを、 特徴とする半導体装置の製造方法。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造方
    法において、 第４の処理過程の処理に先立って、突出電極に押圧力を
    加えることで、該突出電極の高さがそれ以上変形を受け
    ないようにする処理過程を備えることを、 特徴とする半導体装置の製造方法。
  17. 【請求項１７】 請求項１５又は１６記載の半導体装置
    の製造方法において、 接着剤を加熱硬化させる構成を採るときには、第４の処
    理過程で、プリント基板の温度上昇に合わせて段階的に
    押圧力を大きくしながら、基板電極の凹み量が規定値と
    なるようにとベアチップ部品をプリント基板に押圧する
    よう処理することを、 特徴とする半導体装置の製造方法。
  18. 【請求項１８】 請求項８ないし１７記載の半導体装置
    の製造方法において、 プリント基板として、大きな弾性変形を示す材料で製造
    されているものを使用することを、 特徴とする半導体装置の製造方法。
JP18183296A 1995-07-11 1996-07-11 半導体装置とその製造方法 Expired - Fee Related JP3270813B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18183296A JP3270813B2 (ja) 1995-07-11 1996-07-11 半導体装置とその製造方法
US08/891,493 US5926694A (en) 1996-07-11 1997-07-11 Semiconductor device and a manufacturing method thereof
US09/172,245 US6172422B1 (en) 1996-07-11 1998-10-14 Semiconductor device and a manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-174633 1995-07-11
JP17463395 1995-07-11
JP18183296A JP3270813B2 (ja) 1995-07-11 1996-07-11 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH0982755A true JPH0982755A (ja) 1997-03-28
JP3270813B2 JP3270813B2 (ja) 2002-04-02

Family

ID=26496180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18183296A Expired - Fee Related JP3270813B2 (ja) 1995-07-11 1996-07-11 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3270813B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019516A1 (en) * 1998-09-30 2000-04-06 Seiko Epson Corporation Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
JP2009110729A (ja) * 2007-10-26 2009-05-21 Shimadzu Corp 高周波誘導加熱装置および高周波誘導加熱装置の製造方法
JP2012009676A (ja) * 2010-06-25 2012-01-12 Japan Radio Co Ltd チップ実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019516A1 (en) * 1998-09-30 2000-04-06 Seiko Epson Corporation Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
US6410364B1 (en) 1998-09-30 2002-06-25 Seiko Epson Corporation Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
US6656771B2 (en) 1998-09-30 2003-12-02 Seiko Epson Corporation Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
JP2009110729A (ja) * 2007-10-26 2009-05-21 Shimadzu Corp 高周波誘導加熱装置および高周波誘導加熱装置の製造方法
JP2012009676A (ja) * 2010-06-25 2012-01-12 Japan Radio Co Ltd チップ実装方法

Also Published As

Publication number Publication date
JP3270813B2 (ja) 2002-04-02

Similar Documents

Publication Publication Date Title
US6172422B1 (en) Semiconductor device and a manufacturing method thereof
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
JP3326382B2 (ja) 半導体装置の製造方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
US6177730B1 (en) Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
JP2003197679A (ja) 半導体装置及びその実装方法並びに実装体
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JP3491827B2 (ja) 半導体装置及びその製造方法
JPH09246320A (ja) 半導体装置とその製造方法
EP1369911A1 (en) Method of manufacturing semiconductor device
JPH0982755A (ja) 半導体装置とその製造方法
JPH10173007A (ja) ベアチップ搭載装置
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JPH11186325A (ja) 半導体装置の製造方法
JPH06151507A (ja) 回路基板上の端子電極とその形成方法及び実装体
JP2004146637A (ja) 半導体装置組立用の樹脂接着材
JPH11288975A (ja) ボンディング方法及びボンディング装置
JPH05235103A (ja) Ｉｃ実装方法
KR100651152B1 (ko) 전자 부품의 본딩 방법 및 전자 부품의 본딩 장치
JP4043720B2 (ja) 半導体装置および半導体装置の製造方法
JP2001189553A (ja) 基板の接合装置及びその装置を用いた基板の接合方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees