JPH05235103A - Ic実装方法 - Google Patents

Ic実装方法

Info

Publication number
JPH05235103A
JPH05235103A JP3906992A JP3906992A JPH05235103A JP H05235103 A JPH05235103 A JP H05235103A JP 3906992 A JP3906992 A JP 3906992A JP 3906992 A JP3906992 A JP 3906992A JP H05235103 A JPH05235103 A JP H05235103A
Authority
JP
Japan
Prior art keywords
conductive adhesive
chip
mounting method
contact
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3906992A
Other languages
English (en)
Inventor
Kunio Kishimoto
邦雄 岸本
Toshiaki Takenaka
敏昭 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3906992A priority Critical patent/JPH05235103A/ja
Publication of JPH05235103A publication Critical patent/JPH05235103A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ICチップと回路基板を接続するIC実装方
法において、接点間で導電性接着剤が接触し、電気的に
ショートするという課題を解決し、導電性接着剤の転写
量を安定させることにより、信頼性の高い接続を得る。 【構成】 ICチップ1の電極パッド2に形成された突
起接点3に導電性接着剤6を安定して転写するため、導
電性接着剤転写時に支持体9上に形成された導電性接着
剤膜7に超音波振動装置12によって微振動を与えて濡
れ性を向上させ、導電性接着剤6の転写を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ICチップに代表され
る電気マイクロ回路素子の入出力パッド上に形成された
突起接点と回路基板上に形成された電極端子とを導電性
接着剤を用いて電気接続するためのIC実装方法に関す
る。
【0002】
【従来の技術】従来、電気マイクロ回路素子の接点領域
と回路基板上の電極端子部との接続には半田付けが良く
利用されていた。しかしながら近年、例えばICフラッ
トパッケージなど小型化と接続端子の増加により接続端
子間、いわゆるピッチ間隔が次第に狭くなり、従来の半
田付け技術で対処することが困難になってきた。また最
近では電卓、電子時計、または液晶ディスプレイなどに
あたっては裸のICチップをガラス基板上の電極に直付
けして実装面積の効率的使用を図ろうとする動きがあ
り、半田付けに変わる有効かつ微細な電気的接続手段と
して強く望まれていた。
【0003】裸のICチップを回路基板上に電極と電気
的に接続する方法としては、ICチップの電極パッド上
に形成した電気導電性の突起接点の頭頂部に導電性接着
剤を塗布し回路基板の電極端子に位置合わせし接着硬化
することでICチップと回路基板の電気的接続を図る技
術がある(特開昭62−285446号公報)。この技
術において、ICチップのパッド上に形成した突起電極
に導電性接着剤を転写塗布する方法として導電性接着剤
膜を形成した支持基材の表面にICチップの突起接点を
押しつけながらICチップの突起接点を導電性接着剤膜
に浸漬する。その後、導電性接着剤膜よりICチップを
取り外すことにより導電性接着剤を突起接点の頭頂部の
みに転写塗布する方法をとっていた。
【0004】以下、図面を参照しながら上述した従来の
IC実装方法について説明する。図6〜図11は従来の
IC実装方法を実施する装置の概略を示したものであ
る。
【0005】図6〜図10において、1はICチップ、
2はICチップ1上に150μmピッチで配置された電
極パッド、3は電極パッド2上にAuを用いてワイヤー
ボンディング法でもって形成した後、約40μmの高さ
に平坦に成形された突起接点、4は回路基板、5は回路
基板4上に形成された端子電極、6は突起接点3に転写
塗布された導電性接着剤、7は導電性接着剤膜、8はI
C保持装置、9は支持体である。
【0006】図6に示すようにIC保持装置8によって
ICチップ1を吸着保持し、支持体9上に導電性接着剤
膜7を形成する。次に図7に示すように支持体9上に形
成した導電性接着剤膜7にICチップ1の電極パッド2
上に形成された突起接点3を支持体9に押しつけるよう
に浸漬する。その後、導電性接着剤膜7より取り外すこ
とにより、図8に示すように、ICチップ1の突起接点
3に導電性接着剤6が転写塗布される。そして、図9に
示すように回路基板4上に形成された端子電極5にIC
チップ1の突起電極3を合わせて実装すると図10に示
すようにICチップ1と回路基板4との接続が行われ
る。
【0007】図11は従来のIC実装方法に用いる導電
性接着剤膜7を形成する装置であり、図において、10
は膜形成ブレード、11は膜形成面である。支持体9上
の膜形成面11上に適量の導電性接着剤をのせ膜形成ブ
レード10を膜形成面11と一定の間隔をもって導電性
接着剤を塗布することで導電性接着剤膜7が形成され
る。
【0008】
【発明が解決しようとする課題】しかしながら、このI
C実装方法では導電性接着剤の特性の差によつてICチ
ップの突起接点への導電性接着剤の転写性に差が生じ易
く導電性接着剤の違いによって導電性接着剤の転写量に
差が生じていた。例えば、ICチップ1の突起接点3に
導電性接着剤の転写量が少ない場合にはガラス基板への
接続安定性がなく信頼性が無くなる。そして、導電性接
着剤の転写量が多すぎる場合には突起接点3が150μ
mという超微細ピッチでガラス基板に接続されているた
め突起接点3間で導電性接着剤が接触し電気的にショー
トするという問題があった。
【0009】本発明は上記課題を解決するものであり、
電気的接続信頼性に優れたIC実装方法を提供すること
を目的とする。
【0010】
【課題を解決するための手段】本発明は上記目的を達成
するために、ICチップの突起接点を導電性接着剤膜に
浸漬した際、超音波振動装置を用いてICチップと導電
性接着剤に振動を与えることにより、ICチップと導電
性接着剤の濡れ性を向上させるものであり、ICチップ
の突起接点への導電性接着剤の転写性を安定させること
ができる。
【0011】
【作用】したがって本発明によれば、上記のようなIC
実装方法を用いることにより、導電性接着剤の粘度や流
動性、チクソ性の許容範囲に幅ができ、これまで使用困
難であった導電性接着剤でもICチップの突起接点に導
電性接着剤を安定して転写することができる。
【0012】
【実施例】以下、本発明の一実施例のIC実装方法につ
いて図1〜図5とともに図6〜図10と同一部分には同
一番号を付して詳しい説明を省略し、相違する点につい
て説明する。
【0013】図1〜図5は本発明の一実施例を示す工程
側面図である。図1〜図5において、12は突起接点3
に導電性接着剤6を転写する際に、支持体9をその上に
保持してICチップ1や導電性接着剤膜7に振動を与え
るための超音波振動装置である。
【0014】図1に示すようにIC保持装置8によって
ICチップ1を吸着保持し、導電性接着剤膜7を形成し
ている支持体9上に位置合わせする。次に図2のように
支持体9上に形成した導電性接着剤膜7にICチップ1
に形成された突起接点3を支持体9に押しつけるように
浸漬する。この工程の時に支持体9の下にある超音波振
動装置12より超音波をICチップ1や導電性接着剤膜
7に与えることによって振動を起こし、導電性接着剤6
と突起接点3の濡れ性を向上させながら導電性接着剤6
の転写を行う。その後、図3に示すように導電性接着剤
膜7よりICチップ1を取り外すと突起接点3に導電性
接着剤6が安定に供給される。そして図4に示すよう
に、ICチップ1の突起接点3と回路基板4の端子電極
5とを位置合わせし、実装することにより、図5に示す
ようにICチップ1と回路基板4の接続が行われる。以
上のような方法を用いることで安定した導電性接着剤供
給が可能となる。
【0015】このように上記実施例によれば、突起接点
3に導電性接着剤6を転写するときに、超音波振動装置
12によってICチップ1や導電性接着剤膜7に振動を
与えているために、極めて安定して導電性接着剤を転写
することができる。
【0016】
【発明の効果】上記実施例より明らかなように本発明は
超音波振動装置を用いてICチップまたは導電性接着剤
に振動を与えながら突起接点に導電性接着剤を転写させ
ているために突起接点と導電性接着剤の濡れ性を向上さ
せることができ、導電性接着剤の転写を安定化させるこ
とができる。そのことにより導電性接着剤の転写量の調
整幅が大きくなり、転写不足による接続不安定や過剰転
写による端子間のショートがなくなり、安定した電気的
接続を行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例のIC実装方法における導電
性接着剤形成工程の初期段階を示す概略図
【図2】同導電性接着剤形成工程の中期段階を示す概略
【図3】同導電性接着剤形成工程の終期段階を示す概略
【図4】同実施例のIC実装方法におけるIC実装工程
の初期段階を示す概略図
【図5】同IC実装工程の終期段階を示す概略図
【図6】従来のIC実装方法における導電性接着剤形成
工程の初期段階を示す概略図
【図7】同導電性接着剤形成工程の中期段階を示す概略
【図8】同導電性接着剤形成工程の終期段階を示す概略
【図9】従来のIC実装方法におけるIC実装工程の初
期段階を示す概略図
【図10】同IC実装工程の終期段階を示す概略図
【図11】従来のIC実装方法に用いる導電性接着剤膜
を形成する装置の概略図
【符号の説明】
1 ICチップ 2 電極パッド 3 突起接点 4 回路基板 5 端子電極 6 導電性接着剤 12 超音波振動装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】ICチップ上の電極パッドに形成された突
    起接点の頭頂部に導電性接着剤を塗布し回路基板の端子
    電極と突起接点とを接続するIC実装方法において、I
    Cチップまたは導電性接着剤に振動を与えながら前記突
    起接点に導電性接着剤を塗布するIC実装方法。
  2. 【請求項2】振動を超音波振動装置により与える請求項
    1記載のIC実装方法。
JP3906992A 1992-02-26 1992-02-26 Ic実装方法 Pending JPH05235103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3906992A JPH05235103A (ja) 1992-02-26 1992-02-26 Ic実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3906992A JPH05235103A (ja) 1992-02-26 1992-02-26 Ic実装方法

Publications (1)

Publication Number Publication Date
JPH05235103A true JPH05235103A (ja) 1993-09-10

Family

ID=12542838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3906992A Pending JPH05235103A (ja) 1992-02-26 1992-02-26 Ic実装方法

Country Status (1)

Country Link
JP (1) JPH05235103A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354561A (ja) * 1998-06-09 1999-12-24 Advantest Corp バンプ形成方法及びバンプ
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
JP2006258826A (ja) * 2006-06-20 2006-09-28 Advantest Corp バンプ形成方法及びバンプ
JP2008205321A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 電子部品および電子装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
JPH11354561A (ja) * 1998-06-09 1999-12-24 Advantest Corp バンプ形成方法及びバンプ
JP2006258826A (ja) * 2006-06-20 2006-09-28 Advantest Corp バンプ形成方法及びバンプ
JP2008205321A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 電子部品および電子装置の製造方法

Similar Documents

Publication Publication Date Title
JPH04263433A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH05235103A (ja) Ic実装方法
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH0982719A (ja) 電極へのフラックス転写方法、バンプの製造方法およびこれらの製造装置
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JPH06168982A (ja) フリップチップ実装構造
KR100306116B1 (ko) 반도체베어칩의다이렉트어테치본딩방법
JPH05166879A (ja) Ic実装方法
JPH08111437A (ja) 半導体装置の実装方法
JP3270813B2 (ja) 半導体装置とその製造方法
JPS63122135A (ja) 半導体チツプの電気的接続方法
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JPH0778847A (ja) 半導体チップの実装方法
JP3202138B2 (ja) バンプ電極の形成方法
JP2502790B2 (ja) Ic部品の実装方法
JPH04246839A (ja) Ic実装方法
KR0182423B1 (ko) 플립 칩 아이씨의 범프 본딩 방법
JPH0621147A (ja) 電子部品の実装方法
JPH0547839A (ja) 半導体集積回路素子実装方法
JPH0274041A (ja) 電子部品の電極形成方法
JPH04240741A (ja) 半導体装置
JP2001237534A (ja) 電子部品実装方法及び電子部品実装用基板
JPH0521438A (ja) 電気的接続接点の形成方法および実装基板の製造方法
JPH08153741A (ja) 半導体装置の製造方法