JP2502790B2 - Ｉｃ部品の実装方法 - Google Patents
Ｉｃ部品の実装方法Info
- Publication number
- JP2502790B2 JP2502790B2 JP2143125A JP14312590A JP2502790B2 JP 2502790 B2 JP2502790 B2 JP 2502790B2 JP 2143125 A JP2143125 A JP 2143125A JP 14312590 A JP14312590 A JP 14312590A JP 2502790 B2 JP2502790 B2 JP 2502790B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductive adhesive
- circuit board
- mounting
- protruding contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ICチップに代表される電気マイクロ回路素
子の入出力電極上に形成された突起接点と回路基板上に
形成された電極端子とを導電性接着剤を用いて電気接続
するIC部品の実装方法に関する。
子の入出力電極上に形成された突起接点と回路基板上に
形成された電極端子とを導電性接着剤を用いて電気接続
するIC部品の実装方法に関する。
従来の技術 従来、電気マイクロ回路素子の入出力電極と回路基板
上の電極端子との接続には半田付けが良く利用されてい
た。しかしながらICフラットパッケージなどでは、小型
化と接続端子の増加により接続端子間隔が次第に狭くな
り、従来の半田付け技術で対処することが困難になって
きた。また最近では電卓，電子時計，液晶ディスプレイ
などで、裸のICチップをガラス基板上の電極に直付けし
て実装面積の効率的使用を図ろうとする動きがあり、半
田付けに変わる有効かつ微細な電気的接続手段が強く望
まれていた。
上の電極端子との接続には半田付けが良く利用されてい
た。しかしながらICフラットパッケージなどでは、小型
化と接続端子の増加により接続端子間隔が次第に狭くな
り、従来の半田付け技術で対処することが困難になって
きた。また最近では電卓，電子時計，液晶ディスプレイ
などで、裸のICチップをガラス基板上の電極に直付けし
て実装面積の効率的使用を図ろうとする動きがあり、半
田付けに変わる有効かつ微細な電気的接続手段が強く望
まれていた。
裸のICチップの入出力電極を回路基板上の電極端子に
電気的に接続する方法としては、ICチップの入出力電極
上に形成した電気導電性の突起接点の頭頂部に導電性接
着剤を塗布し、突起接点を回路基板の電極端子に位置合
わせし、接着硬化することでICチップと回路基板の電気
的接続を図る技術がある（特開昭62−285446号公報）。
この技術において、導電性接着剤の硬化後にICそのもの
の不良や接続部の不良などにより一旦実装したICチップ
の取り替えが必要になる場合がある。この場合、回路基
板から不良ICチップを取り外した後、再度、良品ICチッ
プの突起接点に導電性接着剤を転写塗布して再実装する
ことで不良箇所を修復することが可能となる。
電気的に接続する方法としては、ICチップの入出力電極
上に形成した電気導電性の突起接点の頭頂部に導電性接
着剤を塗布し、突起接点を回路基板の電極端子に位置合
わせし、接着硬化することでICチップと回路基板の電気
的接続を図る技術がある（特開昭62−285446号公報）。
この技術において、導電性接着剤の硬化後にICそのもの
の不良や接続部の不良などにより一旦実装したICチップ
の取り替えが必要になる場合がある。この場合、回路基
板から不良ICチップを取り外した後、再度、良品ICチッ
プの突起接点に導電性接着剤を転写塗布して再実装する
ことで不良箇所を修復することが可能となる。
以下図面を参照しながら、従来のIC部品の実装方法に
おける再実装工程について説明する。
おける再実装工程について説明する。
第２図（ａ）〜（ｄ）は従来例のIC部品の実装方法を
示す工程図である。
示す工程図である。
これらの図において、１は回路基板、２は入出力端子
３を有するICチップ、２は再実装するICチップ、４は回
路基板１上の電極端子、4aは不良ICチップを除去した
後、導電性接着剤の残っていない電極端子、５はICチッ
プ２上の入出力端子３に形成された突起接点、６は導電
性接着剤、6aは再実装時に突起接点に転写された導電性
接着剤である。
３を有するICチップ、２は再実装するICチップ、４は回
路基板１上の電極端子、4aは不良ICチップを除去した
後、導電性接着剤の残っていない電極端子、５はICチッ
プ２上の入出力端子３に形成された突起接点、６は導電
性接着剤、6aは再実装時に突起接点に転写された導電性
接着剤である。
第２図（ａ）に示すICチップ２は、150μｍピッチで
配置した約150個の入出力電極３上にワイヤーボンディ
ング法でAu線を溶着し、突起接点５を形成している。こ
の突起接点５の頭頂部を平坦に成形することで、高さ40
μｍに一様に揃え、その頭頂部に導電性接着剤６を転写
塗布した後、回路基板１の電極端子４にICチップ２の突
起接点５を接続する。その後、導電性接着剤６を硬化す
る。
配置した約150個の入出力電極３上にワイヤーボンディ
ング法でAu線を溶着し、突起接点５を形成している。こ
の突起接点５の頭頂部を平坦に成形することで、高さ40
μｍに一様に揃え、その頭頂部に導電性接着剤６を転写
塗布した後、回路基板１の電極端子４にICチップ２の突
起接点５を接続する。その後、導電性接着剤６を硬化す
る。
第２図（ｂ）は、何らの不良が存在するICチップ２を
交換するため、回路基板１上からICチップ２を取り外す
と、回路基板１の電極端子４上には硬化した導電性接着
剤６が０〜10μｍ程度のばらつきの膜厚で残ることを示
している。
交換するため、回路基板１上からICチップ２を取り外す
と、回路基板１の電極端子４上には硬化した導電性接着
剤６が０〜10μｍ程度のばらつきの膜厚で残ることを示
している。
第２図（ｃ）は、同図（ｂ）で示したICチップ２を取
り外した回路基板に新たな良品ICチップ2aの突起接点５
に導電性接着剤6aを転写塗布し、回路基板１の電極端子
４に位置合わせをした図である。
り外した回路基板に新たな良品ICチップ2aの突起接点５
に導電性接着剤6aを転写塗布し、回路基板１の電極端子
４に位置合わせをした図である。
第２図（ｄ）は、ICチップ2aを回路基板１に実装した
後、導電性接着剤6aを硬化し不良ICを修復した図であ
る。
後、導電性接着剤6aを硬化し不良ICを修復した図であ
る。
一般的な修復方法としては、電極端子４上に残留する
導電性接着剤６を溶剤を用いて拭き取ることが考えられ
る。しかし、拭き取り時のばらつきによる表面の汚染や
拭き取り不足による連続抵抗不安定の問題が存在する。
また、他のICチップがきわめて隣接した位置に同様に実
装されているため溶剤の流れ込みにより導電性接着剤６
に悪影響を与えてしまう。このような問題により拭き取
り方式による修復方法は不適当であった。
導電性接着剤６を溶剤を用いて拭き取ることが考えられ
る。しかし、拭き取り時のばらつきによる表面の汚染や
拭き取り不足による連続抵抗不安定の問題が存在する。
また、他のICチップがきわめて隣接した位置に同様に実
装されているため溶剤の流れ込みにより導電性接着剤６
に悪影響を与えてしまう。このような問題により拭き取
り方式による修復方法は不適当であった。
発明が解決しようとする課題 導電性接着剤を硬化し終ったICチップを回路基板から
取り外すと、回路基板の電極端子上には導電性接着剤が
約０〜10μｍ程度のばらつきの厚みで残っている。不良
ICチップを交換する場合には、回路基板の電極端子上に
残った導電性接着剤の上に再度実装することになるの
で、残った導電性接着剤の高さのばらつきによってICチ
ップの突起接点と回路基板の電極端子の接続状態が各突
起接点ごとに不均一になる。極端な場合には、突起接点
によっては極めて微少な面積しか導電性接着剤が塗布さ
れない部分が存在することがあった。このように接続が
十分でないと初期的には問題はなく長期的には接続抵抗
値の増大を招くなど信頼性上の課題があった。
取り外すと、回路基板の電極端子上には導電性接着剤が
約０〜10μｍ程度のばらつきの厚みで残っている。不良
ICチップを交換する場合には、回路基板の電極端子上に
残った導電性接着剤の上に再度実装することになるの
で、残った導電性接着剤の高さのばらつきによってICチ
ップの突起接点と回路基板の電極端子の接続状態が各突
起接点ごとに不均一になる。極端な場合には、突起接点
によっては極めて微少な面積しか導電性接着剤が塗布さ
れない部分が存在することがあった。このように接続が
十分でないと初期的には問題はなく長期的には接続抵抗
値の増大を招くなど信頼性上の課題があった。
本発明は上記従来の課題を解決するもので、ICチップ
を直接回路基板に導電性接着剤を用いて接続する方法に
おいて、信頼性の高いICチップ交換方法を含むIC部品の
実装方法を提供することを目的とする。
を直接回路基板に導電性接着剤を用いて接続する方法に
おいて、信頼性の高いICチップ交換方法を含むIC部品の
実装方法を提供することを目的とする。
課題を解決するための手段 この目的を達成するために本発明のIC部品の実装方法
は、不良ICチップを取り外した後の回路基板の電極端子
上に残った導電性接着剤高さを平滑化してから新たな食
品のICチップを回路基板の平滑化した導電性接着剤の上
に実装することによってICチップの各突起接点と回路基
板上の電極端子の接続を安定にし良好な電気的接続を得
るようにしたものである。
は、不良ICチップを取り外した後の回路基板の電極端子
上に残った導電性接着剤高さを平滑化してから新たな食
品のICチップを回路基板の平滑化した導電性接着剤の上
に実装することによってICチップの各突起接点と回路基
板上の電極端子の接続を安定にし良好な電気的接続を得
るようにしたものである。
作用 この構成によって、回路基板の電極端子上に残った導
電性接着剤高さは低くかつ平滑化しているため、再実装
後の部品ICチップの接続状態が安定し、電気的良好な状
態が長期に維持できる信頼性の高いIC部品の実装方法が
可能となる。
電性接着剤高さは低くかつ平滑化しているため、再実装
後の部品ICチップの接続状態が安定し、電気的良好な状
態が長期に維持できる信頼性の高いIC部品の実装方法が
可能となる。
実 施 例 以下、本発明の一実施例におけるIC部品の実装方法に
ついて図面を参照しながら説明する。
ついて図面を参照しながら説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例におけるIC
部品の実装方法を示す工程図である。
部品の実装方法を示す工程図である。
第１図（ａ）〜（ｅ）において、第２図に示す従来例
と同一箇所には同一符号を付し、詳細説明を省略した。
なお７は不良のICチップ２を除去した後、回路基板１の
電極端子４上に残った導電性接着剤６を平坦化するため
の押圧板である。
と同一箇所には同一符号を付し、詳細説明を省略した。
なお７は不良のICチップ２を除去した後、回路基板１の
電極端子４上に残った導電性接着剤６を平坦化するため
の押圧板である。
第１図（ａ）に示すように、まずICチップ２上に150
μｍピッチで配置された出力電極３上に高さ40μｍ程度
の突起接点５を形成する。次に、その突起接点５の頭頂
部に導電性接着剤６を転写塗布した後、回路基板１の電
極端子４に位置合わせ接着し、導電性接着剤６を硬化す
る。
μｍピッチで配置された出力電極３上に高さ40μｍ程度
の突起接点５を形成する。次に、その突起接点５の頭頂
部に導電性接着剤６を転写塗布した後、回路基板１の電
極端子４に位置合わせ接着し、導電性接着剤６を硬化す
る。
次に同図（ｂ）に示すように、何らかの不良が存在す
るICチップ２を回路基板１上から取り外す。このとき回
路基板１の電極端子４上には導電性接着剤６が０〜10μ
ｍ程度のばらつきの膜厚で残ることを示している。
るICチップ２を回路基板１上から取り外す。このとき回
路基板１の電極端子４上には導電性接着剤６が０〜10μ
ｍ程度のばらつきの膜厚で残ることを示している。
次に同図（ｃ）に示すように、回路基板１の電極端子
４上に残った導電性接着剤６を押圧板７で加圧し平滑す
る。
４上に残った導電性接着剤６を押圧板７で加圧し平滑す
る。
150個の入出力電極を有するICチップ２を取り外した
後、回路基板１上の電極端子４に残った導電性接着剤６
を押圧板７を用いて加圧し、その平滑状態を確認した結
果を次の表に示す。
後、回路基板１上の電極端子４に残った導電性接着剤６
を押圧板７を用いて加圧し、その平滑状態を確認した結
果を次の表に示す。
次に同図（ｄ）に示すように、新たなICチップ2aを実
装するため突起接点５に新たな導電性接着剤6aを転写塗
布し、約２μｍ程度の高さに平滑化された回路基板１の
電極端子４上に残った導電性接着剤６上に位置合わせを
行う。
装するため突起接点５に新たな導電性接着剤6aを転写塗
布し、約２μｍ程度の高さに平滑化された回路基板１の
電極端子４上に残った導電性接着剤６上に位置合わせを
行う。
次に同図（ｅ）に示すように、位置決めしたICチップ
2aを回路基板１上に実装し、導電性接着剤6aを硬化す
る。
2aを回路基板１上に実装し、導電性接着剤6aを硬化す
る。
以上のように本実施例によれば、ICチップ２を取り外
した後の回路基板１上に残った導電性接着剤９を拭き取
りせず、残った導電性接着剤６を平滑化してICチップ2a
の再実装を行うため、拭き取り時に回路基板１の表面が
汚染されて接続抵抗値が増加する問題が生じない。な
お、導電性接着剤に銀（Ag）が含まれていると、溶剤に
溶け出した銀がマイグレーションの原因にもなり、信頼
性において問題が出てくるので拭き取りは望ましくな
い。
した後の回路基板１上に残った導電性接着剤９を拭き取
りせず、残った導電性接着剤６を平滑化してICチップ2a
の再実装を行うため、拭き取り時に回路基板１の表面が
汚染されて接続抵抗値が増加する問題が生じない。な
お、導電性接着剤に銀（Ag）が含まれていると、溶剤に
溶け出した銀がマイグレーションの原因にもなり、信頼
性において問題が出てくるので拭き取りは望ましくな
い。
発明の効果 以上のように本発明は、不良ICチップを取り外した後
で回路基板の電極端子上に導電性接着剤が残っていて
も、その導電性接着剤を押圧し平滑化することにより残
った導電性接着剤の高さにばらつきがなくなるため、IC
チップの突起接点と回路基板の電極端子との安定した接
続が可能となり、信頼性の向上が図れる優れたIC部品の
実装方法を実現できるものである。
で回路基板の電極端子上に導電性接着剤が残っていて
も、その導電性接着剤を押圧し平滑化することにより残
った導電性接着剤の高さにばらつきがなくなるため、IC
チップの突起接点と回路基板の電極端子との安定した接
続が可能となり、信頼性の向上が図れる優れたIC部品の
実装方法を実現できるものである。
第１図（ａ）〜（ｅ）は本発明の一実施例におけるIC部
品の実装方法を示す工程図、第２図（ａ）〜（ｄ）は従
来のIC部品の実装方法を示す工程図である。 １……回路基板、2,2a……ICチップ、３……入出力電
極、４……電極端子、５……突起接点、6,6a……導電性
接着剤、７……押圧板。
品の実装方法を示す工程図、第２図（ａ）〜（ｄ）は従
来のIC部品の実装方法を示す工程図である。 １……回路基板、2,2a……ICチップ、３……入出力電
極、４……電極端子、５……突起接点、6,6a……導電性
接着剤、７……押圧板。
Claims (2)
- 【請求項１】ICチップ上に突起接点が形成され、前記突
起接点の頭部に導電性接着剤を転写塗布して回路基板の
電極端子上に前記ICチップをフェイスダウン接続するIC
部品の実装方法において、不良となったICチップを外
し、良品ICチップを再実装する手段として、前記回路基
板上の電極端子上に残った前記導電性接着剤を平滑化し
てから新たなICチップ上の突起接点の頭頂部に導電性接
着剤を転写塗布し、前記回路基板上の平滑化した導電性
接着剤の上に前記ICチップをフェイスダウン接続するIC
部品の実装方法。 - 【請求項２】回路基板上に残った導電性接着剤を押圧板
を用いて加圧し、平滑化する請求項１記載のIC部品の実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143125A JP2502790B2 (ja) | 1990-05-31 | 1990-05-31 | Ｉｃ部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143125A JP2502790B2 (ja) | 1990-05-31 | 1990-05-31 | Ｉｃ部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437043A JPH0437043A (ja) | 1992-02-07 |
| JP2502790B2 true JP2502790B2 (ja) | 1996-05-29 |
Family
ID=15331499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2143125A Expired - Fee Related JP2502790B2 (ja) | 1990-05-31 | 1990-05-31 | Ｉｃ部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502790B2 (ja) |
-
1990
- 1990-05-31 JP JP2143125A patent/JP2502790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437043A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
| JPH027180B2 (ja) | ||
| JPH09246320A (ja) | 半導体装置とその製造方法 | |
| JP2000195900A (ja) | 半導体装置 | |
| JP2502790B2 (ja) | Ｉｃ部品の実装方法 | |
| JPH0121620B2 (ja) | ||
| JP2005116596A (ja) | 接合方法 | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JP3264072B2 (ja) | 電子部品およびその製造方法 | |
| JPH05166879A (ja) | Ｉｃ実装方法 | |
| JPH05235103A (ja) | Ｉｃ実装方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JPH0442550A (ja) | 電子部品の実装方法 | |
| JP2002340933A (ja) | 半導体装置の検査治具およびその製造方法 | |
| JP2921179B2 (ja) | フリップチップの実装方法 | |
| JPH04246839A (ja) | Ｉｃ実装方法 | |
| JPS6348157B2 (ja) | ||
| JP2615149B2 (ja) | Ｉｃチップの実装方法 | |
| JP3041980B2 (ja) | 液晶パネル及び液晶パネルの製造方法 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JP2626066B2 (ja) | 接着剤膜厚調整方法及び接着剤膜作成装置 | |
| JP2000208907A (ja) | 電子部品の実装方法 | |
| JP2002009422A (ja) | 電子部品の実装方法及び実装体 | |
| JPH04117477A (ja) | 異方性導電材料及びこれを用いた集積回路素子の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |