JPH02101753A - 半導体チップの取付構造 - Google Patents
半導体チップの取付構造Info
- Publication number
- JPH02101753A JPH02101753A JP25537088A JP25537088A JPH02101753A JP H02101753 A JPH02101753 A JP H02101753A JP 25537088 A JP25537088 A JP 25537088A JP 25537088 A JP25537088 A JP 25537088A JP H02101753 A JPH02101753 A JP H02101753A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive
- circuit
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000000853 adhesive Substances 0.000 claims abstract description 47
- 230000001070 adhesive effect Effects 0.000 claims abstract description 47
- 239000011521 glass Substances 0.000 abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010931 gold Substances 0.000 abstract description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229920003002 synthetic resin Polymers 0.000 abstract description 3
- 239000000057 synthetic resin Substances 0.000 abstract description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011651 chromium Substances 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910003437 indium oxide Inorganic materials 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052804 chromium Inorganic materials 0.000 abstract 1
- 229910052715 tantalum Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000001723 curing Methods 0.000 description 7
- 239000002245 particle Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000002313 adhesive film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 241000190020 Zelkova serrata Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000003925 fat Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本考案は半導体チップの取付は構造に関する。
主面より突出した電極を有する半導体チップ(例えばバ
ンプ付ICなど)を配線基板に取付ける構造として、半
導体チップの電極とこれに対応する回路端子が形成され
た配線基板面との間に接着剤を介し、このICチップと
配vA基板とを押圧することにより、ICチップの電極
と配線基板を導通かつ接着接合することが知られている
。このための接着剤としては、!!縁性接着剤中に導電
性粒子を混入してなる異方導電性接着剤を用1するもの
と、絶縁性接着側を用いる場合とがある。
ンプ付ICなど)を配線基板に取付ける構造として、半
導体チップの電極とこれに対応する回路端子が形成され
た配線基板面との間に接着剤を介し、このICチップと
配vA基板とを押圧することにより、ICチップの電極
と配線基板を導通かつ接着接合することが知られている
。このための接着剤としては、!!縁性接着剤中に導電
性粒子を混入してなる異方導電性接着剤を用1するもの
と、絶縁性接着側を用いる場合とがある。
上記した接着剤による電極接続法においてlよ、耐湿性
や熱衝撃試験に代表される長期接続信鯨性が不十分であ
るために、電極接VX後に例七fシIJコーン、エポキ
シ樹脂又は紫外線硬化型接着剤などで別途接続部を覆い
、接続部への水分の侵入防止や機械的接続強度の補強を
行う、いわゆる封止がなされるのが一般的である。
や熱衝撃試験に代表される長期接続信鯨性が不十分であ
るために、電極接VX後に例七fシIJコーン、エポキ
シ樹脂又は紫外線硬化型接着剤などで別途接続部を覆い
、接続部への水分の侵入防止や機械的接続強度の補強を
行う、いわゆる封止がなされるのが一般的である。
上記した従来技術は、電極の接続と封止の2段階工程で
あることから作業が複9i7あリコストアップを招くこ
とに加えて、以下に述べるような2種の接着剤を使い分
けることに起因する問題点を多く有しており、十分な信
頼性が得られていなかった。
あることから作業が複9i7あリコストアップを招くこ
とに加えて、以下に述べるような2種の接着剤を使い分
けることに起因する問題点を多く有しており、十分な信
頼性が得られていなかった。
すなわち、電極接続後に封止することから電極接続用接
着剤としては、封止用接着剤中に含まれる主剤、溶剤、
希釈剤、触媒、及び硬化剤などに対し溶解、11?11
、反応などを示さない化学的安定性を有すること、封止
用接着剤の硬化時における熱、光、電子線などのエネル
ギーに対する悪影響がなく硬化時に発生する応力に耐え
て電極の接続を保持できること、電極の接続を維持する
ために熱膨張率や弾性率を考慮した2種の接着剤の熱応
力の整合、及び界面の密着性に優れることなどが要求さ
れる。
着剤としては、封止用接着剤中に含まれる主剤、溶剤、
希釈剤、触媒、及び硬化剤などに対し溶解、11?11
、反応などを示さない化学的安定性を有すること、封止
用接着剤の硬化時における熱、光、電子線などのエネル
ギーに対する悪影響がなく硬化時に発生する応力に耐え
て電極の接続を保持できること、電極の接続を維持する
ために熱膨張率や弾性率を考慮した2種の接着剤の熱応
力の整合、及び界面の密着性に優れることなどが要求さ
れる。
本考案は、上記問題点に鑑みてなされたものであり、製
造工程の短縮と接続信頼性の向上に有効な半導体チップ
の配線基板への取付構造を提供するものである。
造工程の短縮と接続信頼性の向上に有効な半導体チップ
の配線基板への取付構造を提供するものである。
本考案の一つは、主面より突出した電極を有する半導体
チップと配線板の回路との取付構造において、前記半導
体チップの電極表面と配線板の回路面との電極表面又は
回路面の凹凸による接触部を除いた半導体チップの実質
的な全表面が同一の接着剤により覆われてなることを特
徴とする。
チップと配線板の回路との取付構造において、前記半導
体チップの電極表面と配線板の回路面との電極表面又は
回路面の凹凸による接触部を除いた半導体チップの実質
的な全表面が同一の接着剤により覆われてなることを特
徴とする。
本考案を以下図面を参照しながら説明する。
第1図は、本発明の基本構成を示す断面模式図である。
第1図において、半導体チップ1はICやLSI、チッ
プコンデンサ等であり、これら半導体チップは主面から
突出した多数の電極2を有する。突出した電極としては
、金や半田などからなるいわゆるバンプが代表的である
。これら電極と接続する配線板は、ガラス、合成樹脂又
は金属等の基板3上に、銅、アルミニウム、金、クロム
、タンタル、又は酸化インジウム(ITO)などからな
る回路4を形成してなるものである0本考案は、電極2
の表面と回路4の表面との表面の凹凸による接触部を除
いて半導体チップ1の全表面が同一の接着剤5により実
質的に覆われてなるものであり、接着剤5としてはエポ
キシ系、アクリル系、シリコーン系などの合成I!1脂
類や低融点ガラスなどが適用できる。これら接着剤中に
は導電性粒子が10体積%以下の少I添加されていても
良い、導電性粒子を含む場合には、電極2と配線4との
電気的接触を得やすいことから好ましい、接着剤5は半
導体チップを回路4上に取付ける際に、細部への充填性
を得やす(するために十分な流動性を有し、一方散付終
了後には流動性の少ないものが信頼性を確保する上で有
効である。これらの例としては、接続時の加熱加圧下や
紫外5it(U■)などにより急速硬化する硬化型接着
剤がある。
プコンデンサ等であり、これら半導体チップは主面から
突出した多数の電極2を有する。突出した電極としては
、金や半田などからなるいわゆるバンプが代表的である
。これら電極と接続する配線板は、ガラス、合成樹脂又
は金属等の基板3上に、銅、アルミニウム、金、クロム
、タンタル、又は酸化インジウム(ITO)などからな
る回路4を形成してなるものである0本考案は、電極2
の表面と回路4の表面との表面の凹凸による接触部を除
いて半導体チップ1の全表面が同一の接着剤5により実
質的に覆われてなるものであり、接着剤5としてはエポ
キシ系、アクリル系、シリコーン系などの合成I!1脂
類や低融点ガラスなどが適用できる。これら接着剤中に
は導電性粒子が10体積%以下の少I添加されていても
良い、導電性粒子を含む場合には、電極2と配線4との
電気的接触を得やすいことから好ましい、接着剤5は半
導体チップを回路4上に取付ける際に、細部への充填性
を得やす(するために十分な流動性を有し、一方散付終
了後には流動性の少ないものが信頼性を確保する上で有
効である。これらの例としては、接続時の加熱加圧下や
紫外5it(U■)などにより急速硬化する硬化型接着
剤がある。
UV硬化の場合には光不透過部が未硬化となり易いこと
から嫌気硬化を併用することが好ましい。
から嫌気硬化を併用することが好ましい。
硬化前の接着剤は、液状でもブロック状などの固形状で
あってもよいが、取扱い上の容易さからフィルム状であ
ることが好ましく、またフィルム状であると厚みが均一
であり取付作業を無溶剤下で精度よく行うことができる
。取付時の接着剤は、半導体チップ1と回路4の間に載
置するか、あるいは半導体チップ上に1yIL、加熱加
圧することで流動と硬化を行う、この時、加圧により電
極2と回路4とで電気的接続が可能となり、過剰の接着
剤で半導体チップ1を覆うことにより封止される。半導
体チップへの接着剤の被覆厚みとしては特に制限はない
が、10〜1,000Ijm程度が実用的である。
あってもよいが、取扱い上の容易さからフィルム状であ
ることが好ましく、またフィルム状であると厚みが均一
であり取付作業を無溶剤下で精度よく行うことができる
。取付時の接着剤は、半導体チップ1と回路4の間に載
置するか、あるいは半導体チップ上に1yIL、加熱加
圧することで流動と硬化を行う、この時、加圧により電
極2と回路4とで電気的接続が可能となり、過剰の接着
剤で半導体チップ1を覆うことにより封止される。半導
体チップへの接着剤の被覆厚みとしては特に制限はない
が、10〜1,000Ijm程度が実用的である。
第2図(1)〜(4)は、電極2と回路4との接触状況
を示す断面模式図である。ここに電極2および配線4上
の表面は、その一方もしくは双方が微細な凹凸を有する
ことが必要である。これらの電極や回路の表面は、一般
的に数人〜数μm程度の凹凸が存在することがよく知ら
れておりそのままでも通用できるが、第2図(1)〜(
3)に代表例を示したような;極2や回路4上に積極的
に微細な凹凸を形成することが好ましい、このような微
細凹凸を形成する方法としては、を解方法や機械的手法
等による研究や、薬液による粗化などの一般的方法が通
用でき、また接着剤中への少量の導電粒子の添加によっ
ても同様な効果を得ることができる。
を示す断面模式図である。ここに電極2および配線4上
の表面は、その一方もしくは双方が微細な凹凸を有する
ことが必要である。これらの電極や回路の表面は、一般
的に数人〜数μm程度の凹凸が存在することがよく知ら
れておりそのままでも通用できるが、第2図(1)〜(
3)に代表例を示したような;極2や回路4上に積極的
に微細な凹凸を形成することが好ましい、このような微
細凹凸を形成する方法としては、を解方法や機械的手法
等による研究や、薬液による粗化などの一般的方法が通
用でき、また接着剤中への少量の導電粒子の添加によっ
ても同様な効果を得ることができる。
本考案の第二の態様としては、第2図(4)に示すよう
に半導体チップ側の電極2が主面6と同等もしくは陥没
状の場合に回路4上の回路を凸状に形成し、第一のB欅
と同様に取り付けることにより同様な効果を得ることが
できる。
に半導体チップ側の電極2が主面6と同等もしくは陥没
状の場合に回路4上の回路を凸状に形成し、第一のB欅
と同様に取り付けることにより同様な効果を得ることが
できる。
第3〜5図を用いて、フィルム状接着剤を用いた場合の
半導体チップの取付は構造を得る方法について説明する
。
半導体チップの取付は構造を得る方法について説明する
。
先ず半導体チンプlの電極2と配線板上の回路4とを位
置合せして載置する。この時、図示してないが位置合せ
部を粘着テープ類や瞬間接着剤あるいは周辺部を加圧す
るなどして仮止めすることが好ましい0次にポリエチレ
ンテレフタレートなどの耐熱性を有するフィルム基材8
上に接着剤5を形成したフィルム状接着剤を半導体チッ
プ1上にかぶせて加熱加圧する0以上の工程はフィルム
状接着剤に半導体チップの背面(主面の反対面)を貼付
けてから位置合せしても、あるいは基材を有しないフィ
ルム状接着剤を電極2と回路4間にi!置して位置合わ
せするなどしてもよい。
置合せして載置する。この時、図示してないが位置合せ
部を粘着テープ類や瞬間接着剤あるいは周辺部を加圧す
るなどして仮止めすることが好ましい0次にポリエチレ
ンテレフタレートなどの耐熱性を有するフィルム基材8
上に接着剤5を形成したフィルム状接着剤を半導体チッ
プ1上にかぶせて加熱加圧する0以上の工程はフィルム
状接着剤に半導体チップの背面(主面の反対面)を貼付
けてから位置合せしても、あるいは基材を有しないフィ
ルム状接着剤を電極2と回路4間にi!置して位置合わ
せするなどしてもよい。
加熱加圧時に過剰の接着剤により半導体チップの表面を
効率よく覆う方法として、半導体チップの周辺を枠7で
囲む方法があり好ましく適用できる。この場合の枠7と
しては、回路上にプラスチック等を用いて別途枠を形成
(第3図)したり、あるいは接続に必要な部分を除いて
配線板上にカバーフィルムを設けて枠とする(第4図)
こと等があげられる。これらの枠の高さは、第3〜5図
のように半導体チップより若干高(することが好ましく
、この時第3〜4図のように枠の一部に貫通孔9を設け
るかあるいは第5図のように基板3に貫通孔9を設ける
等して、接着剤が枠内に充填された後の逃げ口を形成す
ることが好ましい、この逃げ口としては、配線板の回路
4が基板3面より一定の高さを存する場合にはこの段差
を利用でき、この場合枠に貫通孔を設けな(でもよい、
これらの枠7は、半導体チップ上の接着剤被覆厚みを制
御するスペーサとしても有効である。この枠は用済後除
去しても良(、フィルム状接着剤は膜厚を管理すること
て必要部のみに充填されるようにすることが好ましい、
また接@Mの基材8はそのままでも良いし、あるいは剥
離しても良くこの時は必要に応じて基材面にシリコーン
などによる剥離処理を行えば良い。
効率よく覆う方法として、半導体チップの周辺を枠7で
囲む方法があり好ましく適用できる。この場合の枠7と
しては、回路上にプラスチック等を用いて別途枠を形成
(第3図)したり、あるいは接続に必要な部分を除いて
配線板上にカバーフィルムを設けて枠とする(第4図)
こと等があげられる。これらの枠の高さは、第3〜5図
のように半導体チップより若干高(することが好ましく
、この時第3〜4図のように枠の一部に貫通孔9を設け
るかあるいは第5図のように基板3に貫通孔9を設ける
等して、接着剤が枠内に充填された後の逃げ口を形成す
ることが好ましい、この逃げ口としては、配線板の回路
4が基板3面より一定の高さを存する場合にはこの段差
を利用でき、この場合枠に貫通孔を設けな(でもよい、
これらの枠7は、半導体チップ上の接着剤被覆厚みを制
御するスペーサとしても有効である。この枠は用済後除
去しても良(、フィルム状接着剤は膜厚を管理すること
て必要部のみに充填されるようにすることが好ましい、
また接@Mの基材8はそのままでも良いし、あるいは剥
離しても良くこの時は必要に応じて基材面にシリコーン
などによる剥離処理を行えば良い。
本考案によれば、半導体チップの微細電極と配線回路と
の接続を電極又は回路上の微細凹凸を利用して行うこと
から、接着剤中には導電粒子を全く含まない場合でも接
続が可能となる。このとき、半導体チップ面の各電極は
個々に独立して絶縁されるので絶縁耐力が高まることが
ら、電極配置をより高密度とすることが可能となる。を
極接続後の過剰の接着剤は、半導体チップ面を覆ってな
ることから半導体チップは外界から十分に遮蔽されて封
止される。このとき、電極接続部と封止部とで同一の接
着剤を用いることがら作業が簡単となり、従来問題とさ
れた化学的安定性や熱応力の整合性、界面のVi着性な
どの配慮が不必要となり信転性を大きく向上することが
できる。
の接続を電極又は回路上の微細凹凸を利用して行うこと
から、接着剤中には導電粒子を全く含まない場合でも接
続が可能となる。このとき、半導体チップ面の各電極は
個々に独立して絶縁されるので絶縁耐力が高まることが
ら、電極配置をより高密度とすることが可能となる。を
極接続後の過剰の接着剤は、半導体チップ面を覆ってな
ることから半導体チップは外界から十分に遮蔽されて封
止される。このとき、電極接続部と封止部とで同一の接
着剤を用いることがら作業が簡単となり、従来問題とさ
れた化学的安定性や熱応力の整合性、界面のVi着性な
どの配慮が不必要となり信転性を大きく向上することが
できる。
本考案の実施例を、第3図の場合を例にとり更に説明す
るが、本考案はこれに限定されるものではない。
るが、本考案はこれに限定されるものではない。
ガラス板上に半導体チップ(5m+角、高さ0.5閣、
主面の4辺周囲に50μm角、高さ20amのバンプが
200個形成、バンプ断面の電子顕微鏡による平均粗さ
1.5μm)のバンブ配置と対応した接続端子を有する
170回路を形成した配線板を用意した。この配線板上
には、半導体装置部の周囲を囲むように、ポリブチレン
テレフタレート製の枠(内寸法6目角、肉rg−1m!
l、高さ0.6 m、−辺の上部に111m角の貫通孔
付)を配置した。
主面の4辺周囲に50μm角、高さ20amのバンプが
200個形成、バンプ断面の電子顕微鏡による平均粗さ
1.5μm)のバンブ配置と対応した接続端子を有する
170回路を形成した配線板を用意した。この配線板上
には、半導体装置部の周囲を囲むように、ポリブチレン
テレフタレート製の枠(内寸法6目角、肉rg−1m!
l、高さ0.6 m、−辺の上部に111m角の貫通孔
付)を配置した。
方接層フィルムとして、エポキシ樹脂/ポリビニルブチ
ラール/潜在性硬化剤を主成分とする接着フィルムをポ
リエチレンテレフタレートフィルム(厚み50μm)上
に形成し、室温で粘着性を有する厚み250amの接着
フィルムを得た。
ラール/潜在性硬化剤を主成分とする接着フィルムをポ
リエチレンテレフタレートフィルム(厚み50μm)上
に形成し、室温で粘着性を有する厚み250amの接着
フィルムを得た。
上記接着フィルム面に半導体チップの背面(バンプ形成
側の裏面)を貼付け、周囲を切断してlQm角の接着フ
ィルムの中央に半導体チップを形成した。ガラス回路側
から顕微鏡下でガラス回路とバンプとの位置合わせし、
180℃−20kg/d−30秒の加熱加圧を行った。
側の裏面)を貼付け、周囲を切断してlQm角の接着フ
ィルムの中央に半導体チップを形成した。ガラス回路側
から顕微鏡下でガラス回路とバンプとの位置合わせし、
180℃−20kg/d−30秒の加熱加圧を行った。
上記操作において、初期段階では接着剤は未硬化状のた
め低粘度であり半導体チップを覆うように流動し、後期
において潜在性硬化剤の活性化と共に増粘し硬化反応が
終了した0本例においては、取付操作前には枠の固定を
行わなかったが、流動した接着剤により回路上に枠も接
着しており枠付で以下の評価を行った。
め低粘度であり半導体チップを覆うように流動し、後期
において潜在性硬化剤の活性化と共に増粘し硬化反応が
終了した0本例においては、取付操作前には枠の固定を
行わなかったが、流動した接着剤により回路上に枠も接
着しており枠付で以下の評価を行った。
上記よりなる半導体チップの取付構造品の121“Cプ
レッシャークンカー試験を行ったところ200時間処理
でも異常は発生せず、良好な電極の接続と封止とが合せ
て得られていることがわかった。
レッシャークンカー試験を行ったところ200時間処理
でも異常は発生せず、良好な電極の接続と封止とが合せ
て得られていることがわかった。
以上詳述したように、本考案によれば作業工程の簡略化
と信転性の著しく向上した半導体チップの回路への取付
が可能となる。
と信転性の著しく向上した半導体チップの回路への取付
が可能となる。
第1図は、本考案の半導体チップの取付は構造の基本構
成を示す断面模式図、第2図は本考案に用いる電極と配
線との接触状況を示す断面模式図、第3〜5図は本考案
の他のB様を示す半導体チップの取付は構造を示す断面
模式図である。 半導体チップ 基板 接着剤 枠 貫通孔 符号の説明 2 電極 4 回路 6 主面 8 基材 第1図 第3図 M4 図 第5図 手続補正書動式)
成を示す断面模式図、第2図は本考案に用いる電極と配
線との接触状況を示す断面模式図、第3〜5図は本考案
の他のB様を示す半導体チップの取付は構造を示す断面
模式図である。 半導体チップ 基板 接着剤 枠 貫通孔 符号の説明 2 電極 4 回路 6 主面 8 基材 第1図 第3図 M4 図 第5図 手続補正書動式)
Claims (1)
- 【特許請求の範囲】 1、主面より突出した電極を有する半導体チップと配線
板の回路との取付構造において、前記半導体チップの電
極表面と配線板の回路面との電極表面又は回路表面の凹
凸による接触部を除いた半導体チップの実質的な全表面
が同一の接着剤により覆われてなることを特徴とする半
導体チップの取付構造。 2、主面と同等又は陥没状の電極有する半導体チップと
凸状の回路を有する配線板の回路との取付構造において
、前記半導体チップの電極表面と配線板の凸状の回路面
との電極表面又は回路表面の応答による接触部を除いた
半導体チップの実質的な全表面が同一の接着剤により覆
われてなることを特徴とする半導体チップの取付構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25537088A JPH02101753A (ja) | 1988-10-11 | 1988-10-11 | 半導体チップの取付構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25537088A JPH02101753A (ja) | 1988-10-11 | 1988-10-11 | 半導体チップの取付構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02101753A true JPH02101753A (ja) | 1990-04-13 |
Family
ID=17277827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25537088A Pending JPH02101753A (ja) | 1988-10-11 | 1988-10-11 | 半導体チップの取付構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02101753A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097097A (en) * | 1996-08-20 | 2000-08-01 | Fujitsu Limited | Semiconductor device face-down bonded with pillars |
WO2005045919A1 (ja) * | 2003-11-11 | 2005-05-19 | Toray Engineering Co.,Ltd. | 非接触idカード及びその製造方法 |
WO2006109627A1 (ja) * | 2005-04-06 | 2006-10-19 | Toagosei Co., Ltd. | 導電性ペースト及び回路基板並びに回路物品及びその製造方法 |
-
1988
- 1988-10-11 JP JP25537088A patent/JPH02101753A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097097A (en) * | 1996-08-20 | 2000-08-01 | Fujitsu Limited | Semiconductor device face-down bonded with pillars |
WO2005045919A1 (ja) * | 2003-11-11 | 2005-05-19 | Toray Engineering Co.,Ltd. | 非接触idカード及びその製造方法 |
US7332798B2 (en) | 2003-11-11 | 2008-02-19 | Toray Engineering Company, Limited | Non-contact ID card and manufacturing method thereof |
WO2006109627A1 (ja) * | 2005-04-06 | 2006-10-19 | Toagosei Co., Ltd. | 導電性ペースト及び回路基板並びに回路物品及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5903056A (en) | Conductive polymer film bonding technique | |
US5783465A (en) | Compliant bump technology | |
JP2730357B2 (ja) | 電子部品実装接続体およびその製造方法 | |
US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP3219043B2 (ja) | 半導体装置のパッケージ方法および半導体装置 | |
JPH09330950A (ja) | 半導体装置及びその製造方法 | |
JPH05243231A (ja) | 電子部品実装接続体およびその製造方法 | |
JPH0793342B2 (ja) | 電極の形成方法 | |
JPS63150930A (ja) | 半導体装置 | |
JPH05218137A (ja) | 半導体装置の製造方法 | |
JPH02101753A (ja) | 半導体チップの取付構造 | |
JPH09246325A (ja) | 半導体素子の実装構造及びその製造方法 | |
JPH03225934A (ja) | 半導体集積回路素子の接続方法 | |
KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
JPH01192125A (ja) | 半導体装置の実装構造 | |
JPS62132331A (ja) | 半導体装置の製造方法 | |
JPH04171970A (ja) | 半導体装置 | |
JPH012331A (ja) | 半導体装置の製造方法 | |
JPS6392036A (ja) | 半導体装置の実装構造 | |
JP2928755B2 (ja) | 電子部品の製造方法 | |
JP3235520B2 (ja) | 半導体装置の製造方法 | |
JP2957955B2 (ja) | 半導体装置及びその製造方法 | |
JPS6313337A (ja) | 半導体素子の実装方法 | |
JP3032111B2 (ja) | 表示装置の実装構造 | |
JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 |