JP2957955B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2957955B2 JP2957955B2 JP22888896A JP22888896A JP2957955B2 JP 2957955 B2 JP2957955 B2 JP 2957955B2 JP 22888896 A JP22888896 A JP 22888896A JP 22888896 A JP22888896 A JP 22888896A JP 2957955 B2 JP2957955 B2 JP 2957955B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- insulating resin
- semiconductor device
- semiconductor element
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特にフリップチップ実装技術を用いた
半導体装置及びその製造方法に関するものである。
製造方法に関し、特にフリップチップ実装技術を用いた
半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子の集積度が高くなり、
半導体装置の小型化及び接続端子の狭ピッチ化が進み、
そのためフリップチップ実装技術用いた半導体装置の開
発が盛んに行われている。以下図面を参照しながら、従
来のフリップチップ実装技術を用いた半導体装置の一例
について説明する。
半導体装置の小型化及び接続端子の狭ピッチ化が進み、
そのためフリップチップ実装技術用いた半導体装置の開
発が盛んに行われている。以下図面を参照しながら、従
来のフリップチップ実装技術を用いた半導体装置の一例
について説明する。
【０００３】図５に従来のフリップチップ実装技術を用
いた半導体装置の平面図、及び図６に図５のII-II 線の
断面図を示す。半導体素子１０１の素子形成面上にはア
ルミ電極端子１０２が形成されている。アルミ電極端子
１０２面上には、Ａｕ、Ｃｕ等の導電性金属材料からな
る突起電極１０３が形成されている。一方、樹脂、セラ
ミックス、ガラス等の絶縁物からなる回路基板１０４の
主面上には、所望の配線パターン及び電極端子１０５が
形成されている。電極端子１０５は配線パターンに接続
され、フリップチップ実装の際、半導体素子１０１と電
気的接続を行う。突起電極１０３と電極端子１０５と
は、導電性接着剤１０６により電気的に接続されてい
る。導電性接着剤１０６はＡｇ、Ｃｕ、Ｎｉ等の導電性
金属材料の粉体を樹脂中に含んだ接着剤であり、突起電
極１０３と共に電気的結合層１０７を形成する。半導体
素子１０１と回路基板１０４の間の隙間部は絶縁樹脂１
０８が充填されている。絶縁樹脂１０８が硬化される
と、その硬化収縮応力により半導体素子１０１と回路基
板１０４を接着した後、強力に引きつけて固定する。そ
のため、半導体装置における半導体素子１０１と回路基
板１０４の接続の機械的強度を高められ、安定を保たれ
る。
いた半導体装置の平面図、及び図６に図５のII-II 線の
断面図を示す。半導体素子１０１の素子形成面上にはア
ルミ電極端子１０２が形成されている。アルミ電極端子
１０２面上には、Ａｕ、Ｃｕ等の導電性金属材料からな
る突起電極１０３が形成されている。一方、樹脂、セラ
ミックス、ガラス等の絶縁物からなる回路基板１０４の
主面上には、所望の配線パターン及び電極端子１０５が
形成されている。電極端子１０５は配線パターンに接続
され、フリップチップ実装の際、半導体素子１０１と電
気的接続を行う。突起電極１０３と電極端子１０５と
は、導電性接着剤１０６により電気的に接続されてい
る。導電性接着剤１０６はＡｇ、Ｃｕ、Ｎｉ等の導電性
金属材料の粉体を樹脂中に含んだ接着剤であり、突起電
極１０３と共に電気的結合層１０７を形成する。半導体
素子１０１と回路基板１０４の間の隙間部は絶縁樹脂１
０８が充填されている。絶縁樹脂１０８が硬化される
と、その硬化収縮応力により半導体素子１０１と回路基
板１０４を接着した後、強力に引きつけて固定する。そ
のため、半導体装置における半導体素子１０１と回路基
板１０４の接続の機械的強度を高められ、安定を保たれ
る。
【０００４】以上のように構成された従来の半導体装置
の製造方法を図７を用いて説明する。まず、通常の半導
体プロセスにおいて所望の素子や配線及び絶縁膜を形成
した半導体素子１０１を多数個形成した半導体ウエハを
作製する。次に、アルミ電極端子１０２にプローブを接
触させ電気的検査を行い半導体素子１０１の良否を判定
したうえで、突起電極１０３を形成する。さらに、半導
体ウエハを個々の半導体素子１０１に切断加工する。一
方、予めＡｕやＣｕ等の導電性金属材料を用いて、絶縁
物からなる回路基板１０４上に所望の配線パターンや電
極端子１０５を形成しておく。この回路基板１０４上の
半導体素子１０１搭載面に、必要量の未硬化絶縁樹脂１
１２をディスペンサ等により塗布した上で、導電性接着
剤１０６を介して所定の電極端子１０５と突起電極１０
３が当接して、電気的接続が行えるように加圧加熱ヘッ
ド１１０を用いて半導体素子１０１をフェースダウンに
て配置する。その際、未硬化の絶縁樹脂１１２は半導体
素子１０１全面に押し広げられる。その後、加圧加熱ヘ
ッド１１０により必要量の加圧を半導体素子１０１裏面
より加えながら、加圧加熱ヘッド１１０及び加熱ステー
ジ１１１により所定の加熱を行い導電性接着剤１０６及
び未硬化の絶縁樹脂１１２を硬化させる。以上のように
してフリップチップ実装技術を用いた半導体装置を製造
していた。
の製造方法を図７を用いて説明する。まず、通常の半導
体プロセスにおいて所望の素子や配線及び絶縁膜を形成
した半導体素子１０１を多数個形成した半導体ウエハを
作製する。次に、アルミ電極端子１０２にプローブを接
触させ電気的検査を行い半導体素子１０１の良否を判定
したうえで、突起電極１０３を形成する。さらに、半導
体ウエハを個々の半導体素子１０１に切断加工する。一
方、予めＡｕやＣｕ等の導電性金属材料を用いて、絶縁
物からなる回路基板１０４上に所望の配線パターンや電
極端子１０５を形成しておく。この回路基板１０４上の
半導体素子１０１搭載面に、必要量の未硬化絶縁樹脂１
１２をディスペンサ等により塗布した上で、導電性接着
剤１０６を介して所定の電極端子１０５と突起電極１０
３が当接して、電気的接続が行えるように加圧加熱ヘッ
ド１１０を用いて半導体素子１０１をフェースダウンに
て配置する。その際、未硬化の絶縁樹脂１１２は半導体
素子１０１全面に押し広げられる。その後、加圧加熱ヘ
ッド１１０により必要量の加圧を半導体素子１０１裏面
より加えながら、加圧加熱ヘッド１１０及び加熱ステー
ジ１１１により所定の加熱を行い導電性接着剤１０６及
び未硬化の絶縁樹脂１１２を硬化させる。以上のように
してフリップチップ実装技術を用いた半導体装置を製造
していた。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の構成及び方法では、未硬化の絶縁樹脂が押し
広げられる際に、導電性接着剤を押し流したり、あるい
は導電性接着剤と電極端子の接着界面に絶縁樹脂が入り
込んだりして接続抵抗不良が発生するので半導体装置の
品質を著しく落とすという問題を有していた。
うな従来の構成及び方法では、未硬化の絶縁樹脂が押し
広げられる際に、導電性接着剤を押し流したり、あるい
は導電性接着剤と電極端子の接着界面に絶縁樹脂が入り
込んだりして接続抵抗不良が発生するので半導体装置の
品質を著しく落とすという問題を有していた。
【０００６】本発明は上記従来の問題点を解決するため
になされたものであり、半導体素子と回路基板とをより
確実に安定して電気的に接続することで、極めて品質の
安定した、生産性の良い半導体装置を提供することを目
的としている。
になされたものであり、半導体素子と回路基板とをより
確実に安定して電気的に接続することで、極めて品質の
安定した、生産性の良い半導体装置を提供することを目
的としている。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、回路基板上の所定の位置に
半導体素子をフェースダウン方式で実装し、その電気的
接合は半導体素子のアルミ電極端子部に形成した導電性
金属材料からなる突起電極とこれに接する導電性接着剤
からなる結合層を介して行う半導体装置において、前記
半導体素子と回路基板間の隙間部全体が、半導体素子面
の中心部付近で前記結合層に到達しない領域に位置する
絶縁樹脂Ａと、前記絶縁樹脂Ａを外縁状に取り囲んだ領
域に位置する絶縁樹脂Ｂにより充填され、前記絶縁樹脂
Ａ及びＢに無機フィラーを含み、前記絶縁樹脂Ａに含ま
れる無機フィラーの量が、前記絶縁樹脂Ｂに含まれる無
機フィラーの量と比較して、それと同等かまたはそれ以
下であることを特徴とする。
め、本発明の半導体装置は、回路基板上の所定の位置に
半導体素子をフェースダウン方式で実装し、その電気的
接合は半導体素子のアルミ電極端子部に形成した導電性
金属材料からなる突起電極とこれに接する導電性接着剤
からなる結合層を介して行う半導体装置において、前記
半導体素子と回路基板間の隙間部全体が、半導体素子面
の中心部付近で前記結合層に到達しない領域に位置する
絶縁樹脂Ａと、前記絶縁樹脂Ａを外縁状に取り囲んだ領
域に位置する絶縁樹脂Ｂにより充填され、前記絶縁樹脂
Ａ及びＢに無機フィラーを含み、前記絶縁樹脂Ａに含ま
れる無機フィラーの量が、前記絶縁樹脂Ｂに含まれる無
機フィラーの量と比較して、それと同等かまたはそれ以
下であることを特徴とする。
【０００８】
【０００９】また前記半導体装置においては、絶縁樹脂
Ａに含まれる無機フィラーの量が０重量％を越え、８０
重量％以下の範囲であり、絶縁樹脂Ｂに含まれる無機フ
ィラーの量が３０重量％以上８０重量％以下の範囲であ
ることが好ましい。
Ａに含まれる無機フィラーの量が０重量％を越え、８０
重量％以下の範囲であり、絶縁樹脂Ｂに含まれる無機フ
ィラーの量が３０重量％以上８０重量％以下の範囲であ
ることが好ましい。
【００１０】また前記半導体装置においては、無機フィ
ラーが、重量平均粒子直径０．０１〜１０μｍの範囲の
シリカ、酸化チタン、アルミナを含む酸化化合物、窒化
アルミを含む窒化化合物、炭化珪素を含む炭化化合物、
及び珪素化合物から選ばれる少なくとも一つのフィラー
であることが好ましい。
ラーが、重量平均粒子直径０．０１〜１０μｍの範囲の
シリカ、酸化チタン、アルミナを含む酸化化合物、窒化
アルミを含む窒化化合物、炭化珪素を含む炭化化合物、
及び珪素化合物から選ばれる少なくとも一つのフィラー
であることが好ましい。
【００１１】また前記半導体装置においては、絶縁樹脂
Ａが、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、
ユリア樹脂、ポリウレタン樹脂から選ばれる少なくとも
一つの樹脂で、かつ絶縁樹脂Ｂが、エポキシ樹脂、ポリ
イミド樹脂、アクリル樹脂、ユリア樹脂、ポリウレタン
樹脂を含む架橋型反応性樹脂から選ばれる少なくとも一
つの樹脂であることが好ましい。
Ａが、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、
ユリア樹脂、ポリウレタン樹脂から選ばれる少なくとも
一つの樹脂で、かつ絶縁樹脂Ｂが、エポキシ樹脂、ポリ
イミド樹脂、アクリル樹脂、ユリア樹脂、ポリウレタン
樹脂を含む架橋型反応性樹脂から選ばれる少なくとも一
つの樹脂であることが好ましい。
【００１２】また前記半導体装置においては、絶縁樹脂
Ａが、Ｂステージ（半硬化または部分硬化）特性を有す
る硬化性樹脂シートであることが好ましい。また前記半
導体装置においては、絶縁樹脂Ａが、熱可塑性の電気絶
縁性樹脂であることが好ましい。例えばホットメルト型
の熱可塑性ポリエステル樹脂や、ポリエステル樹脂に高
沸点希釈剤を混合し、硬化剤を用いないタイプの接着剤
があげられる。このタイプの熱可塑性の電気絶縁性樹脂
は、とくにリペア工法が簡便になる。
Ａが、Ｂステージ（半硬化または部分硬化）特性を有す
る硬化性樹脂シートであることが好ましい。また前記半
導体装置においては、絶縁樹脂Ａが、熱可塑性の電気絶
縁性樹脂であることが好ましい。例えばホットメルト型
の熱可塑性ポリエステル樹脂や、ポリエステル樹脂に高
沸点希釈剤を混合し、硬化剤を用いないタイプの接着剤
があげられる。このタイプの熱可塑性の電気絶縁性樹脂
は、とくにリペア工法が簡便になる。
【００１３】また前記半導体装置においては、絶縁樹脂
Ａが、紫外線照射及び加熱の両方で完全に硬化する樹脂
であることが好ましい。また前記半導体装置において
は、回路基板を構成する材料が、絶縁樹脂Ａと同じ種類
の樹脂材料であることが好ましい。
Ａが、紫外線照射及び加熱の両方で完全に硬化する樹脂
であることが好ましい。また前記半導体装置において
は、回路基板を構成する材料が、絶縁樹脂Ａと同じ種類
の樹脂材料であることが好ましい。
【００１４】次に本発明の半導体装置の製造方法は、回
路基板上の所定の位置に半導体素子をフェースダウン方
式にて実装し、その電気的接合は半導体素子のアルミ電
極端子部に形成した導電性金属材料からなる突起電極と
これに接する導電性接着剤からなる結合層を介して行う
半導体装置の製造方法において、前記半導体素子と回路
基板間の隙間部全体は、半導体素子面の中心部付近で前
記結合層に到達しない領域に位置する絶縁樹脂Ａと、前
記絶縁樹脂Ａを外縁状に取り囲んだ領域に位置する絶縁
樹脂Ｂにより充填し、前記絶縁樹脂Ａ及びＢは無機フィ
ラーを含み、前記絶縁樹脂Ａに含まれる無機フィラーの
量が、絶縁樹脂Ｂに含まれる無機フィラーの量と比較し
て、それと同等かまたはそれ以下であり、かつ前記絶縁
樹脂Ａを硬化処理した後に、前記絶縁樹脂Ｂを注入する
ことを特徴とする。
路基板上の所定の位置に半導体素子をフェースダウン方
式にて実装し、その電気的接合は半導体素子のアルミ電
極端子部に形成した導電性金属材料からなる突起電極と
これに接する導電性接着剤からなる結合層を介して行う
半導体装置の製造方法において、前記半導体素子と回路
基板間の隙間部全体は、半導体素子面の中心部付近で前
記結合層に到達しない領域に位置する絶縁樹脂Ａと、前
記絶縁樹脂Ａを外縁状に取り囲んだ領域に位置する絶縁
樹脂Ｂにより充填し、前記絶縁樹脂Ａ及びＢは無機フィ
ラーを含み、前記絶縁樹脂Ａに含まれる無機フィラーの
量が、絶縁樹脂Ｂに含まれる無機フィラーの量と比較し
て、それと同等かまたはそれ以下であり、かつ前記絶縁
樹脂Ａを硬化処理した後に、前記絶縁樹脂Ｂを注入する
ことを特徴とする。
【００１５】前記方法においては、絶縁樹脂Ａ及びＢ
が、未硬化時では絶縁樹脂Ｂの流動性の方が絶縁樹脂Ａ
より良好であることが好ましい。
が、未硬化時では絶縁樹脂Ｂの流動性の方が絶縁樹脂Ａ
より良好であることが好ましい。
【００１６】また前記方法においては、無機フィラー
が、重量平均粒子直径０．０１〜１０μｍの範囲のシリ
カ、酸化チタン、アルミナを含む酸化化合物、窒化アル
ミを含む窒化化合物、炭化珪素を含む炭化化合物、及び
珪素化合物から選ばれる少なくとも一つのフィラーであ
ることが好ましい。
が、重量平均粒子直径０．０１〜１０μｍの範囲のシリ
カ、酸化チタン、アルミナを含む酸化化合物、窒化アル
ミを含む窒化化合物、炭化珪素を含む炭化化合物、及び
珪素化合物から選ばれる少なくとも一つのフィラーであ
ることが好ましい。
【００１７】また前記方法においては、絶縁樹脂Ａが、
エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、ユリア
樹脂、ポリウレタン樹脂から選ばれる少なくとも一つの
樹脂で、かつ絶縁樹脂Ｂが、エポキシ樹脂、ポリイミド
樹脂、アクリル樹脂、ユリア樹脂、ポリウレタン樹脂を
含む架橋型反応性樹脂から選ばれる少なくとも一つの樹
脂であることが好ましい。
エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、ユリア
樹脂、ポリウレタン樹脂から選ばれる少なくとも一つの
樹脂で、かつ絶縁樹脂Ｂが、エポキシ樹脂、ポリイミド
樹脂、アクリル樹脂、ユリア樹脂、ポリウレタン樹脂を
含む架橋型反応性樹脂から選ばれる少なくとも一つの樹
脂であることが好ましい。
【００１８】また前記方法においては、絶縁樹脂Ａが、
Ｂステージ（半硬化または部分硬化）特性を有する硬化
性樹脂シートであることが好ましい。また前記方法にお
いては、絶縁樹脂Ａが、熱可塑性の電気絶縁樹脂である
ことが好ましい。
Ｂステージ（半硬化または部分硬化）特性を有する硬化
性樹脂シートであることが好ましい。また前記方法にお
いては、絶縁樹脂Ａが、熱可塑性の電気絶縁樹脂である
ことが好ましい。
【００１９】また前記方法においては、絶縁樹脂Ａは、
紫外線照射及び加熱の両方の処理を行うことにより完全
に硬化する樹脂であることが好ましい。また前記方法に
おいては、回路基板を構成する材料が、絶縁樹脂Ａと同
じ種類の樹脂材料であることが好ましい。
紫外線照射及び加熱の両方の処理を行うことにより完全
に硬化する樹脂であることが好ましい。また前記方法に
おいては、回路基板を構成する材料が、絶縁樹脂Ａと同
じ種類の樹脂材料であることが好ましい。
【００２０】前記した本発明の半導体装置及びその製造
方法によれば、導電性接着剤が回路基板の電極端子と接
着硬化した後に、絶縁樹脂Ｂにより結合層が存する領域
が充填されるため、導電性接着剤が押し流されたり、あ
るいは導電性接着剤と電極端子の接着界面に絶縁樹脂が
入り込んだりすることがなくなるので、これらの要因に
よる接続不良は発生しなくなる。
方法によれば、導電性接着剤が回路基板の電極端子と接
着硬化した後に、絶縁樹脂Ｂにより結合層が存する領域
が充填されるため、導電性接着剤が押し流されたり、あ
るいは導電性接着剤と電極端子の接着界面に絶縁樹脂が
入り込んだりすることがなくなるので、これらの要因に
よる接続不良は発生しなくなる。
【００２１】
【発明の実施の形態】 （実施の形態１）以下本発明の半導体装置の第１の実施
形態について、図１〜図３を参照しながら説明する。
形態について、図１〜図３を参照しながら説明する。
【００２２】図１は本発明の第１の実施形態に係る半導
体装置の構成を示す平面図、及び図２は図１のI-I 線の
断面図である。図１〜２に示すように、半導体素子１の
素子形成面上にはアルミ電極端子２が形成されており、
このアルミ電極端子２上には、Ａｕ、Ｃｕ等の導電性金
属材料からなる突起電極３が形成されている。一方、樹
脂、セラミックス、ガラス等の絶縁物からなる回路基板
４上には所望の回路パターン及び電極端子５が形成され
ている。本実施の形態においては、回路基板４としてガ
ラスエポキシ基板を用いた。
体装置の構成を示す平面図、及び図２は図１のI-I 線の
断面図である。図１〜２に示すように、半導体素子１の
素子形成面上にはアルミ電極端子２が形成されており、
このアルミ電極端子２上には、Ａｕ、Ｃｕ等の導電性金
属材料からなる突起電極３が形成されている。一方、樹
脂、セラミックス、ガラス等の絶縁物からなる回路基板
４上には所望の回路パターン及び電極端子５が形成され
ている。本実施の形態においては、回路基板４としてガ
ラスエポキシ基板を用いた。
【００２３】電極端子５は回路パターンに接続され、フ
リップチップ実装の際、半導体素子１との電気的接続を
行う。導電性接着剤６はＡｇ、Ｃｕ、Ｎｉ等の導電性金
属材料の粉体を樹脂中に７０〜９５重量％程度とエポキ
シ樹脂との接着剤であり、突起電極３と共に電気的結合
層７を形成する。半導体素子１と回路基板５の間の隙間
部には電気絶縁樹脂が充填されているが、この電気絶縁
樹脂は半導体素子１と回路基板５間の隙間部全体におい
て、半導体素子１中心部付近で電気的結合層７と接しな
い領域に位置する電気絶縁樹脂Ａ８と、前記電気絶縁樹
脂Ａ８を取り囲んだ領域に位置する電気絶縁樹脂Ｂ９の
異なる２種類の電気絶縁樹脂にて構成される。電気絶縁
樹脂９が硬化されると、その硬化収縮力により半導体素
子１と回路基板４を接着した後、強力に引きつけて固定
する。そのため、半導体装置における半導体素子１と回
路基板４の接続の機械的強度が高められ、安定が保たれ
る。
リップチップ実装の際、半導体素子１との電気的接続を
行う。導電性接着剤６はＡｇ、Ｃｕ、Ｎｉ等の導電性金
属材料の粉体を樹脂中に７０〜９５重量％程度とエポキ
シ樹脂との接着剤であり、突起電極３と共に電気的結合
層７を形成する。半導体素子１と回路基板５の間の隙間
部には電気絶縁樹脂が充填されているが、この電気絶縁
樹脂は半導体素子１と回路基板５間の隙間部全体におい
て、半導体素子１中心部付近で電気的結合層７と接しな
い領域に位置する電気絶縁樹脂Ａ８と、前記電気絶縁樹
脂Ａ８を取り囲んだ領域に位置する電気絶縁樹脂Ｂ９の
異なる２種類の電気絶縁樹脂にて構成される。電気絶縁
樹脂９が硬化されると、その硬化収縮力により半導体素
子１と回路基板４を接着した後、強力に引きつけて固定
する。そのため、半導体装置における半導体素子１と回
路基板４の接続の機械的強度が高められ、安定が保たれ
る。
【００２４】本実施の形態においては、電気絶縁樹脂Ａ
８として重量平均粒子直径０．１〜１μｍのシリカを５
０〜６０重量％程度含む酸無水型エポキシ樹脂を用い、
電気絶縁樹脂Ｂ９として重量平均粒子直径１〜１０μｍ
のシリカを５０〜６０重量％程度含むフェノールノボラ
ック型エポキシ樹脂を用いた。電気絶縁樹脂Ａに酸無水
型エポキシ樹脂を用い、電気絶縁樹脂Ｂにフェノールノ
ボラック型エポキシ樹脂を用いたのは、一般的特性とし
て、酸無水型型エポキシ樹脂の方がガラス転移点Ｔｇが
高く、耐熱性に優れるため、先に電気絶縁樹脂Ａを熱硬
化した後、電気絶縁樹脂Ｂを硬化させるために加熱処理
しても影響が少なく特性の劣化が見られないためであ
る。また、フェノールノボラック型エポキシ樹脂は耐水
性に優れるため、外縁状周囲に存在することで外部から
の湿度の侵入を防ぐ作用がある。
８として重量平均粒子直径０．１〜１μｍのシリカを５
０〜６０重量％程度含む酸無水型エポキシ樹脂を用い、
電気絶縁樹脂Ｂ９として重量平均粒子直径１〜１０μｍ
のシリカを５０〜６０重量％程度含むフェノールノボラ
ック型エポキシ樹脂を用いた。電気絶縁樹脂Ａに酸無水
型エポキシ樹脂を用い、電気絶縁樹脂Ｂにフェノールノ
ボラック型エポキシ樹脂を用いたのは、一般的特性とし
て、酸無水型型エポキシ樹脂の方がガラス転移点Ｔｇが
高く、耐熱性に優れるため、先に電気絶縁樹脂Ａを熱硬
化した後、電気絶縁樹脂Ｂを硬化させるために加熱処理
しても影響が少なく特性の劣化が見られないためであ
る。また、フェノールノボラック型エポキシ樹脂は耐水
性に優れるため、外縁状周囲に存在することで外部から
の湿度の侵入を防ぐ作用がある。
【００２５】次に、本発明の第１の実施形態の製造方法
について図３を参照しながら説明する。図３において１
０は加圧加熱ヘッドで１１は加熱ステージである。ま
た、１２は未硬化の絶縁樹脂Ａである。その他は図１〜
２と同じである。まず、通常の半導体プロセスにおいて
所望の素子や配線及び絶縁膜を形成した半導体素子１を
多数個形成した半導体ウエハを作製する。次に、アルミ
電極端子２にプローブを接触させ電気的検査を行い半導
体素子１の良否を判定したうえで、突起電極３を形成す
る。さらに、半導体ウエハを個々の半導体素子１に切断
する。一方、予めＡｕやＣｕ等の導電性金属材料を用い
て、絶縁物からなる回路基板４上に所望の配線パターン
や電極端子５を形成しておく。この回路基板４上の半導
体素子１搭載面に、必要量の未硬化絶縁樹脂Ａ１２をデ
ィスペンサ等により塗布した上で、導電性接着剤６を介
して所定の電極端子５と突起電極３が当接して、電気的
接続が行えるように加圧加熱ヘッド１０を用いて半導体
素子１をフェースダウンにて配置する。その際、未硬化
の絶縁樹脂Ａ１２は半導体素子１の中心部付近で結合層
７と接しない領域内にて押し広げられる。その後、加圧
加熱ヘッド１０により必要量の加圧を半導体素子１裏面
より加えながら、同時に加圧加熱ヘッド１０及び加熱ス
テージ１１により所定の加熱処理（例えば１８０〜２５
０℃の温度で加熱）を行い導電性接着剤６及び未硬化の
絶縁樹脂Ａ１２を硬化させる。加熱硬化後、加圧及び加
熱を停止してから絶縁樹脂Ｂを毛細管現象を利用して半
導体素子１と回路基板の間に注入した後、再度加熱を施
し硬化させることにより、絶縁樹脂Ａを取り囲む半導体
素子１全体に絶縁樹脂Ｂが充填されることとなり、２種
類の絶縁樹脂にて隙間部全体が充填される。
について図３を参照しながら説明する。図３において１
０は加圧加熱ヘッドで１１は加熱ステージである。ま
た、１２は未硬化の絶縁樹脂Ａである。その他は図１〜
２と同じである。まず、通常の半導体プロセスにおいて
所望の素子や配線及び絶縁膜を形成した半導体素子１を
多数個形成した半導体ウエハを作製する。次に、アルミ
電極端子２にプローブを接触させ電気的検査を行い半導
体素子１の良否を判定したうえで、突起電極３を形成す
る。さらに、半導体ウエハを個々の半導体素子１に切断
する。一方、予めＡｕやＣｕ等の導電性金属材料を用い
て、絶縁物からなる回路基板４上に所望の配線パターン
や電極端子５を形成しておく。この回路基板４上の半導
体素子１搭載面に、必要量の未硬化絶縁樹脂Ａ１２をデ
ィスペンサ等により塗布した上で、導電性接着剤６を介
して所定の電極端子５と突起電極３が当接して、電気的
接続が行えるように加圧加熱ヘッド１０を用いて半導体
素子１をフェースダウンにて配置する。その際、未硬化
の絶縁樹脂Ａ１２は半導体素子１の中心部付近で結合層
７と接しない領域内にて押し広げられる。その後、加圧
加熱ヘッド１０により必要量の加圧を半導体素子１裏面
より加えながら、同時に加圧加熱ヘッド１０及び加熱ス
テージ１１により所定の加熱処理（例えば１８０〜２５
０℃の温度で加熱）を行い導電性接着剤６及び未硬化の
絶縁樹脂Ａ１２を硬化させる。加熱硬化後、加圧及び加
熱を停止してから絶縁樹脂Ｂを毛細管現象を利用して半
導体素子１と回路基板の間に注入した後、再度加熱を施
し硬化させることにより、絶縁樹脂Ａを取り囲む半導体
素子１全体に絶縁樹脂Ｂが充填されることとなり、２種
類の絶縁樹脂にて隙間部全体が充填される。
【００２６】本実施形態によると、導電性接着剤６が回
路基板の電極端子５と接着硬化した後に、絶縁樹脂Ｂ９
により結合層７の存する領域が充填されるため、導電性
接着剤６を押し流したり、あるいは導電性接着剤６と電
極端子５の接触界面に絶縁樹脂Ｂ９が入り込んだりする
ことがなくなるので、これらの要因による接続不良は発
生しなくなる。
路基板の電極端子５と接着硬化した後に、絶縁樹脂Ｂ９
により結合層７の存する領域が充填されるため、導電性
接着剤６を押し流したり、あるいは導電性接着剤６と電
極端子５の接触界面に絶縁樹脂Ｂ９が入り込んだりする
ことがなくなるので、これらの要因による接続不良は発
生しなくなる。
【００２７】また、未硬化の絶縁樹脂Ａ１２の材料及び
量を最適化することで、接着強度を自由に設定できるの
で、絶縁樹脂Ｂ９充填までに要する必要な強度を保ち、
かつ不良と判明した半導体素子を簡単に取り外すことが
可能な範囲に設定することにより、絶縁樹脂Ｂ９注入前
に電気検査を実施し、不良となった半導体素子１を交換
して修正することが可能となる。この際、不良半導体素
子１を取り外した後に残る絶縁樹脂Ａ８は、必要に応じ
物理的、化学的な方法を用いて削る。
量を最適化することで、接着強度を自由に設定できるの
で、絶縁樹脂Ｂ９充填までに要する必要な強度を保ち、
かつ不良と判明した半導体素子を簡単に取り外すことが
可能な範囲に設定することにより、絶縁樹脂Ｂ９注入前
に電気検査を実施し、不良となった半導体素子１を交換
して修正することが可能となる。この際、不良半導体素
子１を取り外した後に残る絶縁樹脂Ａ８は、必要に応じ
物理的、化学的な方法を用いて削る。
【００２８】なお、本発明の半導体装置の経時的な劣化
に対しては、絶縁樹脂Ｂ９の性能が与える影響の方がは
るかに大きいので適切な絶縁樹脂Ｂ９を用いることによ
り、例えば絶縁樹脂Ａ８の接着能力が不十分であって
も、後に市場において半導体装置の品質が問題となるこ
とはない。
に対しては、絶縁樹脂Ｂ９の性能が与える影響の方がは
るかに大きいので適切な絶縁樹脂Ｂ９を用いることによ
り、例えば絶縁樹脂Ａ８の接着能力が不十分であって
も、後に市場において半導体装置の品質が問題となるこ
とはない。
【００２９】（実施の形態２）以下本発明の半導体装置
の第２の実施形態について説明する。本実施形態におい
ては、第１の実施形態における未硬化時の電気絶縁樹脂
Ｂ９の流動性の方が電気絶縁樹脂Ａ８の流動性より良好
である樹脂を用いた構成である。流動性は、粘度及びチ
クソトロピー指数と相関がある。従って、電気絶縁樹脂
Ｂ９は電気絶縁樹脂Ａ８と比較すると粘度及びチクソト
ロピー指数が低いことが必要である。具体的には、粘度
１００Ｐａ・ｓ以下でかつチクソトロピー指数が１．１
以下であると実用的に好ましい。これは、絶縁樹脂Ａ８
の流動性が大であると、濡れ広がりや半導体素子１を配
置した直後の毛細管現象により未硬化の絶縁性樹脂Ａ８
が結合層７に到達してしまう可能性が大きくなり、製造
管理が厳しく困難になり、また、逆に未硬化時の絶縁樹
脂Ｂ９の流動性が小であると注入が遅く作業性が悪くな
るので、相対的に未硬化時において絶縁樹脂Ｂ９の流動
性の方が絶縁樹脂Ａ８の流動性より良好である構成とす
ることで、工程管理が容易となり、かつ生産時間の短縮
化が図られるので、本発明の半導体装置の生産性を高め
ることとなる。
の第２の実施形態について説明する。本実施形態におい
ては、第１の実施形態における未硬化時の電気絶縁樹脂
Ｂ９の流動性の方が電気絶縁樹脂Ａ８の流動性より良好
である樹脂を用いた構成である。流動性は、粘度及びチ
クソトロピー指数と相関がある。従って、電気絶縁樹脂
Ｂ９は電気絶縁樹脂Ａ８と比較すると粘度及びチクソト
ロピー指数が低いことが必要である。具体的には、粘度
１００Ｐａ・ｓ以下でかつチクソトロピー指数が１．１
以下であると実用的に好ましい。これは、絶縁樹脂Ａ８
の流動性が大であると、濡れ広がりや半導体素子１を配
置した直後の毛細管現象により未硬化の絶縁性樹脂Ａ８
が結合層７に到達してしまう可能性が大きくなり、製造
管理が厳しく困難になり、また、逆に未硬化時の絶縁樹
脂Ｂ９の流動性が小であると注入が遅く作業性が悪くな
るので、相対的に未硬化時において絶縁樹脂Ｂ９の流動
性の方が絶縁樹脂Ａ８の流動性より良好である構成とす
ることで、工程管理が容易となり、かつ生産時間の短縮
化が図られるので、本発明の半導体装置の生産性を高め
ることとなる。
【００３０】（実施の形態３）以下本発明の半導体装置
の第３の実施形態について説明する。本実施形態におい
ては、第１の実施形態における電気絶縁樹脂Ａ８に含有
する無機フィラー量は、電気絶縁樹脂Ｂ９に含有する無
機フィラー量と比較して同等以下である構成としてい
る。絶縁樹脂Ａは、重量平均粒子直径０．１〜１μｍの
シリカを２０〜３０重量％程度含む酸無水型エポキシ樹
脂を用い、電気絶縁樹脂Ｂ９として重量平均粒子直径１
〜１０μｍのシリカを５０〜６０重量％程度含むフェノ
ールノボラック型エポキシ樹脂を用いた。
の第３の実施形態について説明する。本実施形態におい
ては、第１の実施形態における電気絶縁樹脂Ａ８に含有
する無機フィラー量は、電気絶縁樹脂Ｂ９に含有する無
機フィラー量と比較して同等以下である構成としてい
る。絶縁樹脂Ａは、重量平均粒子直径０．１〜１μｍの
シリカを２０〜３０重量％程度含む酸無水型エポキシ樹
脂を用い、電気絶縁樹脂Ｂ９として重量平均粒子直径１
〜１０μｍのシリカを５０〜６０重量％程度含むフェノ
ールノボラック型エポキシ樹脂を用いた。
【００３１】通常、このような絶縁樹脂には、（１）膨
張係数低下、（２）耐湿性能向上の目的からシリカを中
心とした無機フィラーを含有させている。しかし、絶縁
樹脂Ａ８に含まれる無機フィラーは、半導体素子１裏面
より加圧して絶縁樹脂Ａ８を押し広げる際、半導体素子
１表面を傷つけ形成してある素子にダメージを与える。
従って、必要最小限の量に留めるのが良い。また、絶縁
樹脂Ｂ９は外気と接した構成となっているので、湿度進
入を防ぐためには許容範囲内で極力多くの無機フィラー
を含有する必要がある。従って、相対的にみると絶縁樹
脂Ａ８に含有する無機フィラー量は、絶縁樹脂Ｂ９に含
有する無機フィラー量と比較して同等以下とした構成と
することで、本発明の半導体装置を生産工程における半
導体素子に与えるダメージが少ない生産性に優れた、か
つ耐湿性能に優れたものすることができる。
張係数低下、（２）耐湿性能向上の目的からシリカを中
心とした無機フィラーを含有させている。しかし、絶縁
樹脂Ａ８に含まれる無機フィラーは、半導体素子１裏面
より加圧して絶縁樹脂Ａ８を押し広げる際、半導体素子
１表面を傷つけ形成してある素子にダメージを与える。
従って、必要最小限の量に留めるのが良い。また、絶縁
樹脂Ｂ９は外気と接した構成となっているので、湿度進
入を防ぐためには許容範囲内で極力多くの無機フィラー
を含有する必要がある。従って、相対的にみると絶縁樹
脂Ａ８に含有する無機フィラー量は、絶縁樹脂Ｂ９に含
有する無機フィラー量と比較して同等以下とした構成と
することで、本発明の半導体装置を生産工程における半
導体素子に与えるダメージが少ない生産性に優れた、か
つ耐湿性能に優れたものすることができる。
【００３２】（実施の形態４）以下本発明の半導体装置
の第４の実施形態について説明する。本実施形態におい
ては、第１の実施形態における未硬化の絶縁樹脂Ａ１２
として、Ｂステージ特性を有する樹脂シートを用いた構
成としている。樹脂シートとしては、例えばスリーボン
ド社製のスリーボンド１６５０や新興化学工業社製のＢ
−ＥＬ１０等がある。
の第４の実施形態について説明する。本実施形態におい
ては、第１の実施形態における未硬化の絶縁樹脂Ａ１２
として、Ｂステージ特性を有する樹脂シートを用いた構
成としている。樹脂シートとしては、例えばスリーボン
ド社製のスリーボンド１６５０や新興化学工業社製のＢ
−ＥＬ１０等がある。
【００３３】Ｂステージの樹脂シートを用いることによ
り、液状樹脂をディスペンスする場合に比べて、下記の
利点が得られる。 （１）塗布量が温度や湿度に依存せずに一定である。 （２）貼り付けなので、ディスペンサ塗布等に比べ位置
精度が高い。 （３）濡れ広がりがなく、ほぼ貼り付け位置が接着領域
となる。
り、液状樹脂をディスペンスする場合に比べて、下記の
利点が得られる。 （１）塗布量が温度や湿度に依存せずに一定である。 （２）貼り付けなので、ディスペンサ塗布等に比べ位置
精度が高い。 （３）濡れ広がりがなく、ほぼ貼り付け位置が接着領域
となる。
【００３４】したがって、絶縁樹脂Ａ８が結合層７に到
達することがほぼ皆無となる。また、量的管理が容易で
接着領域を規定し易いため接着強度の設定が管理し易
く、不良半導体素子１の取り替え時に加える力、加熱温
度等の工程条件が一定となる。このように、未硬化の絶
縁樹脂Ａ１２としてＢステージ特性を有する樹脂シート
を用いることにより、本発明の半導体装置の生産時に受
ける温度や湿度の影響が少なくなりので、生産管理が容
易となり生産性が高まる。
達することがほぼ皆無となる。また、量的管理が容易で
接着領域を規定し易いため接着強度の設定が管理し易
く、不良半導体素子１の取り替え時に加える力、加熱温
度等の工程条件が一定となる。このように、未硬化の絶
縁樹脂Ａ１２としてＢステージ特性を有する樹脂シート
を用いることにより、本発明の半導体装置の生産時に受
ける温度や湿度の影響が少なくなりので、生産管理が容
易となり生産性が高まる。
【００３５】（実施の形態５）以下本発明の半導体装置
の第５の実施形態について説明する。本実施形態におい
ては、第１の実施形態におけるて電気絶縁樹脂Ａ８とし
て、熱可塑性樹脂としては、ポリイミド樹脂をブチル・
カルビトール・アセテート（ＢＣＡ）等の揮発性の低い
高沸点溶媒で希釈した液状樹脂を使用した。回路基板４
上の所定部に塗布した半導体素子１を搭載後、１２０℃
で２時間程度の熱処理を行い、ＢＣＡ溶媒を蒸発消失さ
せて室温に戻すことにより、接着強度が出現した。この
樹脂を再度１００℃程度まで温度をあげると、一部液状
化して接着強度がなくなる。なお、熱可塑性樹脂として
ホットメルト型の熱可塑性ポリイミド樹脂を使用するこ
ともできる。
の第５の実施形態について説明する。本実施形態におい
ては、第１の実施形態におけるて電気絶縁樹脂Ａ８とし
て、熱可塑性樹脂としては、ポリイミド樹脂をブチル・
カルビトール・アセテート（ＢＣＡ）等の揮発性の低い
高沸点溶媒で希釈した液状樹脂を使用した。回路基板４
上の所定部に塗布した半導体素子１を搭載後、１２０℃
で２時間程度の熱処理を行い、ＢＣＡ溶媒を蒸発消失さ
せて室温に戻すことにより、接着強度が出現した。この
樹脂を再度１００℃程度まで温度をあげると、一部液状
化して接着強度がなくなる。なお、熱可塑性樹脂として
ホットメルト型の熱可塑性ポリイミド樹脂を使用するこ
ともできる。
【００３６】このような構成において、絶縁樹脂Ｂ９注
入前の電気的検査の結果、不良と判明すれば加熱した上
で極めて微小な力を加えることにより半導体素子１を取
り外すことができるため、回路基板４等の他の部材に与
えるダメージは少なくてすむ。このように、絶縁樹脂Ａ
８に熱可塑性樹脂を用いることにより、容易かつ極めて
微小な力を加えるだけで不良半導体素子の取り外しを行
うことができるので、本発明の半導体装置の製造工程中
において、より簡単で確率の高い半導体素子交換が行え
る。
入前の電気的検査の結果、不良と判明すれば加熱した上
で極めて微小な力を加えることにより半導体素子１を取
り外すことができるため、回路基板４等の他の部材に与
えるダメージは少なくてすむ。このように、絶縁樹脂Ａ
８に熱可塑性樹脂を用いることにより、容易かつ極めて
微小な力を加えるだけで不良半導体素子の取り外しを行
うことができるので、本発明の半導体装置の製造工程中
において、より簡単で確率の高い半導体素子交換が行え
る。
【００３７】（実施の形態６）以下本発明の半導体装置
の第６の実施形態について説明する。本実施形態におい
ては、第１の実施形態における絶縁樹脂Ａ８として、紫
外線照射及び加熱の両方の処理を行うことにより完全に
硬化するタイプの樹脂を用いた構成としている。完全に
硬化するタイプの樹脂としては、例えば主剤の樹脂がウ
レタン系変性アクリレートで、硬化剤としては変性ビス
フェノールＡ型アクリレートとポリエーテルアクリレー
トの組成物である。この樹脂の硬化条件としては、中心
波長が３６５ｎｍの紫外線光を７５００ｍＪ／ｃｍ2 程
度照射した後、１５０℃で１０分程度の熱処理で完全に
硬化する。
の第６の実施形態について説明する。本実施形態におい
ては、第１の実施形態における絶縁樹脂Ａ８として、紫
外線照射及び加熱の両方の処理を行うことにより完全に
硬化するタイプの樹脂を用いた構成としている。完全に
硬化するタイプの樹脂としては、例えば主剤の樹脂がウ
レタン系変性アクリレートで、硬化剤としては変性ビス
フェノールＡ型アクリレートとポリエーテルアクリレー
トの組成物である。この樹脂の硬化条件としては、中心
波長が３６５ｎｍの紫外線光を７５００ｍＪ／ｃｍ2 程
度照射した後、１５０℃で１０分程度の熱処理で完全に
硬化する。
【００３８】このような構成において、半導体素子１を
未硬化の絶縁樹脂Ａ１２を挟んで回路基板５上の所定位
置に配置して加圧した後、導電性接着剤６が硬化するま
で加熱する。この際、絶縁樹脂Ａ８は紫外線照射されて
おらず、硬化としては不十分な状態である。従って、こ
の後の電気的検査の結果、不良と判明すれば容易にかつ
微小な力を加えるだけで特に加熱をしなくても半導体素
子１を取り外すことができる。また、良品である場合は
半導体素子１と回路基板５の隙間部より必要量の紫外線
を絶縁樹脂Ａ８に照射して完全硬化を行う。このよう
に、絶縁樹脂Ａ８に紫外線照射及び加熱の併用処理によ
り完全硬化するタイプの樹脂を用いた構成としたことに
より、本発明の半導体装置の製造工程中において、特に
加熱を必要とせず、微小な力を加えるだけで容易に不良
半導体素子の取り外しを行うことができる。
未硬化の絶縁樹脂Ａ１２を挟んで回路基板５上の所定位
置に配置して加圧した後、導電性接着剤６が硬化するま
で加熱する。この際、絶縁樹脂Ａ８は紫外線照射されて
おらず、硬化としては不十分な状態である。従って、こ
の後の電気的検査の結果、不良と判明すれば容易にかつ
微小な力を加えるだけで特に加熱をしなくても半導体素
子１を取り外すことができる。また、良品である場合は
半導体素子１と回路基板５の隙間部より必要量の紫外線
を絶縁樹脂Ａ８に照射して完全硬化を行う。このよう
に、絶縁樹脂Ａ８に紫外線照射及び加熱の併用処理によ
り完全硬化するタイプの樹脂を用いた構成としたことに
より、本発明の半導体装置の製造工程中において、特に
加熱を必要とせず、微小な力を加えるだけで容易に不良
半導体素子の取り外しを行うことができる。
【００３９】（実施の形態７）以下本発明の半導体装置
の第７の実施形態について図４を用いて説明する。本実
施形態において、絶縁樹脂Ａ８は回路基板５の構成材料
とした。すなわち、回路基板５はシート状のガラス繊維
を補強材とし、これにビスフェノールＡ系エポキシ樹脂
（硬化剤としてアミン、酸無水物を用いる）を含浸した
ものである。また電気絶縁樹脂Ａ８は回路基板５のエポ
キシ樹脂の一部である。
の第７の実施形態について図４を用いて説明する。本実
施形態において、絶縁樹脂Ａ８は回路基板５の構成材料
とした。すなわち、回路基板５はシート状のガラス繊維
を補強材とし、これにビスフェノールＡ系エポキシ樹脂
（硬化剤としてアミン、酸無水物を用いる）を含浸した
ものである。また電気絶縁樹脂Ａ８は回路基板５のエポ
キシ樹脂の一部である。
【００４０】本実施形態においてその製造方法は、半導
体素子１を回路基板５上に実装する際、先ず加熱ステー
ジ１１の表面形状を湾曲としたり加圧量等を適切にした
りすることで、半導体素子１の突起電極３及び回路基板
５の変形を起こし、必要量の半導体素子１の中央部付近
の表面と回路基板５の表面を密着させる。次に、加熱し
て回路基板５の密着面の樹脂を樹脂を軟化させた後、加
熱をゆるめると固化して接着力が出現するので、この部
分の樹脂が絶縁樹脂Ａ８としての機能を果たす。この
際、加熱は半導体素子１側からの方を強く行うことで、
回路基板５全体の中では、回路基板５の密着面に集中し
て熱が伝わるので、条件を適切とすることで樹脂の軟化
は密着面のみに発生するので、回路基板５の品質を損な
うことはない。その後、絶縁樹脂Ｂ９を充填して半導体
装置とする。このようにして得られた半導体装置は、別
途絶縁樹脂Ａ８を用意しなくても良いので、材料及び工
程が省略できる。また、実装の際に変形を利用するの
で、基板の平面精度や突起電極の高さばらつきが矯正さ
れるので、確実に突起電極が電極端子と当接した状態と
するため、より信頼性の高い接続がなされる。従って、
本発明の半導体装置において、生産コストが低減すると
ともに電気的接続の信頼性も向上する。
体素子１を回路基板５上に実装する際、先ず加熱ステー
ジ１１の表面形状を湾曲としたり加圧量等を適切にした
りすることで、半導体素子１の突起電極３及び回路基板
５の変形を起こし、必要量の半導体素子１の中央部付近
の表面と回路基板５の表面を密着させる。次に、加熱し
て回路基板５の密着面の樹脂を樹脂を軟化させた後、加
熱をゆるめると固化して接着力が出現するので、この部
分の樹脂が絶縁樹脂Ａ８としての機能を果たす。この
際、加熱は半導体素子１側からの方を強く行うことで、
回路基板５全体の中では、回路基板５の密着面に集中し
て熱が伝わるので、条件を適切とすることで樹脂の軟化
は密着面のみに発生するので、回路基板５の品質を損な
うことはない。その後、絶縁樹脂Ｂ９を充填して半導体
装置とする。このようにして得られた半導体装置は、別
途絶縁樹脂Ａ８を用意しなくても良いので、材料及び工
程が省略できる。また、実装の際に変形を利用するの
で、基板の平面精度や突起電極の高さばらつきが矯正さ
れるので、確実に突起電極が電極端子と当接した状態と
するため、より信頼性の高い接続がなされる。従って、
本発明の半導体装置において、生産コストが低減すると
ともに電気的接続の信頼性も向上する。
【００４１】
【発明の効果】以上のように本発明の半導体装置は、回
路基板上の所定の位置に半導体素子をフェースダウン方
式にて実装した半導体装置において、その電気的接合は
半導体素子のアルミ電極端子部に形成した導電性金属材
料からなる突起電極とこれに接する導電性接着剤からな
る結合層を介して行われるが、このような構成の半導体
装置において、前記半導体素子と回路基板間の隙間部全
体は、半導体素子面の中心部付近で前記結合層に到達し
ない領域に位置する絶縁樹脂Ａと、前記絶縁樹脂Ａを外
縁状に取り囲んだ領域に位置する絶縁樹脂Ｂにより充填
されていることを具備し、絶縁樹脂Ａの硬化処理が施さ
れた後に絶縁樹脂Ｂが注入された事を特徴とするもの
で、導電性接着剤が回路基板の電極端子と接着硬化した
後に、絶縁樹脂Ｂにより結合層が存する領域が充填され
るため、導電性接着剤が押し流されたり、あるいは導電
性接着剤と電極端子の接着界面に絶縁樹脂が入り込んだ
りすることがなくなるので、これらの要因による接続不
良は発生しなくなる。また、絶縁樹脂Ａの材料及び量を
最適化することで、接着強度を自由に設定できるので、
絶縁樹脂Ｂ充填までに要する必要な強度を保ち、かつ不
良と判明した半導体素子を簡単に取り外すことが可能な
範囲に設定することで、電気検査の実施と不良半導体素
子の取り替えが可能となる。
路基板上の所定の位置に半導体素子をフェースダウン方
式にて実装した半導体装置において、その電気的接合は
半導体素子のアルミ電極端子部に形成した導電性金属材
料からなる突起電極とこれに接する導電性接着剤からな
る結合層を介して行われるが、このような構成の半導体
装置において、前記半導体素子と回路基板間の隙間部全
体は、半導体素子面の中心部付近で前記結合層に到達し
ない領域に位置する絶縁樹脂Ａと、前記絶縁樹脂Ａを外
縁状に取り囲んだ領域に位置する絶縁樹脂Ｂにより充填
されていることを具備し、絶縁樹脂Ａの硬化処理が施さ
れた後に絶縁樹脂Ｂが注入された事を特徴とするもの
で、導電性接着剤が回路基板の電極端子と接着硬化した
後に、絶縁樹脂Ｂにより結合層が存する領域が充填され
るため、導電性接着剤が押し流されたり、あるいは導電
性接着剤と電極端子の接着界面に絶縁樹脂が入り込んだ
りすることがなくなるので、これらの要因による接続不
良は発生しなくなる。また、絶縁樹脂Ａの材料及び量を
最適化することで、接着強度を自由に設定できるので、
絶縁樹脂Ｂ充填までに要する必要な強度を保ち、かつ不
良と判明した半導体素子を簡単に取り外すことが可能な
範囲に設定することで、電気検査の実施と不良半導体素
子の取り替えが可能となる。
【図１】 本発明の第１の実施形態における半導体装置
の平面図である。
の平面図である。
【図２】 図１のＩ−Ｉ線の断面図である。
【図３】 本発明の第１の実施形態の製造方法を説明す
る半導体装置の断面図である。
る半導体装置の断面図である。
【図４】 本発明の第７の実施形態における半導体装置
の断面図である。
の断面図である。
【図５】 従来の半導体装置の平面図である。
【図６】 図５のII−II線の断面図である。
【図７】 従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
１，１０１ 半導体素子 ２，１０２ アルミ電極端子 ３，１０３ 突起電極 ４，１０４ 回路基板 ５，１０５ 電極端子 ６，１０６ 導電性接着剤 ７，１０７ 電気的結合層 ８ 絶縁樹脂Ａ ９ 絶縁樹脂Ｂ １０８ 絶縁樹脂 １０，１１０ 加圧加熱ヘッド １１，１１１ 加熱ステージ １２ 未硬化の絶縁樹脂Ａ １１２ 未硬化の絶縁樹脂
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311
Claims (11)
- 【請求項１】 回路基板上の所定の位置に半導体素子を
フェースダウン方式で実装し、その電気的接合は半導体
素子のアルミ電極端子部に形成した導電性金属材料から
なる突起電極とこれに接する導電性接着剤からなる結合
層を介して行う半導体装置において、前記半導体素子と
回路基板間の隙間部全体が、半導体素子面の中心部付近
で前記結合層に到達しない領域に位置する絶縁樹脂Ａ
と、前記絶縁樹脂Ａを外縁状に取り囲んだ領域に位置す
る絶縁樹脂Ｂにより充填され、前記絶縁樹脂Ａ及びＢは
無機フィラーを含み、前記絶縁樹脂Ａに含まれる無機フ
ィラーの量が、絶縁樹脂Ｂに含まれる無機フィラーの量
と比較して、それと同等かまたはそれ以下であることを
特徴とする半導体装置。 - 【請求項２】 無機フィラーが、重量平均粒子直径０．
０１〜１０μｍの範囲のシリカ、酸化チタン、アルミナ
を含む酸化化合物、窒化アルミを含む窒化化合物、炭化
珪素を含む炭化化合物、及び珪素化合物から選ばれる少
なくとも一つのフィラーである請求項１に記載の半導体
装置。 - 【請求項３】 絶縁樹脂Ａが、エポキシ樹脂、ポリイミ
ド樹脂、アクリル樹脂、ユリア樹脂、ポリウレタン樹脂
から選ばれる少なくとも一つの樹脂で、かつ絶縁樹脂Ｂ
が、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、ユ
リア樹脂、ポリウレタン樹脂を含む架橋型反応性樹脂か
ら選ばれる少なくとも一つの樹脂である請求項１に記載
の半導体装置。 - 【請求項４】 絶縁樹脂Ａが、Ｂステージ（半硬化また
は部分硬化）特性を有する硬化性樹脂シートである請求
項１に記載の半導体装置。 - 【請求項５】 絶縁樹脂Ａが、熱可塑性の電気絶縁性樹
脂である請求項１に記載の半導体装置。 - 【請求項６】 絶縁樹脂Ａが、紫外線照射及び加熱の両
方で完全に硬化する樹脂である請求項１に記載の半導体
装置。 - 【請求項７】 回路基板を構成する材料が、絶縁樹脂Ａ
と同じ種類の樹脂材料である請求項１に記載の半導体装
置。 - 【請求項８】 回路基板上の所定の位置に半導体素子を
フェースダウン方式にて実装し、その電気的接合は半導
体素子のアルミ電極端子部に形成した導電性金属材料か
らなる突起電極とこれに接する導電性接着剤からなる結
合層を介して行う半導体装置の製造方法において、前記
半導体素子と回路基板間の隙間部全体は、半導体素子面
の中心部付近で前記結合層に到達しない領域に位置する
絶縁樹脂Ａと、前記絶縁樹脂Ａを外縁状に取り囲んだ領
域に位置する絶縁樹脂Ｂにより充填し、前記絶縁樹脂Ａ
及びＢは無機フィラーを含み、前記絶縁樹脂Ａに含まれ
る無機フィラーの量が、絶縁樹脂Ｂに含まれる無機フィ
ラーの量と比較して、それと同等かまたはそれ以下であ
り、かつ前記絶縁樹脂Ａを硬化処理した後に、前記絶縁
樹脂Ｂを注入することを特徴とする半導体装置の製造方
法。 - 【請求項９】 絶縁樹脂Ａ及びＢが、未硬化時では絶縁
樹脂Ｂの流動性の方が絶縁樹脂Ａより良好である請求項
８に記載の半導体装置の製造方法。 - 【請求項１０】 絶縁樹脂Ａが、Ｂステージ（半硬化ま
たは部分硬化）特性を有する硬化性樹脂シートである請
求項８に記載の半導体装置の製造方法。 - 【請求項１１】 絶縁樹脂Ａは、紫外線照射及び加熱の
両方の処理を行うことにより完全に硬化する樹脂である
請求項８に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22888896A JP2957955B2 (ja) | 1996-08-29 | 1996-08-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22888896A JP2957955B2 (ja) | 1996-08-29 | 1996-08-29 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074799A JPH1074799A (ja) | 1998-03-17 |
| JP2957955B2 true JP2957955B2 (ja) | 1999-10-06 |
Family
ID=16883436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22888896A Expired - Fee Related JP2957955B2 (ja) | 1996-08-29 | 1996-08-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2957955B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19756887A1 (de) * | 1997-12-19 | 1999-07-01 | Siemens Ag | Kunststoffverbundkörper |
| DE10232636A1 (de) * | 2002-07-18 | 2004-02-12 | Delo Industrieklebstoffe Gmbh & Co. Kg | Verfahren und Klebstoff zur Flip-Chip-Kontaktierung |
| JP4274013B2 (ja) | 2004-03-18 | 2009-06-03 | セイコーエプソン株式会社 | 基板接合体の製造方法、基板接合体 |
-
1996
- 1996-08-29 JP JP22888896A patent/JP2957955B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1074799A (ja) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326234B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6338195B1 (en) | Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet | |
| JP3092587B2 (ja) | 半導体装置の製造方法 | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| JPH08316625A (ja) | 電極の接続方法およびこれに用いる接続部材 | |
| US6680436B2 (en) | Reflow encapsulant | |
| JP2957955B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05218137A (ja) | 半導体装置の製造方法 | |
| JP3938502B2 (ja) | 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
| JP3343317B2 (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| JPH09246325A (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPH03108734A (ja) | 半導体装置及びその製造方法 | |
| JP2000036506A (ja) | 半導体装置の製法 | |
| JPH104121A (ja) | 半導体装置の製造方法 | |
| JP3804586B2 (ja) | 半導体装置の製造方法 | |
| JPH10242211A (ja) | 半導体装置の製法 | |
| JPH06333983A (ja) | 半導体装置およびその製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| KR980013552A (ko) | 서로 마주보는 전극들을 상호접속하기 위한 접속시트 및 이 접속시트를 사용하는 전극 접속구조 및 접속방법 | |
| JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
| JP3271404B2 (ja) | チップ部品の端子接続方法 | |
| JPH08102464A (ja) | 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法 | |
| JP4408015B2 (ja) | 半導体装置の製造方法 | |
| JPH11204556A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |