JP3343317B2 - 半導体ユニット及びその半導体素子の実装方法 - Google Patents
半導体ユニット及びその半導体素子の実装方法Info
- Publication number
- JP3343317B2 JP3343317B2 JP31539795A JP31539795A JP3343317B2 JP 3343317 B2 JP3343317 B2 JP 3343317B2 JP 31539795 A JP31539795 A JP 31539795A JP 31539795 A JP31539795 A JP 31539795A JP 3343317 B2 JP3343317 B2 JP 3343317B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- sealing resin
- semiconductor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/325—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子と封止
樹脂との密着力を高めた半導体ユニット及び半導体素子
の実装方法に関するものである。
樹脂との密着力を高めた半導体ユニット及び半導体素子
の実装方法に関するものである。
【０００２】
【従来の技術】従来、回路基板の入出力端子電極に半導
体素子を実装し半導体ユニットを形成する際、半田付け
を用いたワイヤボンディング方法が広く利用されてい
た。しかし、半導体素子のパッケ−ジの小型化及び接続
端子数の増加等に伴い、接続端子の間隔が狭くなり、従
来の半田付け技術で対処することが次第に困難になって
きた。そこで、集積回路チップ等の半導体素子を回路基
板の入出力端子電極上に直接実装することにより、実装
面積を小型化し、効率的使用を図ろうとする方法が提案
されてきた。特に、半導体装置を回路基板にフェイスダ
ウン状態でフリップチップ実装する方法は、半導体装置
と回路基板との電気的接続を一括して行うことができる
こと及び接続後の機械的強度が強いことから有用な方法
であるとされている。
体素子を実装し半導体ユニットを形成する際、半田付け
を用いたワイヤボンディング方法が広く利用されてい
た。しかし、半導体素子のパッケ−ジの小型化及び接続
端子数の増加等に伴い、接続端子の間隔が狭くなり、従
来の半田付け技術で対処することが次第に困難になって
きた。そこで、集積回路チップ等の半導体素子を回路基
板の入出力端子電極上に直接実装することにより、実装
面積を小型化し、効率的使用を図ろうとする方法が提案
されてきた。特に、半導体装置を回路基板にフェイスダ
ウン状態でフリップチップ実装する方法は、半導体装置
と回路基板との電気的接続を一括して行うことができる
こと及び接続後の機械的強度が強いことから有用な方法
であるとされている。
【０００３】例えば、工業調査会、１９８０年１月１５
日発行、日本マイクロエレクトロニクス協会編、「ＩＣ
化実装技術」には、半田メッキ法を用いた実装方法が記
載されている。この実装方法を図１０を参照しつつ説明
する。図１０において、（ａ）は従来の半導体素子の半
田バンプの概略構成を示す断面図、（ｂ）は従来の半田
メッキ法を用いた実装方法により形成された半導体ユニ
ットの概略構成を示す断面図である。半導体素子（ＩＣ
基板）１１６の電極パッド１１３を回路基板１１９の入
出力端子電極１１８に接続する場合、（ａ）に示すよう
に、半導体素子１１６の電極パッド１１３上に密着金属
膜１１２及び拡散防止金属膜１１１を蒸着法によって形
成し、さらに、この上に半田からなる電気的接続接点
（以下、半田バンプという）１１０をメッキ法により形
成する。次に、このようにして形成されたＩＣチップ
を、（ｂ）に示すようにフェイスダウン状態で、半田バ
ンプ１１０が入出力端子電極１１８上に当接するように
位置合わせを行い、回路基板１１９上に載置する。その
後、この半導体装置の実装体（半導体ユニット）を高温
に加熱することにより、半田バンプ１１０を回路基板１
１９の入出力端子電極１１８に融着する。
日発行、日本マイクロエレクトロニクス協会編、「ＩＣ
化実装技術」には、半田メッキ法を用いた実装方法が記
載されている。この実装方法を図１０を参照しつつ説明
する。図１０において、（ａ）は従来の半導体素子の半
田バンプの概略構成を示す断面図、（ｂ）は従来の半田
メッキ法を用いた実装方法により形成された半導体ユニ
ットの概略構成を示す断面図である。半導体素子（ＩＣ
基板）１１６の電極パッド１１３を回路基板１１９の入
出力端子電極１１８に接続する場合、（ａ）に示すよう
に、半導体素子１１６の電極パッド１１３上に密着金属
膜１１２及び拡散防止金属膜１１１を蒸着法によって形
成し、さらに、この上に半田からなる電気的接続接点
（以下、半田バンプという）１１０をメッキ法により形
成する。次に、このようにして形成されたＩＣチップ
を、（ｂ）に示すようにフェイスダウン状態で、半田バ
ンプ１１０が入出力端子電極１１８上に当接するように
位置合わせを行い、回路基板１１９上に載置する。その
後、この半導体装置の実装体（半導体ユニット）を高温
に加熱することにより、半田バンプ１１０を回路基板１
１９の入出力端子電極１１８に融着する。
【０００４】また、導電性接着剤を用いた半導体素子の
実装方法も提案されている。図１１に示すように、半導
体素子１２６の電極パッド１２３上にワイヤボンディン
グ法又はメッキ法により電気的接続接点（Ａｕバンプ）
１２０を形成し、Ａｕバンプ１２０を導電性接着剤（接
合層）１２５を介して回路基板１２９の入出力端子電極
１２８に接続する。この場合、先に半導体素子１２６の
Ａｕバンプ１２０に導電性接着剤１２５を転写し、次に
回路基板１２９の入出力端子電極１２８にＡｕバンプ１
２０が当接するように位置合わせをし、最後に導電性接
着剤１２５を硬化して電気的接続を得る。さらに、接続
を補強するために、封止樹脂により半導体ユニットを封
止することも提案されている。この場合、さらに封止樹
脂の封入及び硬化工程を必要とする。
実装方法も提案されている。図１１に示すように、半導
体素子１２６の電極パッド１２３上にワイヤボンディン
グ法又はメッキ法により電気的接続接点（Ａｕバンプ）
１２０を形成し、Ａｕバンプ１２０を導電性接着剤（接
合層）１２５を介して回路基板１２９の入出力端子電極
１２８に接続する。この場合、先に半導体素子１２６の
Ａｕバンプ１２０に導電性接着剤１２５を転写し、次に
回路基板１２９の入出力端子電極１２８にＡｕバンプ１
２０が当接するように位置合わせをし、最後に導電性接
着剤１２５を硬化して電気的接続を得る。さらに、接続
を補強するために、封止樹脂により半導体ユニットを封
止することも提案されている。この場合、さらに封止樹
脂の封入及び硬化工程を必要とする。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子の実装方法及びそれにより形成された半
導体ユニットは、次のような問題点を有していた。第１
に、半導体ユニット製作工程中における温度差又は信頼
性試験等において、半導体素子、回路基板及び封止樹脂
の熱膨張係数の差に起因して、熱衝撃時の熱膨張による
応力によりバルク部（導電性接着剤を介してバンプに対
向している部分）に亀裂や剥離が発生する。また、吸湿
により導電性接着剤の接着力が低下した場合にもバルク
部に亀裂や剥離が発生する場合がある。バルク部に亀裂
や剥離が発生すると、接合界面部が不安定になり、電気
的接続点（Ａｕバンプ）１２０の抵抗値が増大するおそ
れがある。第２に、半導体素子と封止樹脂との境界での
剥離や、封止樹脂そのものにおける亀裂が発生すると、
半導体ユニットの劣化を早め、信頼性を著しく損なう。
来の半導体素子の実装方法及びそれにより形成された半
導体ユニットは、次のような問題点を有していた。第１
に、半導体ユニット製作工程中における温度差又は信頼
性試験等において、半導体素子、回路基板及び封止樹脂
の熱膨張係数の差に起因して、熱衝撃時の熱膨張による
応力によりバルク部（導電性接着剤を介してバンプに対
向している部分）に亀裂や剥離が発生する。また、吸湿
により導電性接着剤の接着力が低下した場合にもバルク
部に亀裂や剥離が発生する場合がある。バルク部に亀裂
や剥離が発生すると、接合界面部が不安定になり、電気
的接続点（Ａｕバンプ）１２０の抵抗値が増大するおそ
れがある。第２に、半導体素子と封止樹脂との境界での
剥離や、封止樹脂そのものにおける亀裂が発生すると、
半導体ユニットの劣化を早め、信頼性を著しく損なう。
【０００６】本発明は上記従来例の問題点を解決するた
めになされたものであり、半導体素子と封止樹脂との密
着力を高め、寿命の劣化を抑えることを可能とする半導
体ユニット及びそれに適する半導体素子の実装方法を提
供することを目的とする。
めになされたものであり、半導体素子と封止樹脂との密
着力を高め、寿命の劣化を抑えることを可能とする半導
体ユニット及びそれに適する半導体素子の実装方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体ユニットは、回路基板の端子電極に
フェイスダウン状態で半導体素子を実装した半導体ユニ
ットであって、前記半導体素子に設けられた突起電極を
前記回路基板の前記端子電極に接合層を介して電気的に
接続し、かつ前記半導体素子と前記回路基板との間隙及
び前記半導体素子の側面が無機物の剛体フィラ−及び有
機物の樹脂を含む封止樹脂で機械的に補強され、前記剛
体フィラーは前記突起電極と前記端子電極の接合部を囲
むように前記回路基板側に分布するように構成されてい
る。
め、本発明の半導体ユニットは、回路基板の端子電極に
フェイスダウン状態で半導体素子を実装した半導体ユニ
ットであって、前記半導体素子に設けられた突起電極を
前記回路基板の前記端子電極に接合層を介して電気的に
接続し、かつ前記半導体素子と前記回路基板との間隙及
び前記半導体素子の側面が無機物の剛体フィラ−及び有
機物の樹脂を含む封止樹脂で機械的に補強され、前記剛
体フィラーは前記突起電極と前記端子電極の接合部を囲
むように前記回路基板側に分布するように構成されてい
る。
【０００８】上記構成において、前記突起電極は、断面
積の異なる少なくとも２つの部分を有し、断面積の小さ
い側を前記回路基板側に配置したことが好ましい。ま
た、上記各構成において、前記半導体素子の回路が設け
られている面及び側面のうち、前記有機物の樹脂と接触
している部分の表面に凹凸が設けられていることが好ま
しい。また、上記各構成において、前記突起電極は、Ａ
ｕ、Ｃｕ、Ａｌ、半田及びこれらの合金から選択された
いずれかで形成されていることが好ましい。また、上記
各構成において、前記接合層は導電性接着剤で構成され
ていることが好ましい。または、上記各構成において、
前記接合層は異方性導電材で構成されていることが好ま
しい。また、上記各構成において、前記封止樹脂はｐＨ
≦８であることが好ましい。
積の異なる少なくとも２つの部分を有し、断面積の小さ
い側を前記回路基板側に配置したことが好ましい。ま
た、上記各構成において、前記半導体素子の回路が設け
られている面及び側面のうち、前記有機物の樹脂と接触
している部分の表面に凹凸が設けられていることが好ま
しい。また、上記各構成において、前記突起電極は、Ａ
ｕ、Ｃｕ、Ａｌ、半田及びこれらの合金から選択された
いずれかで形成されていることが好ましい。また、上記
各構成において、前記接合層は導電性接着剤で構成され
ていることが好ましい。または、上記各構成において、
前記接合層は異方性導電材で構成されていることが好ま
しい。また、上記各構成において、前記封止樹脂はｐＨ
≦８であることが好ましい。
【０００９】また、本発明の別の半導体ユニットは、回
路基板の端子電極にフェイスダウン状態で半導体素子を
実装した半導体ユニットであって、前記回路基板上に前
記半導体素子のほぼ全面に対向するように設けられた異
方性導電層を介して、前記半導体素子に設けられた突起
電極と前記回路基板の前記端子電極とを電気的に接続
し、かつ少なくとも前記回路基板と前記半導体素子の側
面が無機物の剛体フィラ−及び有機物の樹脂を含む封止
樹脂で機械的に補強され、前記剛体フィラーは前記回路
基板側に分布しているように構成されている。上記構成
において、前記異方性導電層は、前記半導体素子と前記
回路基板との隙間とほぼ等しい厚みを有し、前記半導体
素子と前記回路基板との隙間を封止することが好まし
い。
路基板の端子電極にフェイスダウン状態で半導体素子を
実装した半導体ユニットであって、前記回路基板上に前
記半導体素子のほぼ全面に対向するように設けられた異
方性導電層を介して、前記半導体素子に設けられた突起
電極と前記回路基板の前記端子電極とを電気的に接続
し、かつ少なくとも前記回路基板と前記半導体素子の側
面が無機物の剛体フィラ−及び有機物の樹脂を含む封止
樹脂で機械的に補強され、前記剛体フィラーは前記回路
基板側に分布しているように構成されている。上記構成
において、前記異方性導電層は、前記半導体素子と前記
回路基板との隙間とほぼ等しい厚みを有し、前記半導体
素子と前記回路基板との隙間を封止することが好まし
い。
【００１０】一方、本発明の半導体素子の実装方法は、
半導体素子の回路上の所定位置に突起電極を形成し、前
記半導体素子を回路基板に対してフェイスダウン状態に
し、その状態で前記突起電極を接合層を介して前記回路
基板の端子電極に電気的に接続し、前記半導体素子と前
記回路基板との間隙及び前記半導体素子の側面を機械的
に補強するために無機物の剛体フィラ−及び有機物の樹
脂を含む第１の封止樹脂を注入し、前記半導体素子の回
路が設けられている面及び側面の少なくとも一部をと接
触するように有機物の樹脂のみで構成された第２の封止
樹脂を注入するように構成されている。
半導体素子の回路上の所定位置に突起電極を形成し、前
記半導体素子を回路基板に対してフェイスダウン状態に
し、その状態で前記突起電極を接合層を介して前記回路
基板の端子電極に電気的に接続し、前記半導体素子と前
記回路基板との間隙及び前記半導体素子の側面を機械的
に補強するために無機物の剛体フィラ−及び有機物の樹
脂を含む第１の封止樹脂を注入し、前記半導体素子の回
路が設けられている面及び側面の少なくとも一部をと接
触するように有機物の樹脂のみで構成された第２の封止
樹脂を注入するように構成されている。
【００１１】上記構成において、前記第１の封止樹脂の
有機物の樹脂と前記第２の封止樹脂の有機物の樹脂は同
一であることが好ましい。また、上記各構成において、
前記半導体素子の側面及び回路が設けられている面の回
路を除いた部分の少なくとも一部を、前記半導体素子と
同じ材料又は無機物の砥粒で摩擦し、凹凸を形成するこ
とが好ましい。または、上記構成において、前記半導体
素子の側面及び回路が設けられている面の回路を除いた
部分の少なくとも一部に、前記半導体素子と同じ材料又
は無機物の砥粒を高温圧着し、凹凸を形成することが好
ましい。また、上記各構成において、先に前記半導体素
子と前記回路基板との間隙の前記回路基板側に前記第１
の封止樹脂を注入し、次に前記半導体素子と前記回路基
板との間隙の前記半導体素子側に前記第２の封止樹脂を
注入することが好ましい。または、上記各構成におい
て、先に前記半導体素子と前記回路基板との間隙の前記
半導体素子側に前記第２の封止樹脂を注入し、次に前記
半導体素子と前記回路基板との間隙の前記回路基板側に
前記第１の封止樹脂を注入することが好ましい。
有機物の樹脂と前記第２の封止樹脂の有機物の樹脂は同
一であることが好ましい。また、上記各構成において、
前記半導体素子の側面及び回路が設けられている面の回
路を除いた部分の少なくとも一部を、前記半導体素子と
同じ材料又は無機物の砥粒で摩擦し、凹凸を形成するこ
とが好ましい。または、上記構成において、前記半導体
素子の側面及び回路が設けられている面の回路を除いた
部分の少なくとも一部に、前記半導体素子と同じ材料又
は無機物の砥粒を高温圧着し、凹凸を形成することが好
ましい。また、上記各構成において、先に前記半導体素
子と前記回路基板との間隙の前記回路基板側に前記第１
の封止樹脂を注入し、次に前記半導体素子と前記回路基
板との間隙の前記半導体素子側に前記第２の封止樹脂を
注入することが好ましい。または、上記各構成におい
て、先に前記半導体素子と前記回路基板との間隙の前記
半導体素子側に前記第２の封止樹脂を注入し、次に前記
半導体素子と前記回路基板との間隙の前記回路基板側に
前記第１の封止樹脂を注入することが好ましい。
【００１２】また、本発明の別の半導体素子の実装方法
は、半導体素子の回路上の所定位置に突起電極を形成
し、回路基板上の前記半導体素子のほぼ全面に対向する
位置に異方性導電層を形成し、前記半導体素子を回路基
板に対してフェイスダウン状態にし、その状態で前記突
起電極を前記異方性導電層を介して前記回路基板の端子
電極に電気的に接続し、少なくとも前記回路基板と前記
半導体素子の側面を機械的に補強するために無機物の剛
体フィラ−及び有機物の樹脂を含む封止樹脂を前記剛体
フィラーが前記回路基板側に分布するように塗布するよ
うに構成されている。上記構成において、前記封止樹脂
は、無機物の剛体フィラ−及び有機物の樹脂を含む第１
の封止樹脂と有機物の樹脂のみで構成された第２の封止
樹脂からなり、前記第１の封止樹脂を前記回路基板側に
塗布し、前記第２の封止樹脂を前記半導体素子側に塗布
することが好ましい。
は、半導体素子の回路上の所定位置に突起電極を形成
し、回路基板上の前記半導体素子のほぼ全面に対向する
位置に異方性導電層を形成し、前記半導体素子を回路基
板に対してフェイスダウン状態にし、その状態で前記突
起電極を前記異方性導電層を介して前記回路基板の端子
電極に電気的に接続し、少なくとも前記回路基板と前記
半導体素子の側面を機械的に補強するために無機物の剛
体フィラ−及び有機物の樹脂を含む封止樹脂を前記剛体
フィラーが前記回路基板側に分布するように塗布するよ
うに構成されている。上記構成において、前記封止樹脂
は、無機物の剛体フィラ−及び有機物の樹脂を含む第１
の封止樹脂と有機物の樹脂のみで構成された第２の封止
樹脂からなり、前記第１の封止樹脂を前記回路基板側に
塗布し、前記第２の封止樹脂を前記半導体素子側に塗布
することが好ましい。
【００１３】
【発明の実施の形態】以下に、本発明の半導体ユニット
及びそれに適する半導体素子の実装方法の各実施形態を
図面を参照しつつ説明する。 （第１の実施形態）図１に示す第１の実施形態におい
て、（ａ）は側面１及び回路が設けられている面におけ
る回路を除いた部分２に凹凸が設けられている半導体素
子６を回路基板９上に実装した半導体ユニットの構成を
示す断面図であり、（ｂ）は側面１及び回路が設けられ
ている面における回路を除いた部分２に凹凸が設けられ
ていない半導体素子６を回路基板９上に実装した半導体
ユニットの構成を示す断面図である。
及びそれに適する半導体素子の実装方法の各実施形態を
図面を参照しつつ説明する。 （第１の実施形態）図１に示す第１の実施形態におい
て、（ａ）は側面１及び回路が設けられている面におけ
る回路を除いた部分２に凹凸が設けられている半導体素
子６を回路基板９上に実装した半導体ユニットの構成を
示す断面図であり、（ｂ）は側面１及び回路が設けられ
ている面における回路を除いた部分２に凹凸が設けられ
ていない半導体素子６を回路基板９上に実装した半導体
ユニットの構成を示す断面図である。
【００１４】図１の（ａ）及び（ｂ）において、半導体
素子（ＩＣ基板）６の電極パッド３上に突起電極（バン
プ）７が形成されている。突起電極７は２段の突起形状
を有し、断面積の大きい第１の部分７ａとそれよりも断
面積の小さい部分７ｂで構成されている。また、断面積
の大きい部分７ａが半導体素子６側に、断面積の小さい
部分７ｂが回路基板９側に対向するように配置されてい
る。突起電極７の断面積の小さい部分７ｂと回路基板９
の端子電極８とは、例えば導電性接着剤等で構成された
導電層５により電気的に接続されている。半導体素子６
と回路基板９との隙間及び半導体素子６の側面１を機械
的に補強するように、剛体フィラー４ａを含む封止樹脂
４が注入及び塗布されている。剛体フィラー４ａは、接
合層５を含む突起電極７と端子電極８の接合部を囲むよ
うに、回路基板９側に分布されている。また、半導体素
子６の回路の側面１及び回路が設けられている面におけ
る回路を除いた部分２は封止樹脂４の樹脂成分のみと接
触しており、封止樹脂４の剛体フィラ−４ａは、見掛け
上回路基板９側に沈降している。
素子（ＩＣ基板）６の電極パッド３上に突起電極（バン
プ）７が形成されている。突起電極７は２段の突起形状
を有し、断面積の大きい第１の部分７ａとそれよりも断
面積の小さい部分７ｂで構成されている。また、断面積
の大きい部分７ａが半導体素子６側に、断面積の小さい
部分７ｂが回路基板９側に対向するように配置されてい
る。突起電極７の断面積の小さい部分７ｂと回路基板９
の端子電極８とは、例えば導電性接着剤等で構成された
導電層５により電気的に接続されている。半導体素子６
と回路基板９との隙間及び半導体素子６の側面１を機械
的に補強するように、剛体フィラー４ａを含む封止樹脂
４が注入及び塗布されている。剛体フィラー４ａは、接
合層５を含む突起電極７と端子電極８の接合部を囲むよ
うに、回路基板９側に分布されている。また、半導体素
子６の回路の側面１及び回路が設けられている面におけ
る回路を除いた部分２は封止樹脂４の樹脂成分のみと接
触しており、封止樹脂４の剛体フィラ−４ａは、見掛け
上回路基板９側に沈降している。
【００１５】接合層５としての導電性接着剤は、転写法
や印刷法により突起電極７の断面積の小さい部分７ｂの
周囲に塗布される。２段突起状の突起電極７を用いるこ
とにより、必要量以上の導電性接着剤が、突起電極７の
先端部（断面積の小さい部分７ｂの周囲）に付着するこ
とを防止することができ、適量の導電性接着剤を塗布す
ることができる。なお、図１の（ａ）に示すように、半
導体素子６の側面１及び回路が設けられている面におけ
る回路を除いた部分２に凹凸を設けることにより、半導
体素子６と封止樹脂４の有機物樹脂成分との接触面積が
大きくなり、密着性が向上する。
や印刷法により突起電極７の断面積の小さい部分７ｂの
周囲に塗布される。２段突起状の突起電極７を用いるこ
とにより、必要量以上の導電性接着剤が、突起電極７の
先端部（断面積の小さい部分７ｂの周囲）に付着するこ
とを防止することができ、適量の導電性接着剤を塗布す
ることができる。なお、図１の（ａ）に示すように、半
導体素子６の側面１及び回路が設けられている面におけ
る回路を除いた部分２に凹凸を設けることにより、半導
体素子６と封止樹脂４の有機物樹脂成分との接触面積が
大きくなり、密着性が向上する。
【００１６】剛体フィラー４ａとしては、例えばＳｉＯ
2を用いる。また、封止樹脂４の樹脂成分としては、例
えばエポキシ系樹脂を用いる。エポキシ系樹脂の場合、
複数の成分（例えば２成分）の混合の割合に応じて粘性
や硬化時間等が異なる。例えば、樹脂成分のｐＨ≦８、
特に好ましくは３≦ｐＨ≦８の場合、剛体フィラー４ａ
を均一に分布させることができ、かつ硬化時間中に剛体
フィラー４ａが沈殿しない程度の粘性を得ることができ
る。樹脂成分のｐＨがこの範囲から外れると、樹脂の粘
性が高すぎて剛体フィラー４ａを均一部分布させること
ができなかったり、あるいは粘性が低すぎて硬化するま
でに剛体フィラー４ａが沈殿してしまい、均一な分布を
得ることができなくなる。また、突起電極７の材料とし
ては、Ａｕ、Ｃｕ、Ａｌ等を用いることができ、ワイヤ
ボンディング法やメッキ法等により半導体素子６の電極
パッド３上に形成する。
2を用いる。また、封止樹脂４の樹脂成分としては、例
えばエポキシ系樹脂を用いる。エポキシ系樹脂の場合、
複数の成分（例えば２成分）の混合の割合に応じて粘性
や硬化時間等が異なる。例えば、樹脂成分のｐＨ≦８、
特に好ましくは３≦ｐＨ≦８の場合、剛体フィラー４ａ
を均一に分布させることができ、かつ硬化時間中に剛体
フィラー４ａが沈殿しない程度の粘性を得ることができ
る。樹脂成分のｐＨがこの範囲から外れると、樹脂の粘
性が高すぎて剛体フィラー４ａを均一部分布させること
ができなかったり、あるいは粘性が低すぎて硬化するま
でに剛体フィラー４ａが沈殿してしまい、均一な分布を
得ることができなくなる。また、突起電極７の材料とし
ては、Ａｕ、Ｃｕ、Ａｌ等を用いることができ、ワイヤ
ボンディング法やメッキ法等により半導体素子６の電極
パッド３上に形成する。
【００１７】（第２の実施形態）図２に示す第２の実施
形態において、（ａ）は側面３１及び回路が設けられて
いる面における回路を除いた部分３２に凹凸が設けられ
ている半導体素子３６を回路基板３９上に実装した半導
体ユニットの構成を示す断面図であり、（ｂ）は側面３
１及び回路が設けられている面における回路を除いた部
分３２に凹凸が設けられていない半導体素子３６を回路
基板３９上に実装した半導体ユニットの構成を示す断面
図である。上記第１の実施形態と比較して、突起電極３
０が２段突起形状の代りに半田バンプで構成されている
点が異なる。また、半導体素子３６の電極パッド３３上
には金属膜３７が形成され、その上に突起電極（半田バ
ンプ）３０が半田メッキ法により形成されている。
形態において、（ａ）は側面３１及び回路が設けられて
いる面における回路を除いた部分３２に凹凸が設けられ
ている半導体素子３６を回路基板３９上に実装した半導
体ユニットの構成を示す断面図であり、（ｂ）は側面３
１及び回路が設けられている面における回路を除いた部
分３２に凹凸が設けられていない半導体素子３６を回路
基板３９上に実装した半導体ユニットの構成を示す断面
図である。上記第１の実施形態と比較して、突起電極３
０が２段突起形状の代りに半田バンプで構成されている
点が異なる。また、半導体素子３６の電極パッド３３上
には金属膜３７が形成され、その上に突起電極（半田バ
ンプ）３０が半田メッキ法により形成されている。
【００１８】突起電極３０と回路基板３９の端子電極３
８とは、例えば導電性接着剤等で構成された導電層３５
により電気的に接続されている。半導体素子３６と回路
基板３９との隙間及び半導体素子３６の側面３１を機械
的に補強するように、剛体フィラー３４ａを含む封止樹
脂３４が注入及び塗布されている。剛体フィラー３４ａ
は、接合層３５を含む突起電極３０と端子電極３８の接
合部を囲むように、回路基板３９側に分布されている。
また、半導体素子３６の回路の側面３１及び回路が設け
られている面における回路を除いた部分３２は封止樹脂
３４の樹脂成分のみと接触しており、封止樹脂３４の剛
体フィラ−３４ａは、見掛け上回路基板３９側に沈降し
ている。なお、封止樹脂３４の樹脂成分及び剛体フィラ
−３４ａ等は上記第１の実施例と同様である。第２の実
施形態では、突起電極３０として半田バンプを用いたの
で、突起電極３０を形成するために要するコストを低減
することができる。
８とは、例えば導電性接着剤等で構成された導電層３５
により電気的に接続されている。半導体素子３６と回路
基板３９との隙間及び半導体素子３６の側面３１を機械
的に補強するように、剛体フィラー３４ａを含む封止樹
脂３４が注入及び塗布されている。剛体フィラー３４ａ
は、接合層３５を含む突起電極３０と端子電極３８の接
合部を囲むように、回路基板３９側に分布されている。
また、半導体素子３６の回路の側面３１及び回路が設け
られている面における回路を除いた部分３２は封止樹脂
３４の樹脂成分のみと接触しており、封止樹脂３４の剛
体フィラ−３４ａは、見掛け上回路基板３９側に沈降し
ている。なお、封止樹脂３４の樹脂成分及び剛体フィラ
−３４ａ等は上記第１の実施例と同様である。第２の実
施形態では、突起電極３０として半田バンプを用いたの
で、突起電極３０を形成するために要するコストを低減
することができる。
【００１９】（第３の実施形態）図３に示す第３の実施
形態において、（ａ）は側面４１及び回路が設けられて
いる面における回路を除いた部分４２に凹凸が設けられ
ている半導体素子４６を回路基板４９上に実装した半導
体ユニットの構成を示す断面図であり、（ｂ）は側面４
１及び回路が設けられている面における回路を除いた部
分４２に凹凸が設けられていない半導体素子４６を回路
基板４９上に実装した半導体ユニットの構成を示す断面
図である。上記第１の実施形態と比較して、突起電極４
７が２段突起形状の代りに１段突起形状に構成されてい
る点が異なる。
形態において、（ａ）は側面４１及び回路が設けられて
いる面における回路を除いた部分４２に凹凸が設けられ
ている半導体素子４６を回路基板４９上に実装した半導
体ユニットの構成を示す断面図であり、（ｂ）は側面４
１及び回路が設けられている面における回路を除いた部
分４２に凹凸が設けられていない半導体素子４６を回路
基板４９上に実装した半導体ユニットの構成を示す断面
図である。上記第１の実施形態と比較して、突起電極４
７が２段突起形状の代りに１段突起形状に構成されてい
る点が異なる。
【００２０】突起電極４７と回路基板４９の端子電極４
８とは、例えば導電性接着剤等で構成された導電層４５
により電気的に接続されている。半導体素子４６と回路
基板４９との隙間及び半導体素子４６の側面４１を機械
的に補強するように、剛体フィラー４４ａを含む封止樹
脂４４が注入及び塗布されている。剛体フィラー４４ａ
は、接合層４５を含む突起電極４７と端子電極４８の接
合部を囲むように、回路基板４９側に分布されている。
また、半導体素子４６の回路の側面４１及び回路が設け
られている面における回路を除いた部分４２は封止樹脂
４４の樹脂成分のみと接触しており、封止樹脂４４の剛
体フィラ−４４ａは、見掛け上回路基板４９側に沈降し
ている。なお、封止樹脂４４の樹脂成分及び剛体フィラ
−４４ａ等は上記第１の実施例と同様である。第３の実
施形態では、突起電極４７として１段突起形状を用いた
ので、突起電極４７を形成するために要するコストを低
減することができる。
８とは、例えば導電性接着剤等で構成された導電層４５
により電気的に接続されている。半導体素子４６と回路
基板４９との隙間及び半導体素子４６の側面４１を機械
的に補強するように、剛体フィラー４４ａを含む封止樹
脂４４が注入及び塗布されている。剛体フィラー４４ａ
は、接合層４５を含む突起電極４７と端子電極４８の接
合部を囲むように、回路基板４９側に分布されている。
また、半導体素子４６の回路の側面４１及び回路が設け
られている面における回路を除いた部分４２は封止樹脂
４４の樹脂成分のみと接触しており、封止樹脂４４の剛
体フィラ−４４ａは、見掛け上回路基板４９側に沈降し
ている。なお、封止樹脂４４の樹脂成分及び剛体フィラ
−４４ａ等は上記第１の実施例と同様である。第３の実
施形態では、突起電極４７として１段突起形状を用いた
ので、突起電極４７を形成するために要するコストを低
減することができる。
【００２１】（第４の実施形態）図４に示す第４の実施
形態において、（ａ）は側面５１及び回路が設けられて
いる面における回路を除いた部分５２に凹凸が設けられ
ている半導体素子５６を回路基板５９上に実装した半導
体ユニットの構成を示す断面図であり、（ｂ）は側面５
１及び回路が設けられている面における回路を除いた部
分５２に凹凸が設けられていない半導体素子５６を回路
基板５９上に実装した半導体ユニットの構成を示す断面
図である。上記第１の実施形態と比較して、突起電極５
７と端子電極５８とを電気的に接続するための導電層５
５として、導電性接着剤の代りに異方性導電材料を用い
た点が異なる。
形態において、（ａ）は側面５１及び回路が設けられて
いる面における回路を除いた部分５２に凹凸が設けられ
ている半導体素子５６を回路基板５９上に実装した半導
体ユニットの構成を示す断面図であり、（ｂ）は側面５
１及び回路が設けられている面における回路を除いた部
分５２に凹凸が設けられていない半導体素子５６を回路
基板５９上に実装した半導体ユニットの構成を示す断面
図である。上記第１の実施形態と比較して、突起電極５
７と端子電極５８とを電気的に接続するための導電層５
５として、導電性接着剤の代りに異方性導電材料を用い
た点が異なる。
【００２２】異方性導電材料で構成された導電層５５
は、半導体素子５６のほぼ全面と対向するように、回路
基板５９上に設けられている。異方性導電材料は、例え
ば導電性フィラーを含有する接着剤やゴム等であり、圧
力が加えられた部分にのみ、その圧力の方向に導電性を
示し、それ以外の部分及び方向には絶縁性を示す。従っ
て、突起電極５７の先端を異方性導電材料である導電層
５５に押しつけることにより、突起電極５７とそれに対
向する端子電極５８間のみ電気的に接続され、突起電極
５７とそれに対向しない他の端子電極との間、突起電極
５７どうしの間、及び端子電極５８どうしの間は絶縁さ
れている。
は、半導体素子５６のほぼ全面と対向するように、回路
基板５９上に設けられている。異方性導電材料は、例え
ば導電性フィラーを含有する接着剤やゴム等であり、圧
力が加えられた部分にのみ、その圧力の方向に導電性を
示し、それ以外の部分及び方向には絶縁性を示す。従っ
て、突起電極５７の先端を異方性導電材料である導電層
５５に押しつけることにより、突起電極５７とそれに対
向する端子電極５８間のみ電気的に接続され、突起電極
５７とそれに対向しない他の端子電極との間、突起電極
５７どうしの間、及び端子電極５８どうしの間は絶縁さ
れている。
【００２３】半導体素子５６と回路基板５９との隙間及
び半導体素子５６の側面５１を機械的に補強するよう
に、剛体フィラー５４ａを含む封止樹脂５４が注入及び
塗布されている。剛体フィラー５４ａは、接合層５５を
含む突起電極５７と端子電極５８の接合部を囲むよう
に、回路基板５９側に分布されている。また、半導体素
子５６の回路の側面５１及び回路が設けられている面に
おける回路を除いた部分５２は封止樹脂５４の樹脂成分
のみと接触しており、封止樹脂５４の剛体フィラ−５４
ａは、見掛け上回路基板５９及びその上の導電層５５側
に沈降している。なお、封止樹脂５４の樹脂成分及び剛
体フィラ−５４ａ等は上記第１の実施例と同様である。
第４の実施形態では、導電層５５として、導電性接着剤
の代りに、回路基板５９上に半導体素子６６のほぼ全面
に対向するように異方性導電材料を設けたので、各突起
電極５７の先端部にそれぞれ導電性接着剤を塗布する工
程が不要になる。
び半導体素子５６の側面５１を機械的に補強するよう
に、剛体フィラー５４ａを含む封止樹脂５４が注入及び
塗布されている。剛体フィラー５４ａは、接合層５５を
含む突起電極５７と端子電極５８の接合部を囲むよう
に、回路基板５９側に分布されている。また、半導体素
子５６の回路の側面５１及び回路が設けられている面に
おける回路を除いた部分５２は封止樹脂５４の樹脂成分
のみと接触しており、封止樹脂５４の剛体フィラ−５４
ａは、見掛け上回路基板５９及びその上の導電層５５側
に沈降している。なお、封止樹脂５４の樹脂成分及び剛
体フィラ−５４ａ等は上記第１の実施例と同様である。
第４の実施形態では、導電層５５として、導電性接着剤
の代りに、回路基板５９上に半導体素子６６のほぼ全面
に対向するように異方性導電材料を設けたので、各突起
電極５７の先端部にそれぞれ導電性接着剤を塗布する工
程が不要になる。
【００２４】（第５の実施形態）図５に示す第５の実施
形態において、（ａ）は側面６１及び回路が設けられて
いる面における回路を除いた部分６２に凹凸が設けられ
ている半導体素子６６を回路基板６９上に実装した半導
体ユニットの構成を示す断面図であり、（ｂ）は側面６
１及び回路が設けられている面における回路を除いた部
分６２に凹凸が設けられていない半導体素子６６を回路
基板６９上に実装した半導体ユニットの構成を示す断面
図である。上記第４の実施形態と比較して、異方性導電
材料で構成された導電層６５が半導体素子６６と回路基
板６９の隙間の全域に設けられており、封止樹脂６４は
回路基板６９と半導体素子６６の側面６１を機械的に補
強するようにのみ塗布されている点が異なる。
形態において、（ａ）は側面６１及び回路が設けられて
いる面における回路を除いた部分６２に凹凸が設けられ
ている半導体素子６６を回路基板６９上に実装した半導
体ユニットの構成を示す断面図であり、（ｂ）は側面６
１及び回路が設けられている面における回路を除いた部
分６２に凹凸が設けられていない半導体素子６６を回路
基板６９上に実装した半導体ユニットの構成を示す断面
図である。上記第４の実施形態と比較して、異方性導電
材料で構成された導電層６５が半導体素子６６と回路基
板６９の隙間の全域に設けられており、封止樹脂６４は
回路基板６９と半導体素子６６の側面６１を機械的に補
強するようにのみ塗布されている点が異なる。
【００２５】導電層６５として用いられる異方性導電材
料は、半導体素子６６と回路基板６９の間隙とほぼ等し
い厚みを有し、半導体素子６６の突起電極６７が設けら
れている部分のみ、突起電極６７の高さ分だけ圧縮され
る。そのため、突起電極６７とそれに対向する端子電極
６８との間のみ電気的に接続され、他の部分は絶縁され
ている。第５の実施形態によれば、半導体素子６６の側
面６１に塗布するだけでよく、封止樹脂６４を半導体素
子６６と回路基板６９の隙間に注入する工程が不要とな
る。
料は、半導体素子６６と回路基板６９の間隙とほぼ等し
い厚みを有し、半導体素子６６の突起電極６７が設けら
れている部分のみ、突起電極６７の高さ分だけ圧縮され
る。そのため、突起電極６７とそれに対向する端子電極
６８との間のみ電気的に接続され、他の部分は絶縁され
ている。第５の実施形態によれば、半導体素子６６の側
面６１に塗布するだけでよく、封止樹脂６４を半導体素
子６６と回路基板６９の隙間に注入する工程が不要とな
る。
【００２６】（第６の実施形態）第６の実施形態は半導
体素子の実装方法に関するものであり、特に、図１から
図５の各（ａ）に示すような半導体素子の側面及び回路
が設けられている面における回路を除いた部分に凹凸を
形成する工程に関する。図６に示す一例は、砥石又は砥
粒７５を用いて半導体素子の側面及び回路が設けられて
いる面における回路を除いた部分７１を摩擦することに
より凹凸を形成する方法を示している。砥石又は砥粒７
５は、半導体素子と同じ材料又は無機物の砥粒、例えば
ＳｉＯ2で形成されている。また、図７に示す他の例で
は、半導体素子と同じ材料又は無機物の砥粒８５、例え
ばＳｉＯ2 を、半導体素子の側面及び回路が設けられて
いる面８１に、３００℃、３００ｇ／ｃｍ2 以上で高温
圧着させることにより、凹凸を形成する方法を示してい
る。この様に、半導体素子の側面及び回路が設けられて
いる面における回路を除いた部分に凹凸を形成すること
により、封止樹脂との接触面積を増加させ、半導体素子
と封止樹脂及び回路基板との密着性を向上させることが
できる。
体素子の実装方法に関するものであり、特に、図１から
図５の各（ａ）に示すような半導体素子の側面及び回路
が設けられている面における回路を除いた部分に凹凸を
形成する工程に関する。図６に示す一例は、砥石又は砥
粒７５を用いて半導体素子の側面及び回路が設けられて
いる面における回路を除いた部分７１を摩擦することに
より凹凸を形成する方法を示している。砥石又は砥粒７
５は、半導体素子と同じ材料又は無機物の砥粒、例えば
ＳｉＯ2で形成されている。また、図７に示す他の例で
は、半導体素子と同じ材料又は無機物の砥粒８５、例え
ばＳｉＯ2 を、半導体素子の側面及び回路が設けられて
いる面８１に、３００℃、３００ｇ／ｃｍ2 以上で高温
圧着させることにより、凹凸を形成する方法を示してい
る。この様に、半導体素子の側面及び回路が設けられて
いる面における回路を除いた部分に凹凸を形成すること
により、封止樹脂との接触面積を増加させ、半導体素子
と封止樹脂及び回路基板との密着性を向上させることが
できる。
【００２７】（第７の実施形態）第７の実施形態は半導
体素子の実装方法に関するものであり、特に、図１から
図４に示す各実施形態における封止樹脂の注入及び塗布
方法に関する。図８に示す一例では、まず、無機物の剛
体フィラ−、例えばＳｉＯ2と有機物の樹脂、例えばエ
ポキシ系樹脂で構成された第１の封止樹脂９２が、ノズ
ル９１を介して半導体素子９６と回路基板９９との間隙
に注入される。次に、注入された部分９４の少なくとも
一部に、有機物の樹脂のみで構成された第２の封止樹脂
９３が塗布される。また、図９に示す他の例では、ま
ず、有機物の樹脂のみで構成された第２の封止樹脂１０
２が、ノズル１０１を介して半導体素子１０６と回路基
板１０９との間隙に注入される。次に、注入された部分
１０４の少なくとも一部に、無機物の剛体フィラ−と有
機物の樹脂で構成された第１の封止樹脂１０３が塗布さ
れる。
体素子の実装方法に関するものであり、特に、図１から
図４に示す各実施形態における封止樹脂の注入及び塗布
方法に関する。図８に示す一例では、まず、無機物の剛
体フィラ−、例えばＳｉＯ2と有機物の樹脂、例えばエ
ポキシ系樹脂で構成された第１の封止樹脂９２が、ノズ
ル９１を介して半導体素子９６と回路基板９９との間隙
に注入される。次に、注入された部分９４の少なくとも
一部に、有機物の樹脂のみで構成された第２の封止樹脂
９３が塗布される。また、図９に示す他の例では、ま
ず、有機物の樹脂のみで構成された第２の封止樹脂１０
２が、ノズル１０１を介して半導体素子１０６と回路基
板１０９との間隙に注入される。次に、注入された部分
１０４の少なくとも一部に、無機物の剛体フィラ−と有
機物の樹脂で構成された第１の封止樹脂１０３が塗布さ
れる。
【００２８】第１の封止樹脂の有機物樹脂成分と第２の
封止樹脂の有機物樹脂成分は、基本的に同様の性質を有
していればよく、必ずしも同一である必要はない。しか
しながら、両者を同一とすることにより、図１から図５
に示すように、見掛け上単一の（１層の）封止樹脂にお
いて剛体フィラーが回路基板側に沈降しているように構
成することができる。この場合、第１の封止樹脂と第２
の封止樹脂との界面を事実上なくすことができ、第１の
封止樹脂と第２の封止樹脂との界面に置ける剥離やひび
割れ等を防止することができる。
封止樹脂の有機物樹脂成分は、基本的に同様の性質を有
していればよく、必ずしも同一である必要はない。しか
しながら、両者を同一とすることにより、図１から図５
に示すように、見掛け上単一の（１層の）封止樹脂にお
いて剛体フィラーが回路基板側に沈降しているように構
成することができる。この場合、第１の封止樹脂と第２
の封止樹脂との界面を事実上なくすことができ、第１の
封止樹脂と第２の封止樹脂との界面に置ける剥離やひび
割れ等を防止することができる。
【００２９】
【発明の効果】以上説明したように、本発明の第１の半
導体ユニットは、回路基板の端子電極にフェイスダウン
状態で半導体素子を実装したものであって、半導体素子
に設けられた突起電極を回路基板の端子電極に接合層を
介して電気的に接続し、かつ半導体素子と回路基板との
間隙及び半導体素子の側面が無機物の剛体フィラ−及び
有機物の樹脂を含む封止樹脂で機械的に補強され、剛体
フィラーが突起電極と端子電極の接合部を囲むように回
路基板側に分布するように構成されている。すなわち、
半導体素子に設けられた突起電極と回路基板の端子電極
の接合部が剛体フィラーにより強化された封止樹脂で補
強され、さらに半導体素子の回路のある面及び側面の少
なくとも一部は、封止樹脂の有機物の樹脂のみと接触し
ているので、半導体素子と封止樹脂及び封止樹脂と回路
基板との間の密着力が高まり、半導体素子、回路基板及
び封止樹脂の熱膨張率の違いより発生する応力、特に半
導体素子と封止樹脂とに間において生じる応力による剥
離又は封止樹脂そのものの亀裂を防止することができ
る。ここで、封止樹脂中の剛体フィラーを突起電極と端
子電極の接合部を囲むように回路基板側に分布させてい
るので、封止樹脂の熱膨張率が不均一となり、半導体素
子、回路基板及び封止樹脂の間の熱膨張率の差を緩和す
ることができる。
導体ユニットは、回路基板の端子電極にフェイスダウン
状態で半導体素子を実装したものであって、半導体素子
に設けられた突起電極を回路基板の端子電極に接合層を
介して電気的に接続し、かつ半導体素子と回路基板との
間隙及び半導体素子の側面が無機物の剛体フィラ−及び
有機物の樹脂を含む封止樹脂で機械的に補強され、剛体
フィラーが突起電極と端子電極の接合部を囲むように回
路基板側に分布するように構成されている。すなわち、
半導体素子に設けられた突起電極と回路基板の端子電極
の接合部が剛体フィラーにより強化された封止樹脂で補
強され、さらに半導体素子の回路のある面及び側面の少
なくとも一部は、封止樹脂の有機物の樹脂のみと接触し
ているので、半導体素子と封止樹脂及び封止樹脂と回路
基板との間の密着力が高まり、半導体素子、回路基板及
び封止樹脂の熱膨張率の違いより発生する応力、特に半
導体素子と封止樹脂とに間において生じる応力による剥
離又は封止樹脂そのものの亀裂を防止することができ
る。ここで、封止樹脂中の剛体フィラーを突起電極と端
子電極の接合部を囲むように回路基板側に分布させてい
るので、封止樹脂の熱膨張率が不均一となり、半導体素
子、回路基板及び封止樹脂の間の熱膨張率の差を緩和す
ることができる。
【００３０】突起電極に断面積の異なる少なくとも２つ
の部分を設け、断面積の小さい側を回路基板側に配置す
ることにより、導電層として用いられる、例えば導電性
接着剤が必要以上に突起電極の先端部に付着するのを防
止し、適量の導電性接着剤を塗布することができる。ま
た、半導体素子の回路が設けられている面及び側面のう
ち、有機物の樹脂と接触する部分の表面に凹凸を設ける
ことにより、半導体素子と有機物の樹脂との接触面積が
増加し、半導体素子と封止樹脂との密着力を更に高くす
ることができる。
の部分を設け、断面積の小さい側を回路基板側に配置す
ることにより、導電層として用いられる、例えば導電性
接着剤が必要以上に突起電極の先端部に付着するのを防
止し、適量の導電性接着剤を塗布することができる。ま
た、半導体素子の回路が設けられている面及び側面のう
ち、有機物の樹脂と接触する部分の表面に凹凸を設ける
ことにより、半導体素子と有機物の樹脂との接触面積が
増加し、半導体素子と封止樹脂との密着力を更に高くす
ることができる。
【００３１】また、突起電極を、Ａｕ、Ｃｕ、Ａｌ、半
田及びこれらの合金から選択されたいずれかで形成する
ことにより、従来から用いられている半導体素子の実装
方法を突起電極形成工程にそのまま用いることができ
る。また、接合層として導電性接着剤を用いることによ
り、突起電極の先端部に導電性接着剤を塗布した後、突
起電極と端子電極の位置合せを行い、最後に導電性接着
剤を硬化させることができ、突起電極と端子電極の位置
合せ精度を高くすることができる。または、接合層とし
て異方性導電材を用いることにより、突起電極と端子電
極に接合部を異方性導電材自体で囲むことができ、接合
部の機械的強度を高くすることができる。また、封止樹
脂としてｐＨ≦８、特に好ましくは３≦ｐＨ≦８のもの
を用いることにより、適度な粘性及び硬化時間等を得る
ことができ、剛体フィラーを回路基板側に沈降するよう
に分布させた状態を維持することができる。
田及びこれらの合金から選択されたいずれかで形成する
ことにより、従来から用いられている半導体素子の実装
方法を突起電極形成工程にそのまま用いることができ
る。また、接合層として導電性接着剤を用いることによ
り、突起電極の先端部に導電性接着剤を塗布した後、突
起電極と端子電極の位置合せを行い、最後に導電性接着
剤を硬化させることができ、突起電極と端子電極の位置
合せ精度を高くすることができる。または、接合層とし
て異方性導電材を用いることにより、突起電極と端子電
極に接合部を異方性導電材自体で囲むことができ、接合
部の機械的強度を高くすることができる。また、封止樹
脂としてｐＨ≦８、特に好ましくは３≦ｐＨ≦８のもの
を用いることにより、適度な粘性及び硬化時間等を得る
ことができ、剛体フィラーを回路基板側に沈降するよう
に分布させた状態を維持することができる。
【００３２】また、本発明の第２の半導体ユニットは、
回路基板の端子電極にフェイスダウン状態で半導体素子
を実装したものであって、回路基板上に半導体素子のほ
ぼ全面に対向するように設けられた異方性導電層を介し
て、半導体素子に設けられた突起電極と回路基板の端子
電極とを電気的に接続し、かつ少なくとも回路基板と半
導体素子の側面が無機物の剛体フィラ−及び有機物の樹
脂を含む封止樹脂で機械的に補強され、剛体フィラーは
前記回路基板側に分布しているように構成されている。
すなわち、異方性導電層は、突起電極とそれに対向する
端子電極間のみを電気的に接続し、突起電極とそれとは
対向しない他の端子電極との間、突起電極どうしの間、
及び端子電極どうしの間を絶縁する。従って、一の異方
性導電層を形成するだけで、すべての突起電極とそれら
に対向する端子電極とを電気的に接続することができ、
各突起電極の先端に導電性接着剤等を塗布する工程を省
略することができる。また、異方性導電層の厚みを半導
体素子と回路基板との隙間とほぼ等しくし、半導体素子
と回路基板との隙間を封止させることにより、封止樹脂
を半導体素子と回路基板との間に注入する工程を省略す
ることができる。
回路基板の端子電極にフェイスダウン状態で半導体素子
を実装したものであって、回路基板上に半導体素子のほ
ぼ全面に対向するように設けられた異方性導電層を介し
て、半導体素子に設けられた突起電極と回路基板の端子
電極とを電気的に接続し、かつ少なくとも回路基板と半
導体素子の側面が無機物の剛体フィラ−及び有機物の樹
脂を含む封止樹脂で機械的に補強され、剛体フィラーは
前記回路基板側に分布しているように構成されている。
すなわち、異方性導電層は、突起電極とそれに対向する
端子電極間のみを電気的に接続し、突起電極とそれとは
対向しない他の端子電極との間、突起電極どうしの間、
及び端子電極どうしの間を絶縁する。従って、一の異方
性導電層を形成するだけで、すべての突起電極とそれら
に対向する端子電極とを電気的に接続することができ、
各突起電極の先端に導電性接着剤等を塗布する工程を省
略することができる。また、異方性導電層の厚みを半導
体素子と回路基板との隙間とほぼ等しくし、半導体素子
と回路基板との隙間を封止させることにより、封止樹脂
を半導体素子と回路基板との間に注入する工程を省略す
ることができる。
【００３３】一方、本発明の半導体素子の実装方法は、
半導体素子の回路上の所定位置に突起電極を形成し、半
導体素子を回路基板に対してフェイスダウン状態にし、
その状態で突起電極を接合層を介して回路基板の端子電
極に電気的に接続し、半導体素子と回路基板との間隙及
び半導体素子の側面を機械的に補強するために無機物の
剛体フィラ−及び有機物の樹脂を含む第１の封止樹脂を
注入し、半導体素子の回路が設けられている面及び側面
の少なくとも一部をと接触するように有機物の樹脂のみ
で構成された第２の封止樹脂を注入するように構成され
ている。すなわち、上記本発明の第１の半導体ユニット
を製造するために、封止樹脂を剛体フィラーを含む第１
の封止樹脂と剛体フィラーを含まない第２の封止樹脂の
２工程に分けて注入するようにしたものである。その結
果、見掛け上回路基板側に剛体フィラーが沈降したよう
に分布させることができる。
半導体素子の回路上の所定位置に突起電極を形成し、半
導体素子を回路基板に対してフェイスダウン状態にし、
その状態で突起電極を接合層を介して回路基板の端子電
極に電気的に接続し、半導体素子と回路基板との間隙及
び半導体素子の側面を機械的に補強するために無機物の
剛体フィラ−及び有機物の樹脂を含む第１の封止樹脂を
注入し、半導体素子の回路が設けられている面及び側面
の少なくとも一部をと接触するように有機物の樹脂のみ
で構成された第２の封止樹脂を注入するように構成され
ている。すなわち、上記本発明の第１の半導体ユニット
を製造するために、封止樹脂を剛体フィラーを含む第１
の封止樹脂と剛体フィラーを含まない第２の封止樹脂の
２工程に分けて注入するようにしたものである。その結
果、見掛け上回路基板側に剛体フィラーが沈降したよう
に分布させることができる。
【００３４】第１の封止樹脂の有機物の樹脂と第２の封
止樹脂の有機物の樹脂は同様の性質を有していればよ
く、材料は特に限定されない。しかし、両者が同じ成分
であればなお好ましい。また、半導体素子の側面及び回
路が設けられている面の回路を除いた部分の少なくとも
一部を半導体素子と同じ材料又は無機物の砥粒で摩擦
し、または、半導体素子の側面及び回路が設けられてい
る面の回路を除いた部分の少なくとも一部に半導体素子
と同じ材料又は無機物の砥粒を高温圧着し、凹凸面を形
成することにより、半導体素子と有機物の樹脂との接触
面積が増加し、半導体素子と封止樹脂との密着力を更に
高くすることができる。
止樹脂の有機物の樹脂は同様の性質を有していればよ
く、材料は特に限定されない。しかし、両者が同じ成分
であればなお好ましい。また、半導体素子の側面及び回
路が設けられている面の回路を除いた部分の少なくとも
一部を半導体素子と同じ材料又は無機物の砥粒で摩擦
し、または、半導体素子の側面及び回路が設けられてい
る面の回路を除いた部分の少なくとも一部に半導体素子
と同じ材料又は無機物の砥粒を高温圧着し、凹凸面を形
成することにより、半導体素子と有機物の樹脂との接触
面積が増加し、半導体素子と封止樹脂との密着力を更に
高くすることができる。
【００３５】前述の第１の封止樹脂と第２の封止樹脂の
注入順序は特に限定されず、先に半導体素子と回路基板
との間隙の回路基板側に第１の封止樹脂を注入し、次に
半導体素子と回路基板との間隙の半導体素子側に第２の
封止樹脂を注入してもよいし、または、先に半導体素子
と回路基板との間隙の半導体素子側に第２の封止樹脂を
注入し、次に半導体素子と回路基板との間隙の回路基板
側に第１の封止樹脂を注入してもよい。そのため、半導
体素子の形状等に応じて注入しやすい方を先に注入すれ
ばよく、半導体素子の実装方法に自由度を持たせること
ができる。
注入順序は特に限定されず、先に半導体素子と回路基板
との間隙の回路基板側に第１の封止樹脂を注入し、次に
半導体素子と回路基板との間隙の半導体素子側に第２の
封止樹脂を注入してもよいし、または、先に半導体素子
と回路基板との間隙の半導体素子側に第２の封止樹脂を
注入し、次に半導体素子と回路基板との間隙の回路基板
側に第１の封止樹脂を注入してもよい。そのため、半導
体素子の形状等に応じて注入しやすい方を先に注入すれ
ばよく、半導体素子の実装方法に自由度を持たせること
ができる。
【００３６】また、本発明の別の半導体素子の実装方法
は、半導体素子の回路上の所定位置に突起電極を形成
し、回路基板上の半導体素子のほぼ全面に対向する位置
に異方性導電層を形成し、半導体素子を回路基板に対し
てフェイスダウン状態にし、その状態で突起電極を異方
性導電層を介して回路基板の端子電極に電気的に接続
し、少なくとも回路基板と半導体素子の側面を機械的に
補強するために無機物の剛体フィラ−及び有機物の樹脂
を含む封止樹脂を剛体フィラーが回路基板側に分布する
ように塗布するように構成されている。すなわち、この
方法により、上記本発明の第２の半導体ユニットを製造
することができる。また、封止樹脂を、無機物の剛体フ
ィラ−及び有機物の樹脂を含む第１の封止樹脂と有機物
の樹脂のみで構成された第２の封止樹脂の２工程に分離
し、第１の封止樹脂を回路基板側に塗布し、第２の封止
樹脂を半導体素子側に塗布することにより、見掛け上回
路基板側に剛体フィラーが沈降したように分布させるこ
とができる。
は、半導体素子の回路上の所定位置に突起電極を形成
し、回路基板上の半導体素子のほぼ全面に対向する位置
に異方性導電層を形成し、半導体素子を回路基板に対し
てフェイスダウン状態にし、その状態で突起電極を異方
性導電層を介して回路基板の端子電極に電気的に接続
し、少なくとも回路基板と半導体素子の側面を機械的に
補強するために無機物の剛体フィラ−及び有機物の樹脂
を含む封止樹脂を剛体フィラーが回路基板側に分布する
ように塗布するように構成されている。すなわち、この
方法により、上記本発明の第２の半導体ユニットを製造
することができる。また、封止樹脂を、無機物の剛体フ
ィラ−及び有機物の樹脂を含む第１の封止樹脂と有機物
の樹脂のみで構成された第２の封止樹脂の２工程に分離
し、第１の封止樹脂を回路基板側に塗布し、第２の封止
樹脂を半導体素子側に塗布することにより、見掛け上回
路基板側に剛体フィラーが沈降したように分布させるこ
とができる。
【図１】本発明の半導体ユニット及び半導体素子の実装
方法の第１の実施形態を示す図であり、（ａ）は側面１
及び回路が設けられている面における回路を除いた部分
２に凹凸が設けられている半導体素子６を回路基板９上
に実装した半導体ユニットの構成を示す断面図、（ｂ）
は側面１及び回路が設けられている面における回路を除
いた部分２に凹凸が設けられていない半導体素子６を回
路基板９上に実装した半導体ユニットの構成を示す断面
図である。
方法の第１の実施形態を示す図であり、（ａ）は側面１
及び回路が設けられている面における回路を除いた部分
２に凹凸が設けられている半導体素子６を回路基板９上
に実装した半導体ユニットの構成を示す断面図、（ｂ）
は側面１及び回路が設けられている面における回路を除
いた部分２に凹凸が設けられていない半導体素子６を回
路基板９上に実装した半導体ユニットの構成を示す断面
図である。
【図２】本発明の半導体ユニット及び半導体素子の実装
方法の第２の実施形態を示す図であり、（ａ）は側面３
１及び回路が設けられている面における回路を除いた部
分３２に凹凸が設けられている半導体素子３６を回路基
板３９上に実装した半導体ユニットの構成を示す断面
図、（ｂ）は側面３１及び回路が設けられている面にお
ける回路を除いた部分３２に凹凸が設けられていない半
導体素子３６を回路基板３９上に実装した半導体ユニッ
トの構成を示す断面図である。
方法の第２の実施形態を示す図であり、（ａ）は側面３
１及び回路が設けられている面における回路を除いた部
分３２に凹凸が設けられている半導体素子３６を回路基
板３９上に実装した半導体ユニットの構成を示す断面
図、（ｂ）は側面３１及び回路が設けられている面にお
ける回路を除いた部分３２に凹凸が設けられていない半
導体素子３６を回路基板３９上に実装した半導体ユニッ
トの構成を示す断面図である。
【図３】本発明の半導体ユニット及び半導体素子の実装
方法の第３の実施形態を示す図であり、（ａ）は側面４
１及び回路が設けられている面における回路を除いた部
分４２に凹凸が設けられている半導体素子４６を回路基
板４９上に実装した半導体ユニットの構成を示す断面
図、（ｂ）は側面４１及び回路が設けられている面にお
ける回路を除いた部分４２に凹凸が設けられていない半
導体素子４６を回路基板４９上に実装した半導体ユニッ
トの構成を示す断面図である。
方法の第３の実施形態を示す図であり、（ａ）は側面４
１及び回路が設けられている面における回路を除いた部
分４２に凹凸が設けられている半導体素子４６を回路基
板４９上に実装した半導体ユニットの構成を示す断面
図、（ｂ）は側面４１及び回路が設けられている面にお
ける回路を除いた部分４２に凹凸が設けられていない半
導体素子４６を回路基板４９上に実装した半導体ユニッ
トの構成を示す断面図である。
【図４】本発明の半導体ユニット及び半導体素子の実装
方法の第４の実施形態を示す図であり、（ａ）は側面５
１及び回路が設けられている面における回路を除いた部
分５２に凹凸が設けられている半導体素子５６を回路基
板５９上に実装した半導体ユニットの構成を示す断面
図、（ｂ）は側面５１及び回路が設けられている面にお
ける回路を除いた部分５２に凹凸が設けられていない半
導体素子５６を回路基板５９上に実装した半導体ユニッ
トの構成を示す断面図である。
方法の第４の実施形態を示す図であり、（ａ）は側面５
１及び回路が設けられている面における回路を除いた部
分５２に凹凸が設けられている半導体素子５６を回路基
板５９上に実装した半導体ユニットの構成を示す断面
図、（ｂ）は側面５１及び回路が設けられている面にお
ける回路を除いた部分５２に凹凸が設けられていない半
導体素子５６を回路基板５９上に実装した半導体ユニッ
トの構成を示す断面図である。
【図５】本発明の半導体ユニット及び半導体素子の実装
方法の第５の実施形態を示す図であり、（ａ）は側面６
１及び回路が設けられている面における回路を除いた部
分６２に凹凸が設けられている半導体素子６６を回路基
板６９上に実装した半導体ユニットの構成を示す断面
図、（ｂ）は側面６１及び回路が設けられている面にお
ける回路を除いた部分６２に凹凸が設けられていない半
導体素子６６を回路基板６９上に実装した半導体ユニッ
トの構成を示す断面図である。
方法の第５の実施形態を示す図であり、（ａ）は側面６
１及び回路が設けられている面における回路を除いた部
分６２に凹凸が設けられている半導体素子６６を回路基
板６９上に実装した半導体ユニットの構成を示す断面
図、（ｂ）は側面６１及び回路が設けられている面にお
ける回路を除いた部分６２に凹凸が設けられていない半
導体素子６６を回路基板６９上に実装した半導体ユニッ
トの構成を示す断面図である。
【図６】半導体素子の実装方法に関する第６の実施形態
を示す図であり、図１から図５の各（ａ）に示すような
半導体素子の側面及び回路が設けられている面における
回路を除いた部分を砥石又は砥粒で摩擦することにより
凹凸を形成する工程を示す図である。
を示す図であり、図１から図５の各（ａ）に示すような
半導体素子の側面及び回路が設けられている面における
回路を除いた部分を砥石又は砥粒で摩擦することにより
凹凸を形成する工程を示す図である。
【図７】本発明の半導体素子の実装方法に関する第６の
実施形態を示す図であり、図１から図５の各（ａ）に示
すような半導体素子の側面及び回路が設けられている面
における回路を除いた部分に砥粒を高温圧着することに
より凹凸を形成する工程を示す図である。
実施形態を示す図であり、図１から図５の各（ａ）に示
すような半導体素子の側面及び回路が設けられている面
における回路を除いた部分に砥粒を高温圧着することに
より凹凸を形成する工程を示す図である。
【図８】本発明の半導体素子の実装方法に関する第７の
実施形態を示す図であり、半導体素子と回路基板との間
に封止樹脂を注入する方法の一例を示す図である。
実施形態を示す図であり、半導体素子と回路基板との間
に封止樹脂を注入する方法の一例を示す図である。
【図９】本発明の半導体素子の実装方法に関する第７の
実施形態を示す図であり、半導体素子と回路基板との間
に封止樹脂を注入する方法の他の例を示す図である。
実施形態を示す図であり、半導体素子と回路基板との間
に封止樹脂を注入する方法の他の例を示す図である。
【図１０】（ａ）は従来の半導体素子における半田バン
プの概略構成を示す断面図であり、（ｂ）は従来の半導
体ユニットの概略構成を示す断面図である。
プの概略構成を示す断面図であり、（ｂ）は従来の半導
体ユニットの概略構成を示す断面図である。
【図１１】従来の導電性接着剤を用いた半導体ユニット
の概略構成を示す断面図
の概略構成を示す断面図
１ ：半導体素子の側面 ２ ：半導体素子の回路が設けられている面の回路以外
の部分 ３ ：電極パッド ４ ：封止樹脂 ４ａ：剛体フィラー ５ ：導電層（導電性接着剤） ６ ：半導体素子 ７ ：突起電極 ７ａ：断面積の大きい部分 ７ｂ：断面積の小さい部分 ８ ：端子電極 ９ ：回路基板 ３０ ：突起電極（半田バンプ） ３１ ：半導体素子の側面 ３２ ：半導体素子の回路が設けられている面の回路以
外の部分 ３３ ：電極パッド ３４ ：封止樹脂 ３４ａ：剛体フィラー ３５ ：導電層（導電性接着剤） ３６ ：半導体素子 ３７ ：金属膜 ３８ ：端子電極 ３９ ：回路基板 ４１ ：半導体素子の側面 ４２ ：半導体素子の回路が設けられている面の回路以
外の部分 ４３ ：電極パッド ４４ ：封止樹脂 ４４ａ：剛体フィラー ４５ ：導電層（導電性接着剤） ４６ ：半導体素子 ４７ ：突起電極 ４８ ：端子電極 ４９ ：回路基板 ５１ ：半導体素子の側面 ５２ ：半導体素子の回路が設けられている面の回路以
外の部分 ５３ ：電極パッド ５４ ：封止樹脂 ５４ａ：剛体フィラー ５５ ：導電層（異方性導電材） ５６ ：半導体素子 ５７ ：突起電極 ５８ ：端子電極 ５９ ：回路基板 ６１ ：半導体素子の側面 ６２ ：半導体素子の回路が設けられている面の回路以
外の部分 ６３ ：電極パッド ６４ ：封止樹脂 ６４ａ：剛体フィラー ６５ ：導電層（異方性導電材） ６６ ：半導体素子 ６７ ：突起電極 ６８ ：端子電極 ６９ ：回路基板 ７１ ：半導体素子の側面 ７５ ：砥石又は砥粒 ８１ ：半導体素子の側面 ８５ ：砥粒 ９１ ：ノズル ９２ ：第１の封止樹脂 ９３ ：第２の封止樹脂 ９４ ：封止樹脂の塗布された部分 ９６ ：半導体素子 ９９ ：回路基板 １０１ ：ノズル １０２ ：第２の封止樹脂 １０３ ；第１の封止樹脂 １０４ ：封止樹脂の塗布された部分 １０６ ：半導体素子 １０９ ：回路基板
の部分 ３ ：電極パッド ４ ：封止樹脂 ４ａ：剛体フィラー ５ ：導電層（導電性接着剤） ６ ：半導体素子 ７ ：突起電極 ７ａ：断面積の大きい部分 ７ｂ：断面積の小さい部分 ８ ：端子電極 ９ ：回路基板 ３０ ：突起電極（半田バンプ） ３１ ：半導体素子の側面 ３２ ：半導体素子の回路が設けられている面の回路以
外の部分 ３３ ：電極パッド ３４ ：封止樹脂 ３４ａ：剛体フィラー ３５ ：導電層（導電性接着剤） ３６ ：半導体素子 ３７ ：金属膜 ３８ ：端子電極 ３９ ：回路基板 ４１ ：半導体素子の側面 ４２ ：半導体素子の回路が設けられている面の回路以
外の部分 ４３ ：電極パッド ４４ ：封止樹脂 ４４ａ：剛体フィラー ４５ ：導電層（導電性接着剤） ４６ ：半導体素子 ４７ ：突起電極 ４８ ：端子電極 ４９ ：回路基板 ５１ ：半導体素子の側面 ５２ ：半導体素子の回路が設けられている面の回路以
外の部分 ５３ ：電極パッド ５４ ：封止樹脂 ５４ａ：剛体フィラー ５５ ：導電層（異方性導電材） ５６ ：半導体素子 ５７ ：突起電極 ５８ ：端子電極 ５９ ：回路基板 ６１ ：半導体素子の側面 ６２ ：半導体素子の回路が設けられている面の回路以
外の部分 ６３ ：電極パッド ６４ ：封止樹脂 ６４ａ：剛体フィラー ６５ ：導電層（異方性導電材） ６６ ：半導体素子 ６７ ：突起電極 ６８ ：端子電極 ６９ ：回路基板 ７１ ：半導体素子の側面 ７５ ：砥石又は砥粒 ８１ ：半導体素子の側面 ８５ ：砥粒 ９１ ：ノズル ９２ ：第１の封止樹脂 ９３ ：第２の封止樹脂 ９４ ：封止樹脂の塗布された部分 ９６ ：半導体素子 ９９ ：回路基板 １０１ ：ノズル １０２ ：第２の封止樹脂 １０３ ；第１の封止樹脂 １０４ ：封止樹脂の塗布された部分 １０６ ：半導体素子 １０９ ：回路基板
フロントページの続き (56)参考文献 特開 平３−29207（ＪＰ，Ａ) 特開 平３−224245（ＪＰ，Ａ) 特開 平４−127548（ＪＰ，Ａ) 特開 平５−13119（ＪＰ，Ａ) 特開 平６−53279（ＪＰ，Ａ) 特開 平８−195414（ＪＰ，Ａ) 特開 平９−36177（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/56
Claims (17)
- 【請求項１】 回路基板の端子電極にフェイスダウン状
態で半導体素子を実装した半導体ユニットであって、前
記半導体素子に設けられた突起電極を前記回路基板の前
記端子電極に接合層を介して電気的に接続し、かつ前記
半導体素子と前記回路基板との間隙及び前記半導体素子
の側面が無機物の剛体フィラ−及び有機物の樹脂を含む
封止樹脂で機械的に補強され、前記剛体フィラーは前記
突起電極と前記端子電極の接合部を囲むように前記回路
基板側に分布している半導体ユニット。 - 【請求項２】 前記突起電極は、断面積の異なる少なく
とも２つの部分を有し、断面積の小さい側を前記回路基
板側に配置した請求項１記載の半導体ユニット。 - 【請求項３】 前記半導体素子の回路が設けられている
面及び側面のうち、前記有機物の樹脂と接触している部
分の表面に凹凸が設けられている請求項１又は２記載の
半導体ユニット。 - 【請求項４】 前記突起電極は、Ａｕ、Ｃｕ、Ａｌ、半
田及びこれらの合金から選択されたいずれかで形成され
ている請求項１から３のいずれかに記載の半導体ユニッ
ト。 - 【請求項５】 前記接合層は導電性接着剤で構成されて
いる請求項１から４のいずれかに記載の半導体ユニッ
ト。 - 【請求項６】 前記接合層は異方性導電材で構成されて
いる請求項１から４のいずれかに記載の半導体ユニッ
ト。 - 【請求項７】 前記封止樹脂はｐＨ≦８である請求項１
から６のいずれかに記載の半導体ユニット。 - 【請求項８】 回路基板の端子電極にフェイスダウン状
態で半導体素子を実装した半導体ユニットであって、前
記回路基板上に前記半導体素子のほぼ全面に対向するよ
うに設けられた異方性導電層を介して、前記半導体素子
に設けられた突起電極と前記回路基板の前記端子電極と
を電気的に接続し、かつ少なくとも前記回路基板と前記
半導体素子の側面が無機物の剛体フィラ−及び有機物の
樹脂を含む封止樹脂で機械的に補強され、前記剛体フィ
ラーは前記回路基板側に分布している半導体ユニット。 - 【請求項９】 前記異方性導電層は、前記半導体素子と
前記回路基板との隙間とほぼ等しい厚みを有し、前記半
導体素子と前記回路基板との隙間を封止する請求項８記
載の半導体ユニット。 - 【請求項１０】 半導体素子の回路上の所定位置に突起
電極を形成し、前記半導体素子を回路基板に対してフェ
イスダウン状態にし、その状態で前記突起電極を接合層
を介して前記回路基板の端子電極に電気的に接続し、前
記半導体素子と前記回路基板との間隙及び前記半導体素
子の側面を機械的に補強するために無機物の剛体フィラ
−及び有機物の樹脂を含む第１の封止樹脂を注入し、前
記半導体素子の回路が設けられている面及び側面の少な
くとも一部と接触するように有機物の樹脂のみで構成さ
れた第２の封止樹脂を注入する半導体素子の実装方法。 - 【請求項１１】 前記第１の封止樹脂の有機物の樹脂と
前記第２の封止樹脂の有機物の樹脂が同じ成分である請
求項１０記載の半導体素子の実装方法。 - 【請求項１２】 前記半導体素子の側面及び回路が設け
られている面の回路を除いた部分の少なくとも一部を、
前記半導体素子と同じ材料又は無機物の砥粒で摩擦し、
凹凸を形成する請求項１０又は１１記載の半導体素子の
実装方法。 - 【請求項１３】 前記半導体素子の側面及び回路が設け
られている面の回路を除いた部分の少なくとも一部に、
前記半導体素子と同じ材料又は無機物の砥粒を高温圧着
し、凹凸を形成する請求項１０又は１１記載の半導体素
子の実装方法。 - 【請求項１４】 先に前記半導体素子と前記回路基板と
の間隙の前記回路基板側に前記第１の封止樹脂を注入
し、次に前記半導体素子と前記回路基板との間隙の前記
半導体素子側に前記第２の封止樹脂を注入する請求項１
０から１３のいずれかに記載の半導体素子の実装方法。 - 【請求項１５】 先に前記半導体素子と前記回路基板と
の間隙の前記半導体素子側に前記第２の封止樹脂を注入
し、次に前記半導体素子と前記回路基板との間隙の前記
回路基板側に前記第１の封止樹脂を注入する請求項１０
から１３のいずれかに記載の半導体素子の実装方法。 - 【請求項１６】 半導体素子の回路上の所定位置に突起
電極を形成し、回路基板上の前記半導体素子のほぼ全面
に対向する位置に異方性導電層を形成し、前記半導体素
子を回路基板に対してフェイスダウン状態にし、その状
態で前記突起電極を前記異方性導電層を介して前記回路
基板の端子電極に電気的に接続し、少なくとも前記回路
基板と前記半導体素子の側面を機械的に補強するために
無機物の剛体フィラ−及び有機物の樹脂を含む封止樹脂
を前記剛体フィラーが前記回路基板側に分布するように
塗布する半導体素子の実装方法。 - 【請求項１７】 前記封止樹脂は、無機物の剛体フィラ
−及び有機物の樹脂を含む第１の封止樹脂と有機物の樹
脂のみで構成された第２の封止樹脂からなり、前記第１
の封止樹脂を前記回路基板側に塗布し、前記第２の封止
樹脂を前記半導体素子側に塗布する請求項１６記載の半
導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31539795A JP3343317B2 (ja) | 1995-12-04 | 1995-12-04 | 半導体ユニット及びその半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31539795A JP3343317B2 (ja) | 1995-12-04 | 1995-12-04 | 半導体ユニット及びその半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162229A JPH09162229A (ja) | 1997-06-20 |
| JP3343317B2 true JP3343317B2 (ja) | 2002-11-11 |
Family
ID=18064907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31539795A Expired - Lifetime JP3343317B2 (ja) | 1995-12-04 | 1995-12-04 | 半導体ユニット及びその半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343317B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2848357B2 (ja) * | 1996-10-02 | 1999-01-20 | 日本電気株式会社 | 半導体装置の実装方法およびその実装構造 |
| CN1155997C (zh) | 1998-12-02 | 2004-06-30 | 精工爱普生株式会社 | 各向异性导电膜、半导体芯片的安装方法和半导体装置 |
| JP4459258B2 (ja) * | 1999-01-29 | 2010-04-28 | パナソニック株式会社 | 電子部品の実装方法 |
| KR100502222B1 (ko) | 1999-01-29 | 2005-07-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 전자부품의 실장방법 및 그 장치 |
| JP4097378B2 (ja) * | 1999-01-29 | 2008-06-11 | 松下電器産業株式会社 | 電子部品の実装方法及びその装置 |
| JP4097379B2 (ja) * | 1999-01-29 | 2008-06-11 | 松下電器産業株式会社 | 電子部品の実装方法及びその装置 |
| JP4686629B2 (ja) * | 2009-09-29 | 2011-05-25 | 株式会社東芝 | 電子部品の実装方法 |
| JP5728641B2 (ja) * | 2009-12-22 | 2015-06-03 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JP4846877B2 (ja) * | 2011-02-10 | 2011-12-28 | 株式会社東芝 | 装置 |
| DE102014221687B4 (de) * | 2014-10-24 | 2019-07-04 | Danfoss Silicon Power Gmbh | Leistungshalbleitermodul mit kurzschluss-ausfallmodus |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001542A (en) * | 1988-12-05 | 1991-03-19 | Hitachi Chemical Company | Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips |
| JP2576907B2 (ja) * | 1990-01-30 | 1997-01-29 | サンケン電気株式会社 | 回路基板装置の製造方法 |
| JP3162068B2 (ja) * | 1990-09-19 | 2001-04-25 | 富士通株式会社 | 半導体チップの実装方法 |
| JPH0513119A (ja) * | 1991-07-04 | 1993-01-22 | Sharp Corp | 電子部品接続用テープコネクタ |
| JP3148008B2 (ja) * | 1992-07-31 | 2001-03-19 | 富士通株式会社 | 導電性接着剤を用いた基板とチップの接続方法 |
| JP3454977B2 (ja) * | 1995-07-17 | 2003-10-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3648277B2 (ja) * | 1995-01-12 | 2005-05-18 | 株式会社東芝 | 半導体装置 |
-
1995
- 1995-12-04 JP JP31539795A patent/JP3343317B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162229A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844320A (en) | Semiconductor unit with semiconductor device mounted with conductive adhesive | |
| US6651320B1 (en) | Method for mounting semiconductor element to circuit board | |
| JPH1154662A (ja) | フリップチップ樹脂封止構造及び樹脂封入方法 | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| KR19990082715A (ko) | 반도체장치 | |
| JP3343317B2 (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP3687280B2 (ja) | チップ実装方法 | |
| WO2002073686A1 (fr) | Procede de realisation d'un dispositif a semi-conducteur | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| JPH1187424A (ja) | 半導体装置およびその製造方法 | |
| JP2001217281A (ja) | 半導体装置とその製造方法 | |
| JP3708478B2 (ja) | 電子部品の実装方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP3572254B2 (ja) | 回路基板 | |
| JPH04171970A (ja) | 半導体装置 | |
| JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
| JP3273556B2 (ja) | 機能素子の実装構造体とその製造方法 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JPH02103944A (ja) | 半導体チップの実装方法 | |
| JP2002170850A (ja) | 電子部品実装構造体とその製造方法 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JPH11135531A (ja) | 半導体装置およびその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |