KR100502222B1 - 전자부품의 실장방법 및 그 장치 - Google Patents

전자부품의 실장방법 및 그 장치 Download PDF

Info

Publication number
KR100502222B1
KR100502222B1 KR10-2001-7009227A KR20017009227A KR100502222B1 KR 100502222 B1 KR100502222 B1 KR 100502222B1 KR 20017009227 A KR20017009227 A KR 20017009227A KR 100502222 B1 KR100502222 B1 KR 100502222B1
Authority
KR
South Korea
Prior art keywords
electronic component
circuit board
substrate
electrode
insulating resin
Prior art date
Application number
KR10-2001-7009227A
Other languages
English (en)
Other versions
KR20010092458A (ko
Inventor
니시다가즈토
니사카와히데노부
와다요시노리
오타니히로유키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010092458A publication Critical patent/KR20010092458A/ko
Application granted granted Critical
Publication of KR100502222B1 publication Critical patent/KR100502222B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • H01L2224/2949Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29499Shape or distribution of the fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45118Zinc (Zn) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856Pre-cured adhesive, i.e. B-stage adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

절연성수지 중에 도전 입자(10a)와 무기 충전제(6f)를 포함하는 이방성 도전층(10)을 개재시키면서 범프(3)와 기판전극(5)을 위치를 맞추고, 헤드(8)에 의해 칩(1)을 기판(4)에 대하여 적어도 1범프 당 20gf 이상의 가압력으로 압압하여, 칩과 기판의 뒤틀림을 교정하고, 범프를 눌러 찌부러뜨리면서 절연성수지를 경화시켜서 칩과 기판을 접합한다.

Description

전자부품의 실장방법 및 그 장치{ELECTRONIC PARTS MOUNTING METHOD AND DEVICE THEREFOR}
본 발명은 전자회로용 인쇄기판(본 명세서에서는 대표예로서 "기판"이라고 부르지만, 이 "기판"에는 인터포저(interposer)나 전자부품이 장착되는 기타의 부품 등의 피장착체를 의미한다)에 전자부품, 예로서, IC 칩 및 표면탄성파(SAW; surface acoustic wave) 소자 등을 단일체(單一體)(IC 칩의 경우에는 베어(bare) IC) 상태로 실장하는 회로기판에의 전자부품의 실장방법 및 그 장치, 그리고 상기 실장방법에 따라서 상기 전자부품이 상기 기판에 실장된 전자부품 유닛에 관한 것이다.
현재, 전자회로기판은 모든 제품에 사용하게 되었고, 또한 성능이 나날이 향상되어서, 회로기판상에서 이용되는 주파수도 높게 되고, 임피던스가 낮아지는 플립칩(flip chip) 실장은 고주파를 사용하는 전자기기에 적합한 실장방법으로 되어 있다. 또한 휴대기기의 증가로 인하여, 회로기판에 IC 칩을 패키지(package)가 아닌 베어(bare) 상태로 탑재하는 플립칩(flip chip) 실장이 요구되고 있다. 이 때문에, IC 칩 그대로 단일체로 회로기판에 탑재했을 때의 IC 칩이나, 전자기기 및 평면표시장치(FPD: flat panel display)에 실장한 IC 칩에는 일정수의 불량품이 혼재(混在)해 있다. 또한, 상기 플립칩 이외에도 CSP(Chip Size Package), BGA(Ball Grid Array) 등이 사용되도록 되어 있다.
종래의 전자기기의 회로기판에 IC 칩을 접합하는 방법(종래예 1)으로서는 특공평 제06-66355호 공보 등에 의해서 개시된 것이 있다. 이것을 도 15에 나타낸다. 도 15에 나타낸 바와 같이, 범프(bump)(73)를 형성한 IC 칩(71)에 은(銀) 페이스트를 전사(轉寫)해서 회로기판(76)의 전극(75)에 접속한 후 은 페이스트를 경화하고, 그 후, 밀봉재(密封材)(78)를 IC 칩(71)과 회로기판(76)의 사이에 흘려 넣는 방법이 일반적으로 알려져 있다.
또한, 액정 디스플레이에 IC 칩을 접합하는 방법(종래예 2)으로서, 도 16에 나타내는 특공소 제62-6652호 공보와 같이, 이방성 도전 필름(80)을 사용하는 것으로서, 절연성수지(83) 중에 도전성 미세 조각(微片)(82)을 첨가하여 구성하는 이방성 도전접착제층(81)을 분리층(separator)(85)으로부터 박리하여 기판이나 액정 디스플레이(84)의 유리에 도포하고, IC 칩(86)을 열압착함으로써, 금(金) 범프(87)의 아래 이외의 IC 칩(86)의 하면과 기판(84)의 사이에 상기 이방성 도전접착제층(81)이 개재되어 있는 반도체 칩의 접속구조가, 일반적으로 공지되어 있다.
종래예 3으로서는, UV 경화수지를 기판에 도포하고, 그 위에 IC 칩을 탑재하여 가압하면서, UV 조사(照射)함으로써 양자의 사이의 수지를 경화하고, 그 수축력에 의해서 양자 간의 접촉을 유지하는 방법이 공지되어 있다.
이와 같이, IC 칩을 접합하는 데에는, 플랫 패키지(flat package)와 같은 IC 칩을 리드 프레임(lead frame) 상에 다이본딩(die-bonding)하고, IC 칩의 전극과 리드 프레임을 와이어본딩(wire bonding)해서 연결하고, 수지성형해서 패키지를 형성한 후에, 크림(cream) 땜납을 회로기판에 인쇄하고, 그위에 플랫 패키지 IC를 탑재하여 리플로(reflow)하는 공정을 실행함으로써, 상기 접합이 실행되고 있었다. 이러한 SMT(Surface Mounting Technology)라고 하는 공법에서는 IC를 패키지로 하는 공정이 길고, IC 부품의 생산에 시간이 걸리고, 또한, 회로기판을 소형화하는 것이 곤란하였다. 예로서, IC 칩은 플랫 팩에 봉입(封入)된 상태에서는 IC 칩의 약 4~10배 정도의 면적을 필요로 하기 때문에 소형화를 방해하는 요인으로 되고 있었다.
이것에 대해서, 공정의 단축과 소형경량화를 위해서 IC 칩을 베어 상태로 기판에 직접 탑재하는 플립칩 공법이 최근에 사용되게 되었다. 이 플립칩 공법은, IC 칩에의 범프 형성, 범프 레벨링(leveling), AgㆍPd 페이스트 전사, 실장, 검사, 밀봉수지에 의한 봉입, 검사를 실행하는 스터드ㆍ범프ㆍ본딩(SBB; studㆍ bumpㆍbonding), 및 IC 칩에의 범프 형성과 기판에의 UV 경화수지 도포를 병행해서 실행하고, 그 후, 실장, 수지의 UV 경화, 검사를 실행하는 UV 수지접합과 같은 많은 공법이 개발되어 있다.
그러나, 어느 공법에 있어서도 IC 칩의 범프와 기판의 전극을 접합하는 페이스트의 경화 및 밀봉수지의 도포경화에 시간이 걸리고 생산성이 나쁘다고 하는 결점을 갖고 있다. 또한 회로기판으로서, 뒤틀림 량이 관리된 세리믹스나 유리를 사용할 필요가 있고, 고가로 되는 결점을 갖고 있다.
또한, 종래예 1과 같은 도전성 페이스트를 접합재로 사용하는 공법에 있어서는, 그 전사량을 안정화하기 위해서, IC 칩의 범프는 레벨링해서, 평탄화하고 나서 사용할 필요가 있었다.
그리고, 종래예 2와 같은 이방성 도전접착제에 의한 접합구조에 있어서는 회로기판의 기재(基材)로서 유리를 사용하는 것이 개발되어 있지만, IC 칩측의 전극과 기판측 전극 사이의 전기적 도통을 위해서 도전 입자를 양 전극 사이에 끼워넣을 필요가 있으므로, 도전성 접착제 중의 도전 입자를 균일하게 분산하는 것이 필요하게 되지만 도전성 접착제 중의 도전 입자를 균일하게 분산하는 것이 곤란하고, 입자의 분산 이상에 의해서 단락(短絡)의 원인이 되기도 하고, 도전성 접착제가 고가이기도 하며, 범프의 높이를 맞추기 위해서, IC 칩의 전극의 범프는 전기 도금으로 형성해야 하기도 했다.
또한, 종래예 3과 같이 UV 경화수지를 사용해서 접합하는 방법에 있어서는 범프의 높이 분산을 ±1(㎛) 이하로 해야하고, 또한, 수지기판(글래스 에폭시기판) 등의 평면도가 나쁜 기판에는 접합할 수 없다고 하는 문제가 있었다. 그리고, 땜납을 사용하는 방법에 있어서도 접합후에 기판과 IC 칩의 열팽창 수축차를 완화하기 위해서 밀봉수지를 흘려넣어 경화할 필요가 있었다. 이 밀봉수지의 경화에는 2~8시간의 시간을 필요로 하고, 생산성이 극히 나쁘다고 하는 문제가 있었다.
따라서, 본 발명의 목적은 상기 문제를 해결하는 것으로서, 회로기판과 전자부품을 접합한 후에, 전자부품과 기판과의 사이에 흘려넣는 밀봉수지 공정 및 범프의 높이를 일정하게 맞추는 범프 레벨링 공정을 필요로 하지 않고, 도전 입자를 갖는 이방성 도전층을 개재시켜서 전자부품을 기판에 생산성이 좋고 또한 신뢰성이 높게 접합하는 회로기판에의 전자부품의 실장방법 및 장치 그리고 상기 실장방법에 의해서 상기 전자부품이 상기 기판에 실장된 전자부품 유닛을 제공하는 것에 있다.
도 1A, 도 1B, 도 1C, 도 1D, 도 1E, 도 1F, 도 1G는 각각 본 발명의 제1실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법을 나타내는 도면.
도 2A, 도 2B는 각각 제1실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법에 있어서, 열경화성수지 중의 무기 충전제가, 접합개시 처음에 열경화성수지 중에 들어간 뾰족한 범프에 의해서 범프 외측 방향으로 밀어내어지는 상태를 나타내는 설명도이고, 도 2C는 범프와 기판전극과의 사이에 무기 충전제가 들어가지 않은 상태를 나타내는 설명도.
도 3A, 도 3B, 도 3C, 도 3D, 도 3E, 도 3F, 도 3G는 각각 본 발명의 제1실시형태에서의 실장방법에 있어서, IC 칩 와이어 본더(bonder)를 사용한 범프 형성공정을 나타내는 설명도.
도 4A, 도 4B, 도 4C는 각각 본 발명의 제1실시형태에 관한 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 5A, 도 5B, 도 5C는 각각 본 발명의 제1실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 6A, 도 6B, 도 6C는, 각각, 본 발명의 제3실시형태의 실장방법에 있어서, 이방성 도전막 시트에 대신하여, 열경화성 접착제를 회로기판상에 배치하는 것을 설명하기 위한 설명도이고, 도 6D, 도 6E는 각각 상기 제1실시형태에서의 접합상태의 확대설명도.
도 7A, 도 7B, 도 7C, 도 7D, 도 7E, 도 7F는, 각각, 본 발명의 제3실시형태의 실장방법에 있어서, 도 6A~도 6E의 변형예로서, 이방성 도전막 시트에 대신해서, 열경화성 접착제를 회로기판상에 배치하는 것을 설명하기 위한 설명도.
도 8A, 도 8B, 도 8C는 각각 본 발명의 제5실시형태에 관한 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 9A, 도 9B, 도 9C는 각각 본 발명의 제5실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 10A, 도 10B, 도 10C, 도 10D는 각각 본 발명의 제6실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 11A, 도 11B, 도 11C, 도 11D, 도 11E는 각각 본 발명의 제6실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 12A, 도 12B, 도 12C, 도 12D는 각각 본 발명의 제7실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 13은 본 발명의 제7실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 14A, 도 14B는 각각 열경화성수지 시트를 IC 칩(1)측에 형성한 제1실시형태의 변형예를 나타내는 설명도, 및 열경화성 접착제를 IC 칩(1)측에 형성한 제1실시형태의 변형예를 나타내는 설명도.
도 15는 종래의 회로기판과 IC 칩의 접합방법을 나타내는 단면도.
도 16A, 도 16B는 각각 종래의 회로기판과 IC 칩의 접합방법을 나타내는 설명도.
도 17은 상기 제1실시형태에 있어서, 외경이 80㎛인 범프의 경우의 저항치와 하중과의 관계의 그래프도.
도 18은 상기 제1실시형태에 있어서, 외경이 80㎛, 40㎛인 각각의 범프와 최저하중과의 관계에 근거하여 신뢰성이 높은 영역을 나타낸 그래프도.
도 19는 상기 제3실시형태에 있어서, 수지 시트(이방성 도전막 시트)의 가열온도와 반응률과의 그래프도.
도 20은 상기 제1실시형태에서 사용되는 전자부품 탑재장치의 사시도.
도 21A, 도 21B, 도 21C, 도 21D는 각각 도 20의 전자부품 탑재장치에서의 부픔측에서의 위치인식동작을 나타내는 사시도, 부품의 위치인식화상의 도면, 기판측에서의 위치인식동작을 나타내는 사시도, 기판의 위치인식화상의 도면.
도 22는 상기 제4실시형태에서 사용하는 초음파 인가장치의 개략도.
도 23은 상기 제5실시형태에서 사용되는 첩부장치의 개략도.
도 24A, 도 24B는 각각 ACF(Anistropic Conductive Film; 이방성 도전막)공법과 상기 실시형태의 공법과의 비교 설명을 위한 범프 부근의 확대단면도.
도 25는 본 발명의 제9실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 접합된 접합상태의 모식단면도.
도 26은 상기 제9실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 수지 시트의 부분확대 모식단면도.
도 27은 본 발명의 제13실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 접합된 접합상태에서의 절연성수지와 무기 충전제의 모식단면도.
도 28A, 도 28B, 도 28C, 도 28D는 각각 본 발명의 제14실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 이방성 도전층의 여러가지 예를 나타내는 전자부품 유닛의 모식단면도.
도 29A, 도 29B, 도 29C, 도 29D는 각각 본 발명의 제14실시형태의 변형예에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 이방성 도전층의 여러가지 예의 모식단면도.
도 30은, 도 29A에 나타낸 상기 제14실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 이방성 도전층을 사용해서 접합된 접합상태의 모식단면도.
도 31은, 도 29B에 나타낸 상기 제14실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 이방성 도전층을 사용해서 접합된 접합상태의 모식단면도.
도 32A, 도 32B는, 도 29C, 도 29D에 각각 나타낸 상기 제14실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 이방성 도전층을 사용해서 접합된 접합상태의 모식단면도.
도 33A, 도 33B, 도 33C, 도 33D, 도 33E, 도 33F는 각각 상기 제14실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 이방성 도전층의 무기 충전체 량과 이방성 도전층의 두께 방향의 위치와의 여러가지 관계의 그래프를 나타내는 도면.
도 34는 본 발명의 제15실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 이방성 도전층의 제조공정의 설명도.
도 35는 도 34의 부분확대도.
도 36은 상기 제1실시형태의 하나의 구체예에 있어서의 도전 입자의 평균 직경과 무기 충전제 입자의 평균 직경의 분포도.
도 37A, 도 37B는 각각 상기 제1실시형태의 변형예에 있어서 사용가능한 범프의 예를 나타내는 도면.
도 38A, 도 38B, 도 38C, 도 38D, 도 38E, 도 38F, 도 38G는 각각 본 발명의 상기 제16실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법을 나타내는 설명도.
도 39A, 도 39B는 각각 제16실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법에 있어서, 열경화성수지 중의 무기 충전제가, 접합개시 처음에 열경화성수지 중에 들어간 뾰족한 범프에 의해서 범프 외측 방향으로 밀어내어지는 상태를 나타내는 설명도이고, 그리고 도 39C는 범프와 기판전극과의 사이에 무기 충전제가 들어가지 않은 상태를 나타내는 설명도.
도 40A, 도 40B, 도 40C, 도 40D, 도 40E, 도 40F, 도 40G는 각각 본 발명의 제16실시형태에서의 실장방법에 있어서, IC 칩 와이어 본더를 사용한 범프 형성공정을 나타내는 설명도.
도 41A, 도 41B, 도 41C는 각각 본 발명의 제16실시형태에 관한 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 42A, 도 42B, 도 42C는 각각 본 발명의 제16실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 43A, 도 43B, 도 43C는, 각각, 본 발명의 제18실시형태의 실장방법에 있어서, 열경화성수지 시트에 대신하여, 열경화성 접착제를 회로기판상에 배치하는 것을 설명하기 위한 설명도.
도 44A, 도 44B, 도 44C, 도 44D, 도 44E, 도 44F는, 각각, 본 발명의 제18실시형태의 실장방법에 있어서, 도 43A~도 43C의 변형예로서, 열경화성수지 시트에 대신해서, 열경화성 접착제를 회로기판상에 배치하는 것을 설명하기 위한 설명도.
도 45A, 도 45B, 도 45C는 각각 본 발명의 제20실시형태에 관한 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 46A, 도 46B, 도 46C는 각각 본 발명의 제20실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 47A, 도 47B, 도 47C, 도 47D는 각각 본 발명의 제21실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 48A, 도 48B, 도 48C, 도 48D, 도 48E는 각각 본 발명의 제21실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 49A, 도 49B, 도 49C, 도 49D는 각각 본 발명의 제22실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 50은 본 발명의 제22실시형태인 실장방법에 있어서, 회로기판과 IC 칩의 접합공정을 나타내는 설명도.
도 51A, 도 51B는 각각 열경화성수지 시트를 IC 칩(1)측에 형성한 제16실시형태의 변형예를 나타내는 설명도, 및 열경화성 접착제를 IC 칩(1)측에 형성한 제16실시형태의 변형예를 나타내는 설명도.
도 52는 상기 제16실시형태에 있어서, 외경이 80㎛인 범프의 경우의 저항치와 하중과의 관계의 그래프도.
도 53은 상기 제16실시형태에 있어서, 외경이 80㎛, 40㎛인 각각의 범프와 최저하중과의 관계에 근거하여 신뢰성이 높은 영역을 나타낸 그래프도.
도 54는 상기 제18실시형태에 있어서, 수지 시트의 가열온도와 반응률과의 그래프도.
도 55는 상기 제16실시형태에서 사용되는 전자부품 탑재장치의 사시도.
도 56A, 도 56B, 도 56C, 도 56D는 각각 도 55의 전자부품 탑재장치에서의 부픔측에서의 위치인식동작을 나타내는 사시도, 부품의 위치인식화상의 도면, 기판측에서의 위치인식동작을 나타내는 사시도, 기판의 위치인식화상의 도면.
도 57은 상기 제19실시형태에서 사용하는 초음파 인가장치의 개략도.
도 58은 상기 제20실시형태에서 사용되는 첩부장치의 개략도.
도 59A, 도 59B는 각각 ACF공법과 상기 실시형태의 공법과의 비교 설명을 위한 범프 부근의 확대단면도.
도 60은 본 발명의 제24실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 접합된 접합상태의 모식단면도.
도 61은 상기 제24실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 수지 시트의 부분확대 모식단면도.
도 62는 본 발명의 제28실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 접합된 접합상태에서의 절연성수지와 무기 충전제의 모식단면도.
도 63A, 도 63B, 도 63C, 도 63D는 각각 본 발명의 제29실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 절연성수지층의 여러가지 예를 나타내는 전자부품 유닛의 모식단면도.
도 64A, 도 64B, 도 64C, 도 64D는 각각 본 발명의 제29실시형태의 변형예에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 절연성수지층의 여러가지 예의 모식단면도.
도 65는, 도 64A에 나타낸 상기 제29실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 절연성수지층을 사용해서 접합된 접합상태의 모식단면도.
도 66은, 도 64B에 나타낸 상기 제29실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 절연성수지층을 사용해서 접합된 접합상태의 모식단면도.
도 67A, 도 67B는, 도 64C, 도 64D에 각각 나타낸 상기 제29실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 절연성수지층을 사용해서 접합된 접합상태의 모식단면도.
도 68A, 도 68B, 도 68C, 도 68D, 도 68E, 도 68F는 각각 상기 제29실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 절연성수지층의 무기 충전체의 양과 절연성수지층의 두께 방향의 위치와의 여러가지 관계의 그래프를 나타내는 도면.
도 69는 본 발명의 제30실시형태에 관한 회로기판에의 전자부품, 예로서 IC 칩의 실장방법 및 장치에 의해서 사용되는 절연성수지층의 제조공정의 설명도.
도 70은 도 69의 부분확대도.
상기 목적을 달성하기 위해서, 본 발명은 이하와 같이 구성한다.
본 발명의 제1특징에 의하면, 와이어본딩에 동일하게 금속선(金屬線)의 선단(先端)에 전기 스파크(spark)에 의해 볼(ball)을 형성하고, 상기 형성된 볼을 캐필러리 (capillary)에 의해 전자부품의 전극에 초음파 열압착해서 범프를 형성하고,
무기(無機) 충전제(充塡劑; filler)를 배합한 절연성수지에 도전 입자를 배합한 이방성 도전층을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판의 전극의 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
그 후, 상기 전자부품측으로부터 가열하면서 또는 기판측으로부터 가열하면서 또는 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 도구에 의해 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력(加壓力)으로 압압(押壓)하고, 상기 기판의 뒤틀림의 교정과 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 전자부품의 실장방법을 제공한다.
본 발명의 제2특징에 의하면, 상기 범프를 형성한 후에, 상기 이방성 도전층을 개재시키면서, 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하기 전에,
상기 형성된 범프를 한 번, 20gf 이하의 하중(荷重)으로 압압해서 상기 범프의 네크(neck) 부분의 붕괴를 방지하도록 선단을 가지런하게 한 제1특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제3특징에 의하면, 상기 이방성 도전층의 상기 절연성수지가 절연성 열경화성 에폭시수지이고, 이 절연성 열경화성 에폭시수지에 배합하는 상기 무기 충전제의 양은 상기 절연성 열경화성 에폭시수지의 5~90wt%인 제1 또는 제2특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제4특징에 의하면 상기 이방성 도전층의 상기 절연성수지는 처음 상기 기판에 도포할 때에 액체이고, 상기 기판에 도포후, 상기 기판을 로(爐) 내에 넣어서 상기 도포된 절연성수지인 액체를 경화시킴으로써, 또는 가열된 도구에 의해 상기 도포된 절연성수지의 액체를 압압함으로써, 반고체화한 후, 상기 전자부품을 상기 기판에 탑재하는 제1특징 내지 제3특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제5특징에 의하면, 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 상기 형성된 볼을 캐필러리에 의해 전자부품의 전극에 초음파 열압착해서 금(金) 범프를 형성하고,
상기 형성된 범프를 레벨링하지 않고, 무기 충전제를 배합한 절연성수지에 도전 입자를 배합한 이방성 도전층을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판의 전극을 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
그 후, 도구에 의해 상기 전자부품의 상면측으로부터 하중을 인가해서 상기 금 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 함과 동시에 초음파를 인가하여 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하고,
이어서, 상기 전자부품의 상기 상면측으로부터 가열하면서, 또는 상기 기판측으로부터 가열하면서, 또는 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정과 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 전자부품의 실장방법을 제공한다.
본 발명의 제6특징에 의하면, 상기 전자부품은 복수의 전극을 구비하고, 상기 위치 맞춤 전에, 상기 회로기판에, 상기 이방성 도전층으로서, 상기 전자부품의 상기 복수의 전극을 연결한 외형 치수보다 작은 형상 치수의 고형(固形) 이방성 도전막 시트(sheet)를 첩부(貼付)한 후 상기 위치 맞춤을 실행하고, 상기 접합에 있어서는 상기 이방성 도전막 시트를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압해서, 상기 회로기판의 뒤틀림의 교정을 동시에 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하도록 한 제1특징 내지 제5특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제7특징에 의하면, 상기 범프를 상기 전자부품 상에 형성하는 경우에 와이어본딩에 동일하게 금속선의 선단에 전기 스파크에 의해 금 볼을 형성할 때, 모따기(chamfer) 각(角)을 100°이하로 하고, 또한, 상기 금 볼과 접하는 부분에 평탄한 부위를 배치하지 않는 선단 형상을 갖는 상기 캐필러리에 의해, 선단이 대략 원추상(圓錐狀)인 상기 금 범프를 상기 전자부품의 상기 전극에 형성하는 제1특징 내지 제6특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제8특징에 의하면, 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 상기 형성된 볼을 캐필러리에 의해 전자부품의 전극에 범프를 형성하며,
상기 형성된 범프를 레벨링하지 않고, 무기 충전제를 배합한 절연성수지에 도전 입자를 배합한 이방성 도전층을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판의 전극을 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
그 후, 소정 온도로 가열된 도구에 의해 상기 전자부품의 상면으로부터 가열하면서, 가압력으로서 상기 전자부품을 상기 회로기판에 압력 P1으로 압압해서 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화하고,
그 후, 소정 시간후, 상기 가압력을 상기 압력 P1보다 낮은 압력 P2로 강하시켜서 상기 이방성 도전층의 상기 절연성수지의 경화시의 응력을 완화하면서, 상기 전자부품과 상기 회로기판을 접합해서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 전자부품의 실장방법을 제공한다.
본 발명의 제9특징에 의하면, 상기 압력 P1은 20gf/범프 이상, 상기 압력 P2는 상기 압력 P1의 1/2 이하로 하는 제8특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제10특징에 의하면, 무기 충전제를 배합한 절연성수지에 도전 입자를 배합한 이방성 도전층을 회로기판의 전극 또는 전자부품에 첩부하는 장치와,
상기 전자부품의 전극에 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 이것을 캐필러리에 의해 상기 기판의 상기 전극에 초음파 열압착해서 형성하여 레벨링하지 않는 범프를 형성하는 장치와,
상기 전자부품을 상기 회로기판의 상기 전극에 위치를 맞추어서 탑재하는 장치와,
도구에 의해 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치를 구비한 전자부품의 실장장치를 제공한다.
본 발명의 제11특징에 의하면, 무기 충전제를 배합한 절연성수지에 도전 입자를 배합한 이방성 도전층을 회로기판의 전극 또는 전자부품에 첩부하는 장치와,
상기 전자부품의 전극에 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 이것을 캐필러리에 의해 상기 기판의 상기 전극에 초음파 열압착해서 형성하여 레벨링하지 않는 금 범프를 형성하는 장치와,
상기 전자부품을 상기 회로기판의 상기 전극에 위치를 맞추어서 탑재하는 장치와,
도구에 의해 상기 전자부품의 상면으로부터 하중을 인가해서 상기 금 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 함과 동시에 초음파를 인가하여 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하는 장치와,
도구에 의해 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정을 실행함과 동시에, 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치를 구비한 전자부품의 실장장치를 제공한다.
상기 제12특징에 의하면, 상기 금 볼을 형성하는 장치는, 상기 금 볼에 접하는 부분에 평탄한 부위를 배치하지 않는 선단 형상을 가지며 또한 모따기 각이 100°이하로 되는 상기 캐필러리를 보유하여, 상기 캐필러리에 의해 선단이 대략 원추상인 상기 금 범프를 상기 전자부품의 상기 전극에 형성하는 제10특징 또는 제11특징에 기재된 전자부품의 실장장치를 제공한다.
본 발명의 제13특징에 의하면, 무기 충전제를 배합한 절연성수지에 도전 입자를 배합한 이방성 도전층을 회로기판 또는 전자부품에 첩부하는 장치와,
상기 전자부품의 전극에 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 이것을 캐필러리에 의해 상기 기판의 상기 전극에 형성해서 레벨링하지 않는 범프를 형성하는 장치와,
상기 전자부품을 상기 회로기판의 상기 전극에 위치를 맞추어서 탑재하는 장치와,
소정 온도로 가열된 도구에 의해, 상기 전자부품의 상면으로부터 가열하면서, 가압력으로서 상기 전자부품을 상기 회로기판에 압력 P1으로 압압해서 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화하고, 그 후, 소정 시간후, 상기 가압력을 상기 압력 P1보다 낮은 압력 P2로 강하시켜서 상기 이방성 도전층의 상기 절연성수지의 경화시의 응력을 완화하면서, 상기 전자부품과 상기 회로기판을 접합해서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치를 구비한 전자부품의 실장장치를 제공한다.
본 발명의 제14특징에 의하면, 상기 이방성 도전층의 상기 절연성수지에 배합하는 상기 무기 충전제의 평균 입경(粒徑)이 3㎛ 이상인 제1특징 내지 제3특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제15특징에 의하면, 상기 이방성 도전층의 상기 절연성수지에 배합하는 상기 무기 충전제는 복수의 상이한 평균 입경을 갖는 적어도 2종류의 무기 충전제로서, 상기 적어도 2종류의 무기 충전제 중 한 쪽의 무기 충전제의 평균 입경은 상기 적어도 2종류의 무기 충전제 중 다른 한 쪽의 무기 충전제의 평균 입경의 2배 이상 상이한 제1특징 내지 제3특징, 제14특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제16특징에 의하면, 상기 이방성 도전층은 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 기타의 부분보다도 상기 무기 충전제의 양을 적게 한 제1특징 내지 제3특징, 제14특징, 제15특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제17특징에 의하면, 상기 이방성 도전층은 상기 전자부품 및 상기 기판에 각각 접촉하는 부분이, 기타의 부분보다도 상기 무기 충전제의 양을 적게 한 제16특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제18특징에 의하면, 전자부품의 전극에 형성된 범프를 절연성수지에 무기 충전제가 배합되어 경화된 이방성 도전층을 개재시키고 또한 상기 범프가 눌려 찌부러뜨려진 상태에서, 회로기판의 전극에 접합되어서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하고,
상기 이방성 도전층은 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 기타의 부분 보다도 상기 무기 충전제의 양이 적게 한 전자부품 유닛을 제공한다.
본 발명의 제19특징에 의하면, 전자부품의 전극에 형성된 범프를 절연성수지에 무기 충전제가 배합되어 경화된 이방성 도전층을 개재시키고 또한 상기 범프가 눌려 찌부러뜨려진 상태에서, 회로기판의 전극에 접합되어서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하고,
상기 이방성 도전층은 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분에 위치되고 또한 상기 절연성수지와 동일한 절연성수지에 상기 무기 충전제를 배합한 제1수지층과, 상기 제1수지층에 접촉하고, 또한, 상기 제1수지층 보다도 상기 무기 충전제의 양이 적은 절연성수지로 구성되는 제2수지층을 구비한 전자부품 유닛을 제공한다.
본 발명의 제20특징에 의하면, 상기 범프는 도금 또는 인쇄에 의해 형성한 범프인 제1특징 내지 제9특징, 제14특징 내지 제17특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제21특징에 의하면, 상기 범프는 도금 또는 인쇄에 의해 형성한 범프인 제18특징, 제19특징 중 어느 하나의 특징에 기재된 전자부품 유닛을 제공한다.
본 발명의 제22특징에 의하면, 상기 이방성 도전층은 상기 무기 충전제를 배합한 고형의 절연성수지에, 상기 무기 충전제의 평균 입경 보다 큰 평균 직경을 갖는 도전 입자를 배합한 제1특징 내지 제9특징, 제14특징 내지 제17특징, 제20특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제23특징에 의하면, 상기 이방성 도전층은 상기 무기 충전제를 배합한 고형의 절연성수지에, 상기 무기 충전제의 평균 입경 보다 큰 평균 직경을 갖는 도전 입자를 배합한 제10특징 내지 제12특징 중 어느 하나의 특징에 기재된 전자부품의 실장장치를 제공한다.
본 발명의 제24특징에 의하면, 상기 이방성 도전층은, 상기 무기 충전제를 배합한 고형의 절연성수지에 상기 무기 충전제의 평균 입경 보다 큰 평균 직경을 갖는 도전 입자를 배합한 제18특징, 제19특징, 제21특징 중 어느 하나의 특징에 기재된 전자부품 유닛을 제공한다.
본 발명의 제25특징에 의하면, 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 상기 형성된 볼을 캐필러리에 의해 전자부품의 전극에 초음파 열압착해서 범프를 형성하고,
상기 형성된 범프를 레벨링하지 않고, 절연성수지에 무기 충전제를 배합한 고체 또는 반고체의 절연성수지층을 개재시키면서, 상기 전자부품의 상기 전극과 회로기판의 전극을 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
그 후, 상기 전자부품측으로부터 가열하면서, 또는 기판측으로부터 가열하면서, 또는, 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 도구에 의해 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정과 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지층을 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 전자부품의 실장방법을 제공한다.
본 발명의 제26특징에 의하면, 상기 범프를 형성한 후, 상기 절연성수지에 상기 무기 충전제를 배합한 상기 고체 또는 반고체의 절연성수지층을 개재시키면서, 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하기 전에,
상기 형성된 범프를, 한 번, 20gf 이하의 하중으로 압압해서 상기 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런하게 한 제25특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제27특징에 의하면, 상기 절연성수지가 절연성 열경화성 에폭시수지이고, 이 절연성 열경화성 에폭시수지에 배합하는 상기 무기 충전제의 양은 상기 절연성 열경화성 에폭시수지의 5~90wt%인 제25 또는 제26특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제28특징에 의하면, 와이어본딩에 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 상기 형성된 볼을 캐필러리에 의해 전자부품의 전극에 초음파 열압착해서 금 범프를 형성하고,
상기 형성된 범프를 레벨링하지 않고, 절연성수지에 무기 충전제를 배합한 고체 또는 반고체의 절연성수지층을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판의 전극을, 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
그 후, 도구에 의해 상기 전자부품의 상면측으로부터 하중을 인가해서 상기 금 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 함과 동시에 초음파를 인가하여 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하고,
이어서, 상기 전자부품의 상기 상면측으로부터 가열하면서, 또는 상기 기판측으로부터 가열하면서, 또는 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정과 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 전자부품의 실장방법을 제공한다.
본 발명의 제29특징에 의하면, 상기 전자부품은 복수의 전극을 구비하고, 상기 위치 맞춤 전에, 상기 회로기판에, 상기 절연성수지층으로서, 상기 전자부품의 상기 복수의 전극을 연결한 외형 치수보다 작은 형상 치수의 고형 절연성수지 시트를 첩부한 후 상기 위치 맞춤을 실행하고, 상기 접합에 있어서는, 상기 절연성수지 시트를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압해서, 상기 회로기판의 뒤틀림의 교정을 동시에 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하도록 한 제25특징 내지 제28특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제30특징에 의하면, 상기 범프를 상기 전자부품 상에 형성하는 경우에 와이어본딩에 동일하게 금속선의 선단에 전기 스파크에 의해 금 볼을 형성할 때, 모따기 각을 100°이하로 하고, 또한, 상기 금 볼과 접하는 부분에 평탄한 부위를 배치하지 않는 선단 형상을 갖는 상기 캐필러리에 의해, 선단이 대략 원추상인 상기 금 범프를 상기 전자부품의 상기 전극에 형성하는 제25특징 내지 제29특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제31특징에 의하면, 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 상기 형성된 볼을 캐필러리에 의해 전자부품의 전극에 범프를 형성하며,
상기 형성된 범프를 레벨링하지 않고, 절연성수지에 무기 충전제를 배합한 고체 또는 반고체의 절연성수지층을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판의 전극을, 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
그 후, 소정 온도로 가열된 도구에 의해 상기 전자부품의 상면으로부터 가열하면서, 가압력으로서 상기 전자부품을 상기 회로기판에 압력 P1으로 압압해서 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화하고,
그 후, 소정 시간후, 상기 가압력을 상기 압력 P1보다 낮은 압력 P2로 강하시켜서 상기 절연성수지의 경화시의 응력을 완화하면서, 상기 전자부품과 상기 회로기판을 접합해서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 전자부품의 실장방법을 제공한다.
본 발명의 제32특징에 의하면, 상기 압력 P1은 20gf/범프 이상, 상기 압력 P2는 상기 압력 P1의 1/2 이하로 하는 제31특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제33특징에 의하면, 절연성수지에 무기 충전제를 배합한 고체 또는 반고체의 절연성수지층을 회로기판의 전극 또는 전자부품에 첩부하는 장치와,
상기 전자부품의 전극에 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 이것을 캐필러리에 의해 상기 기판의 상기 전극에 초음파 열압착해서 형성하여 레벨링하지 않는 범프를 형성하는 장치와,
상기 전자부품을 상기 회로기판의 상기 전극에 위치를 맞추어서 탑재하는 장치와,
도구에 의해, 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치를 구비한 전자부품의 실장장치를 제공한다.
본 발명의 제34특징에 의하면, 절연성수지에 무기 충전제를 배합한 고체 또는 반고체의 절연성수지층을 회로기판의 전극 또는 전자부품에 첩부하는 장치와,
상기 전자부품의 전극에, 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 이것을 캐필러리에 의해 상기 기판의 상기 전극에 초음파 열압착해서 형성하여 레벨링하지 않는 금 범프를 형성하는 장치와,
상기 전자부품을 상기 회로기판의 상기 전극에 위치를 맞추어서 탑재하는 장치와,
도구에 의해 상기 전자부품의 상면으로부터 하중을 인가해서 상기 금 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 함과 동시에 초음파를 인가하여 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하는 장치와,
도구에 의해 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정을 실행함과 동시에, 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치를 구비한 전자부품의 실장장치를 제공한다.
본 발명의 제35특징에 의하면, 절연성수지에 무기 충전제를 배합한 고체 또는 반고체의 절연성수지층을 회로기판 또는 전자부품에 첩부하는 장치와,
상기 전자부품의 전극에 와이어본딩과 동일하게 금속선의 선단에 전기 스파크에 의해 볼을 형성하고, 이것을 캐필러리에 의해 상기 기판의 상기 전극에 형성해서 레벨링하지 않는 범프를 형성하는 장치와,
상기 전자부품을 상기 회로기판의 상기 전극에 위치를 맞추어서 탑재하는 장치와,
소정 온도로 가열된 도구에 의해, 상기 전자부품의 상면으로부터 가열하면서, 가압력으로서 상기 전자부품을 상기 회로기판에 압력 P1으로 압압해서 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화하고, 그 후, 소정 시간후, 상기 가압력을 상기 압력 P1보다 낮은 압력 P2로 강하시켜서 상기 절연성수지의 경화시의 응력을 완화하면서, 상기 전자부품과 상기 회로기판을 접합해서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치를 구비한 전자부품의 실장장치를 제공한다.
본 발명의 제36특징에 의하면, 상기 절연성수지에 배합하는 상기 무기 충전제는, 상이한 평균 입경을 갖는 복수 종류의 무기 충전제인, 제25특징 내지 제27특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제37특징에 의하면, 상기 절연성수지층은, 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 기타의 부분보다도 상기 무기 충전제의 양을 적게 한 제25특징 내지 제27특징, 제36특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제38특징에 의하면, 상기 절연성수지층은, 상기 전자부품 및 상기 기판에 각각 접촉하는 부분이, 기타의 부분보다도 상기 무기 충전제의 양을 적게 한 제37특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제39특징에 의하면, 상기 전자부품에 접촉하는 부분에는, 전자부품 표면에 사용되는 막소재(膜素材)에 대해서 밀착성을 향상시키는 절연성수지를 사용하는 한편, 상기 기판에 접촉하는 부분에는 기판 표면의 재료에 대해서 밀착성을 향상시키는 절연성수지를 사용하도록 한 제37특징 또는 제38특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제40특징에 의하면, 상기 절연성수지층은 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 상기 무기 충전제가 배합되지 않게 한 제25특징 내지 제27특징, 제36특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제41특징에 의하면, 전자부품의 전극에 형성된 범프를, 절연성수지에 무기 충전제가 배합되어 경화된 절연성수지층을 개재시키고 또한 상기 범프가 눌려 찌부러뜨려진 상태에서, 회로기판의 전극에 접합되어서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하고,
상기 절연성수지층은 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 기타의 부분 보다도 상기 무기 충전제의 양이 적은 전자부품 유닛을 제공한다.
본 발명의 제42특징에 의하면, 전자부품의 전극에 형성된 범프를 절연성수지에 무기 충전제가 배합되어 경화된 절연성수지층을 개재시키고 또한 상기 범프가 눌려 찌부러뜨려진 상태에서, 회로기판의 전극에 접합되어서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하고,
상기 절연성수지층은, 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분에 위치되고 또한 상기 절연성수지에 동일한 절연성수지에 상기 무기 충전제를 배합한 제1수지층과, 상기 제1수지층에 접촉하고, 또한, 상기 제1수지층 보다도 상기 무기 충전제의 양이 적은 절연성수지로 구성되는 제2수지층을 구비한 전자부품 유닛을 제공한다.
본 발명의 제43특징에 의하면, 상기 초음파를 인가하여 상기 금 범프와, 상기 기판의 상기 전극을 금속접합할 때, 상기 전자부품의 상기 상면측으로부터 가열하면서, 또는 상기 기판측으로부터 가열하면서, 또는 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하도록 한 제5특징 또는 제28특징에 기재된 전자부품의 실장방법을 제공한다.
본 발명의 제44특징에 의하면, 제1특징 내지 제9특징, 제14특징 내지 제17특징, 제25특징 내지 제32특징, 제36특징 내지 제40특징, 제43특징 중 어느 하나의 특징에 기재된 전자부품의 실장방법에 따라서 상기 전자부품이 상기 기판에 실장된 전자부품 유닛을 제공한다.
본 발명의 제45특징에 의하면, 상기 초음파를 인가해서 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하는 장치는 상기 전자부품의 상기 상면측으로부터, 또는 상기 기판측으로부터, 또는, 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하는 가열부재를 구비하고, 상기 금속접합시에 상기 가열부재에 의해 가열하도록 한 제11특징 또는 제34특징에 기재된 전자부품의 실장장치를 제공한다.
본 발명의 설명을 계속하기 전에, 첨부 도면에서 동일한 부품에 대해서는 동일한 참조부호를 붙인다.
이하에, 본 발명에 관한 실시형태를 도면에 따라서 상세하게 설명한다.
(제1실시형태)
이하, 본 발명의 제1실시형태에 관한 전자부품의 실장방법 및 그 장치의 일례로서의 회로기판에의 IC 칩의 실장방법 및 그 실장장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 1부터 도 14를 참조하여 설명한다.
우선, 본 발명의 제1실시형태에 관한 회로기판에의 IC 칩 실장방법을 도 1~도 4 및 도 6A~F를 이용하여 설명한다.
도 1A의 전자부품의 일례인 IC 칩(1)에 있어서 IC 칩(1)의 알루미늄(Al) 패드(pad) 전극(2)에 와이어본딩장치에 의해 도 3A~3F와 같은 동작에 의해서 범프(돌기 전극)(3)를 형성한다. 즉, 도 3A에서 홀더(holder)인 캐필러리(93)로부터 돌출한 와이어(95)의 하단에 볼(96)을 형성하고, 도 3B에서 와이어(95)를 지지하는 캐필러리(93)를 하강시켜서 볼(96)을 IC 칩(1)의 전극(2)에 접합하여 대략 범프(3)의 형상을 형성하고, 도 3C에서 와이어(95)를 하방으로 보내면서 캐필러리(93)의 상승을 개시하고, 도 3D에 나타낸 바와 같은 대략 구형(矩形)의 루프(loop)(99) 형상으로 캐필러리(93)를 이동시켜서 도 3E에 나타낸 바와 같이 범프(3)의 상부에 만곡부 (98)를 형성하고, 잡아 떼어냄으로써 도 1B, 도 3F에 나타내는 바와 같은 범프(3)를 형성한다. 또는, 도 3B에서 와이어(95)를 캐필러리(93)에 의해 조여서, 캐필러리(93)를 상승시켜 상방으로 끌어올림으로써, 금속선, 예로서, 금 와이어(금선)(95)(또한 금속선의 예로서는, 주석, 알루미늄, 동, 또는 이들 금속에 미량 원소를 함유시킨 합금 와이어 등이 있지만, 이하의 실시형태에서는 대표예로서 금 와이어(금선)로서 기재한다.)를 잡아 떼어내어서, 도 3G와 같은 범프(3)의 형상을 형성하도록 해도 좋다. 이와 같이, IC 칩(1)의 각 전극(2)에 범프(3)를 형성한 상태를 도 1B에 나타낸다.
이어서, 본 실시형태에서는, 각각의 전극(2)에 범프(3)가 형성된 IC 칩(1)을 회로기판(4)에 장착할 때, 이방성 도전층의 일례로서, 이방성 도전막(ACF; Anistropic Conductive Film) 시트(10)를 개재시키는 것이다. 이 이방성 도전막 시트(10)는, 이방성 도전막 시트(10)를 구성하는 절연성 열경화성의 고형수지 중의 도전 입자(10a)의 평균 직경보다 작은 평균 직경의 무기 충전제(6f)를 함유한다. 예로서, 도 36에 나타낸 바와 같이, 도전 입자(10a)의 평균 직경을, 종래의 ACF에서의 도전 입자(10a)의 평균 직경 1.0㎛보다 작은 0.5㎛으로 할 때, 무기 충전제(6f) 입자의 평균 직경은 3~5㎛ 정도로 한다. 이방성 도전막 시트(10)에 포함되는 상기 도전 입자(10a)로서, 니켈 분말(粉末)에 금 도금을 실시한 것을 사용한다. 이렇게 구성함으로써, 기판측 전극(5)과 IC 칩측의 범프(3)와의 사이에서의 접속저항치를 저하시킬 수 있으므로 또한 적합하다.
상기 도전 입자(10a)로서는, 또한 바람직하게는, 상기 도전 입자(10a)의 도전 입자본체(10a-1)의 외측에 절연층(10a-2)으로 피복한 것을 사용하고, 도전 입자(10a)의 양을 통상 범용되는 이방성 도전막의 2배 이상으로 함으로써, 임의의 확률로 범프(3)에 도전 입자(10a)가 끼워지게 되고, 흡습(吸濕)시의 팽윤(澎潤)이나 그 후의 리플로(reflow)에 의한 열충격에 대한 내성을 향상시킬 수 있다.
이와 같이 절연 피복된 도전 입자(10a)는, 범프(3)에서 기판전극(5)과의 사이에 끼워져 들어가면, 이 때에 도전 입자(10a) 외측의 극히 얇은 절연 피복부분 (10a-2)이 깍여서 도전 입자본체(10a-1)가 노출하여 도전성을 발휘한다. 그러므로, 범프(3)와 전극(5)과의 사이에 끼워져 있지 않는 부분에서는 절연피복 부분(10a-1)이 깍여져 있지 않기 때문에, 도전성을 발휘하지 않는다. 따라서, 평면방향으로 전극(5)과 전극(3)의 사이에서의 단락이 발생하기 어렵게 된다. 또한, 통상, 스터드 범프를 사용하면, 범프 선단부의 면적이 작으므로 도전 입자(10a)를 전극(5)과 범프(3)와의 사이에 끼워넣는 것이 어려우므로, 도전 입자(10a)의 양을 많이 넣는 것이 필요하지만, 이렇게 하면, 도전 입자끼리 접촉해서 전극(3, 5) 사이를 단락시키는 경우가 있으므로, 상기와 같이, 절연피복된 절연성 도전 입자를 사용하는 것이 바람직하다. 그리고, 리플로 특성 등이 좋게 되는 것은, 온도나 습도에 의한 팽윤에 의해서 이방성 도전막 형성용 접착제(또는 이방성 도전막 시트)가 Z 방향(이방성 도전막 시트의 두께 방향)으로 팽창된 경우에도, 도전 입자(10a)가 그 이상으로 팽창해서 접속을 유지할 수 있기 때문이다. 이 때문에, 도전 입자(10a)에는, 반발력이 있는 Au-Ni 피복 플라스틱 입자 등을 사용하는 것이 바람직하다.
이어서, 도 1C의 회로기판(4)의 전극(5) 상에, 도 1D에 나타낸 바와 같이, IC 칩(1)의 크기보다 약간 큰 치수로 절단되고 또한 무기 충전제(6f)가 배합된 이방성 도전막 시트(10)를 배치하고, 예로서, 80~120℃로 가열된 첩부 도구(7)에 의해서 예로서 5~10kgf/㎠ 정도의 압력으로 이방성 도전막 시트(10)를 기판에 첩부한다. 그 후, 이방성 도전막 시트(10)의 첩부 도구 측에 떼어낼 수 있게 배치된 분리층(10g)을 벗겨냄으로써 기판(4)의 준비공정을 완료한다. 이 분리층(10g)은, 도구(7)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 열경화성수지를 포함하는 이방성 도전막 시트(10)가 첩부되는 것을 방지하기 위한 것이다. 그리고, 도 1G에, 도 1F의 G부분을 부분적으로 확대해서 나타낸 바와 같이, 이방성 도전막 시트(10)는, 도전 입자(10a)의 평균 직경보다 작은 평균 직경의 구상(球狀) 또는 파쇄(破碎) 실리카, 알루미나 등의 세라믹스 등, 무기계(無機係) 충전제(6f)를 절연성수지(6m)에 분산시켜서 혼합하고, 이것을 닥터블레이드법(doctor blade coater) 등에 의해 평탄화하여 용제 성분을 기화시켜서 고체화한 것이 바람직하고, 또한 후공정인 리플로 공정에서의 고온에 견딜 수 있는 정도의 내열성(예로서, 240℃에 10초간 견딜 수 있는 정도의 내열성)을 갖는 것이 바람직하다. 상기 절연성수지는, 예로서, 절연성 열경화성수지(예로서, 에폭시수지, 페놀수지, 폴리이미드 등), 또는, 절연성 열가소성수지(예로서, 폴리페닐렌설파이드(PPS), 폴리카보네이트, 변성 폴리페닐렌옥사이드(PPO) 등), 또는 절연성 열경화성수지에 절연성 열가소성수지를 혼합한 것 등을 사용할 수 있지만, 여기서는, 대표예로서 절연성 열경화성수지로서 설명을 계속한다. 이 열경화성수지(6m)의 글라스 전이점(glass transition point)은 일반적으로 120~200℃ 정도이다. 또한, 열가소성수지만을 사용하는 경우에는, 최초는 가열해서 일단 연화(軟化)시킨 후에, 가열을 정지하여 자연냉각시킴으로써 경화(硬化)시키는 한편, 절연성 열경화성수지에 열가소성수지를 혼합한 것을 사용하는 경우에는, 열경화성수지 쪽이 지배적으로 기능을 하기 때문에, 열경화성수지만의 경우와 마찬가지로 가열함으로써 경화한다.
이어서, 도 1E 및 도 1F에 나타내는 바와 같이, 도 20의 전자부품 탑재장치 (600)에 있어서, 부품지지부재(601)의 선단의 가열된 접합 도구(8)에 의해서, 상기 공정에서 범프(3)가 형성된 IC 칩(1)을 트레이(tray)(602)로부터 흡착지지하면서, 이 칩(1)을, 상기 전(前)공정에서 준비되고 또한 스테이지(9) 상에 장착된 기판(4)의 IC 칩(1)의 전극(2)에 대응하는 전극(5) 상에 위치맞춤하여 이방성 도전막 시트 (10)를 통해서 IC 칩(1)을 기판(4)에 압압한다. 이 위치맞춤은, 공지된 위치인식동작을 사용한다. 예로서, 도 21C에 나타내는 바와 같이, 기판(4)에 형성된 위치인식 마크(605) 또는 리드, 또는 랜드(land) 패턴을, 전자부품 탑재장치(600)의 기판인식용 카메라(604)에 의해 인식하여, 도 21D에 나타내는 바와 같이, 카메라(604)에서 취득된 화상(606)을 기본으로, 기판(4)의 스테이지(9) 상에서의 직교하는 XY 방향의 XY 좌표위치와, XY 좌표의 원점에 대한 회전위치를 인식해서 기판(4)의 위치를 인식한다. 한편, 도 21A에 나타내는 바와 같이, 접합 도구(8)에 흡착지지된 IC 칩(1)의 위치인식용 마크(608) 또는 회로 패턴을 IC 칩용 위치인식 카메라(603)에 의해 인식하여, 도 21B에 나타내는 바와 같이, 카메라(603)에서 취득된 화상(607)을 기본으로, IC 칩(1)의 상기 XY 방향의 XY 좌표위치와, XY 좌표의 원점에 대한 회전위치를 인식해서 IC 칩(1)의 위치를 인식한다. 그리고, 상기 기판(4)과 IC 칩(1)과의 위치인식 결과를 기본으로, 접합 도구(8) 또는 스테이지(9)를 이동시켜서, IC 칩(1)의 전극(2)이 대응하는 기판(4)의 전극(5) 상에 위치하도록 위치를 맞춘 후에, 상기 가열된 접합 도구(8)에 의해 IC 칩(1)을 기판(4)에 압압한다. 이 때, 범프(3)는 기판(4)의 전극(5) 상에서 범프(3)의 두부(頭部)(3a)가 도 4B로터 도 4C와 같이 변형하면서 압착된다. 이 때, 제1실시형태에서 나타낸 도 2A로부터 도 2B에 마찬가지로 이 실시형태에 있어서도, 열경화성수지(6m) 중의 무기 충전제(6f)는, 접합개시 처음에 열경화성수지(6m) 중에 들어간 뾰족한 범프(3)에 의해서, 범프(3) 외측 방향으로 밀어내어진다. 또한, 제1실시형태에서 나타낸 도 2C와 마찬가지로 이 실시형태에 있어서도, 이 외측 방향으로의 밀어내는 작용에 의해서 범프(3)와 기판전극(5)의 사이에 무기 충전제(6f)가 들어가지 않으므로써, 접속저항치를 저하시키는 효과를 발휘한다. 이 때, 만일, 범프(3)와 기판전극(5)의 사이에 무기 충전제(6f)가 다소 들어가 있다고 해도, 범프(3)와 기판전극(5)이 직접 접촉하고 있으므로, 문제는 전혀 없다. 이 때, 인가하는 하중은, 범프(3)의 외경에 따라서 상이하지만, 두부(3a)가 접혀 겹쳐진 부분이 도 4C와 같이 변형되도록 한다. 그리고, 이 경우, 도 6E에 나타내는 바와 같이, 이방성 도전막 시트(10) 중의 도전 입자 (10a)가, 수지 볼(ball)에 금속 도금이 실시되어 있는 경우에는, 도전 입자(10a)가 변형되는 것이 필요하다. 또한, 이방성 도전막 시트(10) 중의 도전 입자(10a)가, 니켈 등 금속 입자의 경우에는, 도 6D에 나타내는 바와 같이, 범프(3)나 기판측의 전극(5)에 눌려 들어가도록 하는 하중을 인가하는 것이 필요하다. 이 하중은 최저에서도 20(gf/1개 범프)을 필요로 한다. 즉, 도 17에는, 외경 80㎛인 범프의 경우의 저항치와 하중과의 관계의 그래프에 의해 20(gf/1개 범프) 미만에서는 저항치 100mmΩ/범프 보다 크게 되어서 저항치가 너무 크게 되어서 실용상 문제가 있으므로, 20(gf/1개 범프) 이상인 것이 바람직한 것으로 나타나 있다. 또한, 도 18에는, 각각의 외경이 80㎛, 40㎛인 범프와 최저 하중과의 관계에 따라서 신뢰성이 높은 영역을 나타낸 그래프이다. 이것으로부터, 40㎛ 이상의 외경의 범프에서는 최저 하중은 25(gf/1개 범프) 이상인 것이 바람직하고, 40㎛ 미만의 외경의 범프에서는 최저 하중은 20(gf/1개 범프) 이상 정도가 신뢰성이 높은 것으로 추정된다. 또한, 금후, 리드의 피치(pitch)가 좁아지고 또한 범프 외경이 40㎛ 미만으로 작게 된 경우, 범프의 투영면적에 따라서, 그 2승(乘)에 비례해서 하중이 감소하는 경향이 있는 것을 추정할 수 있다. 따라서, IC 칩(1)을 거쳐서 범프(3)측에 인가하는 최저 하중은, 최저로 20(gf/1개 범프)을 필요로 하는 것이 바람직하다. 상기 IC 칩(1)을 거쳐서 범프(3)측에 인가하는 하중의 상한은, IC 칩(1), 범프(3), 회로기판(4) 등이 손상되지 않는 정도로 한다. 경우에 따라서, 그 최대하중은, 100(gf/1개 범프), 또는 150(gf/1개 범프)을 초과하는 것도 있다. 이 때, 도전 입자의 평균 직경 보다 작은 평균 직경의 무기 충전제(6f)를 사용하면, 열경화성수지(6m)의 탄성률을 증가시킴과 동시에 열팽창계수를 낮추는 효과를 발휘할 수 있다.
또한, 도면에서, 참조부호 10s는, 이방성 도전막 시트(10) 중에서 접합 도구 (8)의 열에 의해서 용융한 용융중인 열경화성수지(6m)가 용융후에 열경화된 수지이다.
그리고, 세라믹 히터 또는 펄스 히터 등의 내장 히터(8a)에 의해서 가열된 접합 도구(8)에 의해서, 상기 전공정에서 범프(3)가 전극(2) 상에 형성된 IC 칩(1)을, 상기 전공정에서 준비된 기판(4)에 대해서 IC 칩(1)의 전극(2)이, 대응하는 기판(4)의 전극(5) 상에, 도 1E에 나타내는 바와 같이, 위치하도록 위치를 맞추는 위치맞춤 공정과, 위치를 맞춘 후에 도 1F에 나타내는 바와 같이 압압 접합하는 공정을, 1개의 위치맞춤 겸 압압접합장치, 예로서, 도 1E의 위치맞춤 겸 압압접합장치에 의해 실행하도록 해도 좋다. 그러나, 별개의 장치, 예로서, 다수의 기판을 연속생산하는 경우에 있어서 위치맞춤 작업과 압압접합 작업을 동시적으로 실행함으로써 생산성을 향상시키기 위해서, 상기 위치맞춤 공정은 도 5B의 위치맞춤 장치에 의해 실행하고, 상기 압압접합 공정은 상기 도 5C의 접합장치에 의해 실행하도록 해도 좋다. 또한, 도 5C에서는, 생산성을 향상시키기 위한, 2개의 접합장치(8)를 나타내고 있고, 1매의 회로기판(4)의 2개소를 동시에 압압접합할 수 있도록 하고 있다.
상기 및 하기의 각각의 실시형태에 있어서, 회로기판(4)으로서는, 다층 세라믹 기판, 유리섬유 직물 적층 에폭시 기판(글라스 에폭시 기판), 아라미드(aramid) 부직포(不織布) 기판, 유리섬유 직물 적층 폴리이미드 수지 기판, FPC(flexible printed circuit) 또는 아라미드 부직포 에폭시 기판(예로서, 마츠시타전기산업주식회사제의 등록상표 알리브(ALIVH)로서 판매되고 있는 수지 다층기판) 등이 사용된다.
이 기판(4)은, 열이력(熱履歷)이나, 재단, 가공에 의해서 뒤틀림이나 기복(起伏)을 일으키며, 반드시 완전한 평면은 아니다. 그래서, 도 5A 및 도 5B에 나타내는 바와 같이, 예로서 약 10㎛ 이하로 조정되도록 평행도가 각각 관리된 접합 도구(8)와 스테이지(9)에 의해서, 접합 도구(8)측으로부터 스테이지(9)측을 향해서 열과 하중을 IC 칩(1)을 통해서 회로기판(4)에 국부적으로 인가함으로써, 그 인가된 부분의 회로기판(4)의 뒤틀림이 교정된다.
또한, IC 칩(1)은, 활성(active)면의 중심이 오목하게 휘어져 있지만, 이것을 접합시에 1범프 당 20gf 이상의 강한 하중을 가압함으로써, 기판(4)과 IC 칩(1)의 양쪽의 뒤틀림이나 기복을 교정할 수 있다. 이 IC 칩(1)의 뒤틀림은, IC 칩(1)을 형성할 때, Si에 박막을 형성할 경우에 생기는 내부 응력에 의해서 발생하는 것이다. 범프의 변형량은 10~25㎛ 정도이고, 이 정도의 기판이 처음부터 갖고 있는 내층 동박으로부터 표면에 나타나는 기복의 영향에, 범프(3)의 변형에 의해 각각의 범프(3)가 적응함으로써 허용할 수 있게 된다.
이렇게 해서, 회로기판(4)의 뒤틀림이 교정된 상태에서, 예로서, 140~230℃의 열이 IC 칩(1)과 회로기판(4)과의 사이의 이방성 도전막 시트(10)에 예로서 수 초~20초 정도 인가되어, 이 이방성 도전막 시트(10)가 경화된다. 이 때, 최초는 이방성 도전막 시트(10)를 구성하는 열경화성수지(6m)가 흘러서 IC 칩(1)의 모서리까지 밀봉한다. 또한, 수지이기 때문에, 가열되었을 때, 처음에는 자연히 연화하므로, 이렇게 모서리까지 흐르는 유동성이 생긴다. 열경화성수지(6m)의 체적을 IC 칩(1)과 회로기판(4)과의 사이의 공간의 체적보다 크게 함으로써, 이 공간으로부터 불거져 나오도록 흘러나와서, 밀봉 효과를 달성할 수 있다. 이 후에, 가열된 접합 도구(8)가 상승함으로써, 가열원(加熱源)이 없어지게 되므로 IC 칩(1)과 이방성 도전막 시트(10)의 온도는 급격하게 저하해서, 이방성 도전막 시트(10)는 유동성을 잃고, 도 1F 및 도 4C에 나타내는 바와 같이, IC 칩(1)은, 이방성 도전막 시트(10)를 구성하면서 경화된 수지(10s)에 의해서, 회로기판(4) 상에 고정된다. 또한, 회로기판(4)측을 스테이지(9)의 히터(9a) 등에 의해 가열해 두면, 접합 도구(8)의 온도를 더욱 낮게 할 수 있다.
이렇게 하면, 이방성 도전막 시트(10)에 도전 입자(10a)의 평균 입경 보다도 작은 평균 입경의 무기 충전제를 배합한 열경화성수지를 사용할 수 있고, 또한, 이방성 도전막 시트(10)에 포함되는 도전 입자(10a)로서 니켈 분말에 금 도금을 실시한 것을 사용함으로써, 접속저항치를 저하시킬 수 있어서 또한 매우 적합하다.
상기 제1실시형태에 의하면, 열경화성수지(6m)에 배합하는 무기 충전제(6f)로서 도전 입자(10a)의 평균 직경 보다 작은 평균 입경을 갖는 무기 충전제(6f)를 배합함으로써, 도전 입자(10a)의 작용을 저하함이 없이 신뢰성을 더욱 향상시킬 수 있다. 즉, 범프(3)와, 기판(4)의 전극(5)과의 사이에 도전 입자(10a)가 끼워진다. 이 때, 동시에 무기 충전제(6f)가 끼워져도 도전 입자(10a)의 평균 직경 보다 그 평균 입경이 작으므로, 도전성을 저해함이 없이, 더욱이, 열경화성수지(6m)의 탄성률을 증가시키고, 열팽창계수를 저하하여 IC 칩(1)과 기판(4)의 접합 신뢰성을 향상시킨다.
(제2실시형태)
이어서, 본 발명의 제2실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 설명한다.
이 제2실시형태에 있어서는, 제1실시형태에서, 열경화성수지를 포함하는 이방성 도전막 시트(10)에 배합하는 무기 충전제(6f)의 혼합 비율을 상기 절연성 열경화성수지, 예로서, 절연성 열경화성 에폭시수지(6m)의 5~90wt%로 하여, 더욱 적합하게 한 것이다. 5wt% 미만에서는 무기 충전제(6f)를 혼합하는 의미가 없으며, 한편, 90wt%를 초과하면, 접착력이 극도로 저하하는 동시에, 시트화(sheet化)하는 것이 곤란하게 되므로 바람직하지 않다. 일례로서, 높은 신뢰성을 유지시키는 관점에서, 수지 기판에서는 20~40wt%, 세라믹 기판에서는 40~70wt%가 바람직함과 동시에, 유리에폭시 기판에서는 20wt% 정도라도 시트 밀봉제의 선팽창계수를 매우 저하시킬 수 있고, 수지 기판에 있어서 효과가 있다. 또한, 체적 %에서는, wt%의 대략 절반의 비율, 또는 에폭시수지가 1에 대해서 실리카 약 2의 비중의 비율로 한다. 통상으로는, 열경화성수지(6m)를 시트화하는 경우의 제조상의 조건과 기판(4)의 탄성률, 및 최종적으로는 신뢰성 시험결과에 따라서, 이 무기 충전제(6f)의 혼합 비율이 결정된다.
상기한 바와 같은 혼합 비율의 무기 충전제(6f)를 열경화성수지를 포함하는 이방성 도전막 시트(10)에 배합함으로써, 이방성 도전막 시트(10)의 열경화성수지 (6m)의 탄성률을 증가시킬 수 있고, 열팽창계수를 저하시켜서 IC 칩(1)과 기판(4)의 접합 신뢰성을 향상시킬 수 있다. 또한, 기판(4)의 재료에 맞춰서, 열경화성수지(6m)의 재료상수, 즉, 탄성률, 선팽창계수를 최적인 것으로 하도록, 무기 충전제(6f)의 혼합 비율을 결정할 수 있다. 또한, 무기 충전제(6f)의 혼합 비율이 증가함에 따라서, 탄성률은 크게 되지만, 선팽창계수는 작게 되는 경향이 있다.
제1실시형태 및 제2실시형태에 있어서는, 액체가 아니고 고체인 이방성 도전막 시트(10)를 사용하기 때문에, 취급하기 쉬움과 동시에, 액체 성분이 없으므로 고분자로 형성할 수 있고, 글라스 전이점이 높은 것을 형성하기 쉬운 이점이 있다.
또한, 도 1A 내지 도 1G, 및 도 2A 내지 도 2C, 후에 설명하는 도 6 및 도 7에서는, 이방성 도전층의 일례로서의 열경화성수지를 포함하는 이방성 도전막 시트(10) 또는 이방성 도전막 형성용 열경화성접착제(6b)를 회로기판(4)측에 형성하는 것에 대해서 설명했지만, 이것에 한정되는 것은 아니고, 도 14A 또는 도 14B에 나타내는 바와 같이, IC 칩(1)측에 형성한 후에, 기판(4)에 접합하도록 해도 좋다. 이 경우, 특히, 열경화성수지를 포함하는 이방성 도전막 시트(10)의 경우에는, 이방성 도전막 시트(10)의 회로기판측에, 떼어낼 수 있게 배치된 분리층(6a)과 함께, 스테이지(201) 위의 고무 등의 탄성체(117)에 흡착 노즐 등의 지지부재(200)에 의해서 지지된 IC 칩(1)을 눌러붙여서, 범프(3)의 형상을 따라서 이방성 도전막 시트(10)가 IC 칩(1)에 첩부되도록 해도 좋다.
(제3실시형태)
이어서, 본 발명의 제3실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 6A~도 6C 및 도 7A~도 7F를 이용하여 설명한다.
이 제3실시형태에 있어서는, 제1실시형태에서, 열경화성수지를 포함하는 이방성 도전막 시트(10)를 기판(4)에 첩부하는 대신에, 도 6A 및 도 7A, D에 나타내는 바와 같이, 이방성 도전층의 일례로서의 액체상(液體狀)의 이방성 도전막 형성용 열경화성접착제(6b)를 회로기판(4) 상에, 디스펜서(dispenser)(502) 등에 의한 도포, 또는 인쇄, 또는 전사하도록 한 후에, 반고체상태, 소위 B 스테이지 상태까지 고화(固化)하고, 그 후에, 상기 제1 또는 제2실시형태와 마찬가지로, 상기 IC 칩(1)을 상기 기판(4)에 탑재한다.
상세하게는, 도 6A에 나타내는 바와 같이, 액체상의 이방성 도전막 형성용 열경화성접착제(6b)를 회로기판(4) 상에, 도 7A에 나타내는 바와 같은 공기압에 의해 토출량이 제어되면서 기판 평면상에서 직교하는 2 방향으로 이동가능한 디스펜서(dispenser)(502) 등에 의해 도포, 또는 인쇄, 또는 전사한다. 이어서, 도 6B와 같이, 히터(78a)를 내장한 도구(78)에 의해, 열과 압력을 인가하여 균일화하면서, 도 6C와 같이, 반고체상태, 소위 B 스테이지 상태까지 고화한다.
또는, 액체상의 이방성 도전막 형성용 열경화성접착제(6b)의 점성(粘性)이 낮은 경우에는, 도 7A에 나타내는 바와 같이, 디스펜서(502)에 의해 기판(4) 상의 소정의 위치에 액체인 열경화성접착제(6b)를 도포한 후, 열경화성접착제(6b)의 점성이 낮으므로 자연히 기판상에서 퍼지고, 도 7B에 나타내는 바와 같은 상태로 된다. 그 후, 도 7C에 나타내는 바와 같이, 컨베이어 등의 반송장치(505)에 의해서 상기 기판(4)을 로(爐)(503) 내에 넣어서, 로(503)의 히터(504)에 의해 상기 도포된 절연성수지인 액체상 열경화성접착제(6b)를 경화시킴으로써, 반고체화, 즉, 소위 B 스테이지 상태까지 고화한다.
한편, 액체상의 이방성 도전막 형성용 열경화성접착제(6b)의 점성(粘性)이 높은 경우에는, 도 7D에 나타내는 바와 같이, 디스펜서(502)에 의해 기판(4) 상의 소정의 위치에 액체인 열경화성접착제(6b)를 도포한 후, 열경화성접착제(6b)의 점성이 높으므로 자연히 기판상에서 퍼지지 않으므로, 도 7E, F에 나타내는 바와 같이, 스퀴지(squeegee)(506)에 의해 평탄하게 펼친다. 그 후, 도 7C에 나타내는 바와 같이, 컨베이어 등의 반송장치(505)에 의해서 상기 기판(4)을 로(503) 내에 넣어서, 로(503)의 히터(504)에 의해 상기 도포된 절연성수지인 액체상 열경화성접착제(6b)를 경화시킴으로써, 반고체화, 즉, 소위 B 스테이지 상태까지 고화한다.
이와 같이, 이방성 도전막 형성용 열경화성접착제(6b)를 반고체화할 때에는, 열경화성접착제(6b) 중의 열경화성수지의 특성에 따라서 차(差)가 있기는 하지만, 이 열경화성수지의 글라스 전이점의 30~80%의 온도인 80~130℃에서 압압한다. 통상은, 열경화성수지의 글라스 전이점의 30% 정도의 온도에서 실행한다. 이와 같이, 열경화성수지의 글라스 전이점의 30~80%로 하는 이유는, 도 19의 이방성 도전막 시트의 가열온도와 반응률과의 그래프에서, 80~130℃의 범위내이면, 또한, 후공정에서 추가로 반응하는 범위를 충분히 남길 수 있다. 환언하면, 80~130℃의 범위내의 온도이면, 시간에도 따르지만, 절연성수지 예로서 에폭시수지의 반응률을 10~50% 정도로 억제할 수 있으므로, 후공정의 IC 칩 압착시의 접합에 문제가 발생하지 않는다. 즉, IC 칩 압착시에 압압할 때에 소정의 압압량을 확보할 수 있고, 눌러서 잘라지지 않는 문제가 발생하기 어렵다. 또한, 반응을 억제하여 용제분량만을 기화시킴으로써, 반고체화하는 수도 있다.
상기 열경화성접착제(6b)를 상기한 바와 같이, 반고체화시킨 후, 기판(4)에 복수의 IC 칩(1)을 장착하는 경우에는, 기판(4)의 복수의 IC 칩(1)을 장착하는 복수의 개소에서 상기 열경화성접착제(6b)의 상기 반고체화공정을 전처리 공정으로서 미리 실행하고, 이와 같이 전처리된 기판(4)을 공급해서 공급된 기판(4)에 복수의 IC 칩(1)을 상기 복수의 개소에 접합함으로써 더욱 생산성이 높아진다. 이후의 공정에서는, 열경화성접착제(6b)를 사용하는 경우에도, 기본적으로는, 상기한 제1 또는 제2실시형태의 이방성 도전막 시트(10)를 사용하는 공정에 동일한 공정을 실행한다. 상기 반고정화공정을 추가함으로써, 액체인 이방성 도전막 형성용 열경화성접착제(6b)를 이방성 도전막 시트(10)와 동일하게 사용할 수 있고, 고체이므로 취급하기 쉬움과 더불어, 액체 성분이 없으므로 고분자로서 형성할 수 있으며, 글라스 전이점이 높은 것을 형성하기 쉽다고 하는 이점이 있다. 이와 같이 유동성이 있는 이방성 도전막 형성용 열경화성접착제(6b)를 사용하는 경우에는, 고체인 이방성 도전막 시트(10)를 사용하는 경우와 비교해서, 기판(4)의 임의의 위치에 임의의 크기로 도포, 인쇄, 또는 전사할 수 있는 이점도 아울러 갖는다.
(제4실시형태)
이어서, 본 발명의 제4실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 22를 이용하여 설명한다. 제4실시형태가 제1실시형태와 상이한 점은, IC 칩(1)을 기판(4)에 접합할 때, 하중에 추가하여 초음파도 인가해서, 범프(3)를 레벨링하지 않고, 필요에 따라서 20gf 이하의 하중으로 압압하여, 범프 형성시의 잡아 떼어냄에 의해서 발생한 상기 범프 (3)의 선단(先端)의 네크 부분의 붕괴에 의한 인접 범프 또는 전극과의 단락을 방지하도록 범프 선단을 가지런히 한 후, IC 칩(1)과 위치를 맞추어서 IC 칩(1)을 기판(4)에 탑재하여, 금속 범프(3)를 기판측의 전극표면의 금속과 초음파 병용 열압착하는 것이다. IC 칩(1)을 기판(4)에 접합하는 상태는, 앞의 실시형태에서의 도 2 및 도 6 등과 동일하다. 상기 초음파를 인가해서 상기 범프와, 상기 기판의 상기 전극을 금속접합할 때, 상기 IC 칩(1)의 상기 상면측으로부터 가열하면서, 또는 상기 기판측으로부터 가열하면서, 또는 상기 IC 칩(1)측과 상기 기판측의 양방으로부터 가열하도록 해도 좋다.
이 제4실시형태에서는, 절연성 열경화성수지(6m)에 무기 충전제(6f)를 배합한 고체의 이방성 도전막 시트(10) 또는 액체인 이방성 도전막 형성용 열경화성접착제(6b)를 상기한 바와 같이 반고체화시킨 것을 기판(4)에 첩부하고, 또는 열경화성수지를 포함하는 이방성 도전막 형성용 열경화성접착제(6b)를 기판(4)에 도포하여 반고체화시킨 후, 회로기판(4)의 전극(5)과 전자부품(1)의 전극(2)에 와이어본딩과 동일하게 도 3A~도 3F와 같은 동작에 의해서 금선(95)의 선단에 전기 스파크에 의해 볼(96)을 형성하고, 이 볼(96)을 캐필러리(93)에 의해 기판전극(5)에 초음파 열압착해서 형성된 범프(3)를, 레벨링하지 않고, IC 칩(1)과 위치맞춤하여 IC 칩(1)을 기판(4)에 탑재한다. 여기서, 상기 「액체인 이방성 도전막 형성용 열경화성접착제(6b)를 상기한 바와 같이 반고체화시킨 것」이라는 것은, 제3실시형태에서 설명한 바와 같은, 액체인 이방성 도전막 형성용 열경화성접착제(6b)를 반고체화한 것이고, B 스테이지화한 것과 거의 동일한 것이다. 이 때, 도 22에 나타내는 초음파 인가장치(620)에 있어서, 내장 히터(622)에 의해서 미리 가열된 접합 도구(628)에 의해, 이 접합 도구(628)에 흡착된 IC 칩(1)의 상면으로부터 에어실린더(air cylinder)(625)에 의한 하중과, 압전소자와 같은 초음파 발생소자(623)에 의해 발생되어서 초음파 호온(horn)(624)을 통해서 인가되는 초음파를 작용시켜서 금 범프(3)의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 하면서 금 범프(3)와, 기판측의 금 도금을 금속접합한다. 이어서, IC 칩(1)의 상면, 또는/및 기판측으로부터 가열하면서, 상기 IC 칩(1)을 상기 회로기판(4)에 1범프 당 20gf 이상의 가압력에 의해 압압하고, 상기 기판(4)의 뒤틀림의 교정과, 범프(3)를 눌러 찌부러뜨리면서, 상기 IC 칩(1)과 상기 회로기판(4)의 사이에 개재하는 상기 이방성 도전막 시트(10) 또는 열경화성접착제(6b)를 상기 열에 의해 경화해서, 상기 IC 칩(1)과 상기 회로기판(4)을 접합하여 양 전극(2, 5)을 전기적으로 접속한다. 또한, 초음파 인가장치(620)에 의한 상기 금속접합시에, 상기 IC 칩(1)의 상기 상면측으로부터, 또는 상기 기판측으로부터, 또는 상기 IC 칩(1)측과 상기 기판측의 양쪽으로부터 가열하도록 해도 좋다. 즉, 구체적으로는, 내장 히터(622)에 의해 상기 IC 칩(1)의 상기 상면측으로부터 가열하거나, 또는, 상기 기판측으로부터 회로기판(4)측을 스테이지(9)의 히터(9a)에 의해 가열하거나, 또는, 내장 히터(622)와 스테이지(9)의 히터(9a)에 의해 상기 IC 칩(1)측과 상기 기판측의 양쪽으로부터 가열하도록 해도 좋다.
또한, 1범프 당 20gf 이상의 가압력을 필요로 하는 이유는, 이와 같이 초음파를 이용한 접합에 의해서도 마찰열이 발생하기 어렵게 되어서, 접합할 수 없게 되기 때문이다. 금과 금을 접합하는 경우에 있어서도, 어느 일정한 하중에 의해 범프를 눌러붙여서, 이것에 초음파를 인가함으로써 마찰열이 발생하여 금속끼리 접합된다. 따라서, 이 경우에도 범프를 압압하는 정도의 일정 하중, 즉, 1범프 당 20gf 이상의 가압력이 필요하게 된다. 가압력의 일례로서는 1범프 당 50gf 이상으로 한다.
상기 제4실시형태에 의하면, 금속 범프(3)와 기판(4)의 금속 도금이 금속확산접합되므로, 범프 부분에서의 강도를 더욱 갖게 하고 싶은 경우나, 접속저항치를 또한 낮게 하고 싶은 경우에 적합하다.
(제5실시형태)
이어서, 본 발명의 제5실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 8A~도 8C 및 도 9A~도 9C를 이용하여 설명한다. 제5실시형태는, 제1실시형태와는 밀봉공정을 생략할 수 있는 점이 상이하다.
상기와 같이, IC 칩(1) 상의 전극(2)에 돌기전극(범프)(3)을 형성해 두고, 회로기판(4)에는, 도 8B, 도 8C, 도9A, 및 도23에 나타내는 바와 같이, IC 칩(1)의 복수의 전극(2)의 내단(內端) 테두리를 연결한 대략 구형(矩形)의 외형 치수 OL보다 작은 형상 치수의 구형(矩形) 시트상의 이방성 도전막 시트(10) 또는 열경화성접착제(6b)를, 회로기판(4)의 전극(5)을 연결한 중심부분에 첩부 또는 도포한다. 이 때, 시트상의 이방성 도전막 시트(10) 또는 열경화성접착제(6b)의 두께는, 그 체적이 IC 칩(1)과 기판(4)과의 간극(間隙)보다 크게 되도록 한다. 또한, 도 23의 첩부장치(640)에 의해서, 되감기 롤(roll)(644)로부터 되감겨져서 감기 롤(643)에 감기는 구형 시트상의 이방성 도전막 시트(10)를, 그 절단 부위(657)가 미리 들어가 있는 부분에서, 상하의 절단기(641)에 의해, IC 칩(1)의 복수의 전극(2)의 내단 테두리를 연결한 대략 구형의 외형 치수 OL보다 작은 형상 치수로 절단한다. 절단된 구형 시트상의 이방성 도전막 시트(10)는, 내장 히터(646)에 의해 미리 가열된 첩부 헤드(head)(642)에서 흡착 지지되어서, 상기 회로기판(4)의 전극(5)을 연결한 중심부분에 첩부된다. 이어서, 범프(3)와 회로기판(5)의 전극(5)을 위치맞춤해서, 도 8A, 및 도 9B에 나타내는 바와 같이, 히터(8a)에 의해서 가열된 접합 도구(8)에 의해 IC 칩(1)을 회로기판(4)에 가압 압압해서, 기판(4)의 뒤틀림의 교정을 동시에 실행하면서, IC 칩(1)과 회로기판(4)의 사이에 개재하는 이방성 도전막 시트(10) 또는 열경화성접착제(6b)를 경화한다. 이 때, 이방성 도전막 시트(10) 또는 열경화성접착제(6b)는, 접합 도구(8)로부터 IC 칩(1)을 통해서 인가된 열에 의해서 상기한 바와 같이 연화되고, 도 9C와 같이 첩부된 또는 도포된 위치로부터 가압되어서 외측을 향하여 흘러 나간다. 이 유출된 이방성 도전막 시트(10) 또는 열경화성접착제(6b)가 밀봉재료(underfill)로 되고, 범프(3)와 전극(5)과의 접합 신뢰성을 현저하게 향상시킨다. 또한, 어느 일정시간에 달하면, 상기 이방성 도전막 시트(10) 또는 열경화성접착제(6b)에서는 서서히 경화가 진행하고, 최종적으로는 경화한 수지(6s)에 의해 IC 칩(1)과 회로기판(4)을 접합하는 것으로 된다. IC 칩(1)을 압압하는 접합 도구(8)를 상승시킴으로써, IC 칩(1)과 회로기판(4)의 전극(5)의 접합을 완료한다. 엄밀하게 말하면, 열경화의 경우에는, 열경화성수지의 반응은 가열하고 있는 사이에 진행하고, 접합 도구(8)가 상승함과 동시에 유동성의 거의 없게 된다. 상기의 방법에 의하면, 접합전에는 이방성 도전막 시트(10) 또는 열경화성접착제(6b)가 전극(5)을 피복하고 있지 않으므로, 접합할 때에 범프(3)가 전극(5)에 직접 접촉하고, 전극(5)의 아래에 이방성 도전막 시트(10) 또는 열경화성접착제(6b)가 들어가지 않으며, 범프(3)와 전극(5)과의 사이에서의 접속저항치를 낮게 할 수 있다. 또한, 회로기판측을 가열해두면, 접합 헤드(8)의 온도를 더욱 낮게 할 수 있다. 이 방법을 상기 제3실시형태에 적용하면 금 범프와 회로기판의 금 전극(예로서, 동이나 텅스텐에 니켈, 금 도금한 것)과의 접합을 더욱 용이하게 실행할 수 있다.
(제6실시형태)
이어서, 제6실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 10~도 11을 이용하여 설명한다. 제6실시형태에 있어서는, 제1실시형태와 상이한 점은, 범프(103)를 회로기판(4)의 전극(5)에 어긋나게 실장한 경우에 있어서도, 신뢰성이 높은 접합을 달성하는 것도 가능한 점이다.
제6실시형태에 있어서는, 도 10A에 나타내는 바와 같이, 범프(3)를 IC 칩(1) 상에 형성할 때에 와이어본딩과 동일하게 금선(95)을 전기 스파크에 의해 금 볼(96)로 형성한다. 이어서, 전기 스파크할 때의 시간으로 볼의 크기를 조정하면서, 95a로서 나타내는 직경 φd-Bump의 볼(96a)을 형성하고, 이렇게 형성된 직경 φd-Bump의 볼(96a)을, 전기 스파크를 발생시키기 위한 시간 또는 전압의 파라미터를 제어해서, 모따기 각 θc가 100°이하의 캐필러리(193)의 93a로서 나타내는 모따기 직경 φD가 금 볼 직경 d-Bump의 1/2로부터 3/4으로 되도록 볼(96a)을 성형하고, 도 10C에 나타내는 바와 같이, 캐필러리(93)의 금 볼과 접하는 부분에 평탄한 부위(93b)를 배치하여 도 10D에 나타내는 바와 같은 범프(3)를 형성하지 않고, 도 10A에 나타내는 바와 같이 캐필러리(193)의 금 볼(96a)과 접하는 부분에 평탄한 부위를 배치하지 않는 선단 부위(193a)를 갖는 선단 형상을 한 캐필러리(193)에 의해, IC 칩(1)의 전극(2)에, 초음파 열압착에 의해서, 도 10B에 나타내는 바와 같은 범프(103)를 형성한다. 상기 선단 형상의 캐필러리(193)를 사용함으로써, 도 10B와 같은 선단이 대략 원추상(圓錐狀)인 범프(103)를 IC 칩(1)의 전극(2)에 형성할 수 있다. 상기 방법으로 형성한 선단이 대략 원추상인 범프(103)를 회로기판(4)의 전극(5)에 도 11C와 같이 어긋나게 실장된 경우에 있어서도, 범프(103)가 그 선단이 대략 원추형이므로, 범프(103)의 외경의 반(半)까지 어긋나 있는 경우에는, 범프(103)의 일부가 반드시 기판(4)의 전극(5)에 접촉될 수 있다.
이것에 대해서, 도 11D에 나타내는 바와 같은 범프(3)에 의해서는, 범프(3)를 회로기판(4)의 전극(5)에 도 11C와 같이 치수 Z만큼 어긋나게 실장된 경우에는, 도 11E에 나타내는 바와 같이, 폭 치수 d인 소위 대좌(臺座)(3g)의 일부가 전극(5)에 접촉하지만, 부분적으로 밖에 접촉하지 않고, 접촉상태가 불안정한 접합이 된다. 이러한 불안정한 접합상태대로는, 상기 기판(4)을 냉열충격시험이나 리플로를 실시한 경우에는, 상기 불안정한 접합상태의 접합이 오픈(open) 즉, 접합불량이 되어버릴 가능성이 있었다. 이것에 대해서, 상기 제6실시형태에서는, 도 11C와 같이 선단이 대략 원추상의 범프(103)가 회로기판(4)의 전극(5)에 대해서 치수 Z만큼 어긋나게 실장된 경우에 있어서도, 범프(103)가 원추형이므로, 범프(103)의 외경의 반(半)까지 어긋나 있는 경우에는, 범프(103)의 일부가 반드시 기판(4)의 전극(5)에 접촉될 수 있고, 냉열충격시험이나 리플로를 실시한 경우에도 접합불량이 되는 것을 방지할 수 있다.
(제7실시형태)
이어서, 제7실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 12~도 13을 이용하여 설명한다. 이 제7실시형태에서는, 제1실시형태에 있어서, 회로기판(4)에의 IC 칩(1)의 접합후에 열경화성수지의 경화시에 IC 칩(1)과 회로기판(4)의 응력을 완화할 수 있도록 한 것이다.
제7실시형태에 있어서는, 절연성 열경화성수지(6m)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 이방성 도전막 시트(10) 또는 열경화성접착제(6b)를 개재시키면서, IC 칩(1)의 전극(2)에 상기 와이어본딩에 의해서 형성된 범프(3)를, 레벨링하지 않고, 회로기판(4)의 전극(5)과 위치맞춤을 실행한다. 예로서, 230℃ 정도의 일정온도로 가열된 도구(8)에 의해 IC 칩(1)을 그 이면으로부터 가열하면서, 상기 IC 칩(1)을 상기 회로기판(4)에 1범프 당 세라믹 기판의 경우에는 압력 P1=80gf 이상의 가압력에 의해 압압하고, 상기 기판(4)의 뒤틀림의 교정을 실행하면서, 상기 IC 칩(1)과 상기 회로기판(4)의 사이에 개재하는 상기 이방성 도전막 시트(10) 또는 열경화성접착제(6b)를 상기 열에 의해 경화한다. 이어서, 일정시간 t1후, 즉, 전체 시간을 예로서 20초로 하면, 재료의 반응률에 따라서 변화하지만, 그 1/4이든가 1/2인 5초~10초후에, 환언하면, 재료의 반응률이 90%에 달하기 전에, 상기 압력 P1보다 낮은 압력 P2까지 낮추어서 열경화성접착제(6b)의 경화시의 응력을 완화하고, 상기 IC 칩(1)과 상기 회로기판(4)을 접합해서 양 전극(2, 5)을 전기적으로 접속한다. 적합하게는, 범프가 변형하는 데에는 최저한 20gf 정도는 필요하기 때문에, 즉, 범프의 변형 및 적응에 필요한 압력을 취득함과 동시에 여분의 수지를 IC 칩(1)과 기판(4)과의 사이로부터 밀어내기 위해서, 상기 압력 P1은 20gf/범프 이상인 한편, 범프의 변형 등의 이전에, 수지 내부에 편재(偏在)한 경화 변형을 제거하기 위해서, 압력 P2는 20gf/범프 미만으로 함으로써, 신뢰성이 더욱 향상된다. 그 이유는 상세하게는 이하와 같다. 즉, 도 12C에 나타내는 바와 같이, 이방성 도전막 시트(10) 또는 열경화성접착제(6b) 중의 열경화성수지의 응력분포는 압착시에 IC 칩(1)과 기판(4)측에서 크게 되어 있다.
이대로는, 신뢰성시험이나 통상의 장기사용에 의해 반복피로가 부여되면, IC 칩(1) 또는 기판(4)측에서 이방성 도전막 시트(10) 또는 열경화성접착제(6b) 중의 열경화성수지가 응력에 견딜 수 없어서 박리(剝離)되는 수가 있다. 이러한 상태가 되면, IC 칩(1)과 회로기판(4)의 접착력이 충분하지 않게 되고, 접합부가 오픈 (open)되게 된다. 그래서, 도 13과 같이, 보다 높은 압력 P1과 보다 낮은 압력 P2의 2단계의 압력 프로파일(profile)을 사용함으로써, 열경화성접착제(6b)의 경화시에 상기 압력 P1보다 낮은 압력 P2까지 낮출 수 있어서, 도 12D와 같이, 압력 P2의 경우에 수지 내부에 편재된 경화 변형을 제거해서 IC 칩(1)과 회로기판(4)의 응력을 완화하는(환언하면, 응력의 집중 정도를 줄이는) 것이 가능하고, 그 후에, 상기 압력 P1까지 올림으로써, 범프의 변형 및 적응에 필요한 압력을 얻음과 동시에 여분의 수지를 IC 칩(1)과 기판(4)과의 사이로부터 밀어낼 수 있어서, 신뢰성이 향상된다.
그리고, 상기 「IC 칩(1)과 회로기판(4)의 접착력」이란, IC 칩(1)과 기판(4)을 들러붙게하는 힘을 의미한다. 이것은, 접착제에 의한 접착력과, 접착제를 경화했을 때의 경화수축력과, Z 방향의 수축력(예로서, 180℃로 가열되어 있는 접착제가 상온으로 복귀할 때에 수축할 때의 수축력)의 이들 3개의 힘에 의해서, IC(1)와 기판(4)은 접합되어 있다.
(제8실시형태)
이어서, 제8실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 12~도 13을 이용하여 설명한다. 이 제8실시형태에서는, 상기 각 실시형태에 있어서, 상기 절연성수지(6m)에 배합하는 상기 무기 충전제(6f)의 평균 입경이 3㎛ 이상이도록 한 것이다. 단, 상기 무기 충전제(6f)의 최대 평균 입경은, IC 칩(1)과 기판(4)과의 접합후의 간극 치수를 초과하지 않는 크기로 한다.
만일, 무기 충전제(6f)를 절연성수지(6m)에 배합할 때에, 평균 입경이 3㎛ 미만의 미세한 입자를 무기 충전제(6f)로서 사용하면, 이들 입자의 표면적 자체가 전체로서 크게 되고, 평균 입경이 3㎛ 미만의 미세한 입자인 무기 충전제(6f)의 주위에서 흡습하는 일이 있으며, IC 칩(1)과 기판(4)과의 접합에 있어서 바람직하지 않다.
따라서, 동일한 중량의 무기 충전제(6f)를 배합하는 경우에는, 평균 입경이 3㎛ 이상의 큰 무기 충전제(6f)를 사용함으로써, 무기 충전제(6f)의 주위에 있어서의 흡습량을 줄일 수 있고, 내습성을 향상시키는 것이 가능하게 된다. 또한, 일반적으로, 평균 입경(환언하면, 평균 입도(粒度))이 큰 무기 충전제 쪽이 염가이므로, 비용적으로도 바람직하다.
그리고, 도 24A에 나타내는 바와 같이, IC 칩(1)과 기판(4)과의 접합에 있어서 종래의 ACF(Anistropic Conductive Film; 이방성 도전막)(598)를 사용하는 공법에서는, ACF(598) 중의 도전 입자(599)를 반드시 범프(3)와 기판전극(5)과의 사이에 끼움과 동시에 직경 3~5㎛의 도전 입자가 직경 1~3㎛까지 눌러 찌부러뜨려서, 도전성을 발휘시킬 필요가 있다. 그러나, 본 발명의 상기 각 실시형태에서는, 도전 입자(10a)가 있어도 반드시 범프(3)와 기판전극(5)과의 사이에 끼울 필요는 없고, 도 24B에 나타내는 바와 같이, 범프(3)를 기판전극(5)에 의해 눌러 찌부러뜨리면서 압착하므로, 이 압착시에 범프(3)와 기판전극(5)과의 사이의 이방성 도전층(10)과 함께 무기 충전제(6f)도 범프(3)와 기판전극(5)과의 사이로부터 떨어져 나오게 되고, 기판전극(5)과 범프(3)와의 사이에 불필요한 무기 충전제(6f)가 끼워짐으로써 도전성을 저해하는 수가 거의 없다고 하는 특징에 따라서, 3㎛ 이상의 큰 평균 입경의 무기 충전제(6f)를 사용할 수 있다. 즉, 본 실시형태에서는, 만에 하나, 도전 입자(10a)가 범프(3)와 기판전극(5)과의 사이에 끼워지지 않고, 직경 3~5㎛의 도전 입자가 직경 1~3㎛까지 눌려 찌부러져서 도전성을 발휘하는 수가 없어도, 범프(3)를 기판전극(5)에 의해 눌러 찌부러뜨리면서 압착해서 범프(3)가 기판전극(5)에 전기적으로 직접 접촉하여 전기적 도전성을 얻을 수 있으므로, 하등 문제는 없고, 무기 충전제에 의한 영향을 받지 않고서 신뢰성을 향상시킬 수 있다. 즉, 상기 도전 입자(10a)는, 범프(3)와 기판전극(5)과의 직접 접합에 있어서, 도전 입자(10a)가 범프(3)와 기판전극(5)과의 사이에 끼워진 경우에는, 기판측의 전극(5)과 IC 칩측의 범프(3)와의 사이에서의 접속저항치를 저하시킬 수 있다고 하는, 부가적 효과를 얻을 수 있다.
(제9실시형태)
이어서, 본 발명의 제9실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 25, 26을 이용하여 설명한다. 도 25, 26은, 각각, 상기 제9실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치에 의해서 제조된 접합상태의 모식단면도 및 그 때에 사용되는 이방성 도전막 시트(10)의 부분확대 모식단면도이다. 이 제9실시형태에서는, 상기 각 실시형태에 있어서, 상기 이방성 도전층(10)의 상기 절연성수지(6m)에 배합하는 상기 무기 충전제(6f)는, 복수의 상이한 평균 입경을 갖는 무기 충전제 (6f-1, 6f-2)로 하는 것이다. 구체예로서는, 0.5㎛의 평균 입경을 갖는 무기 충전제와, 2~4㎛의 평균 입경을 갖는 무기 충전제로 한다.
상기 제9실시형태에 의하면, 복수의 상이한 평균 입경을 갖는 무기 충전제 (6f-1, 6f-2)를 절연성수지(6m)에 혼합함으로써, 절연성수지(6m)에 혼합하는 무기 충전제(6f)의 양을 증가시킬 수 있어서, 무기 충전제의 주위에 있어서의 흡습량을 줄일 수 있고, 내습성을 향상시키는 것이 가능하게 됨과 동시에, 필름화(고체화)하는 것이 용이하게 된다. 즉, 중량%로 생각한 경우, 1종류의 무기 충전제 보다도, 입경이 다른 무기 충전제를 혼합하여 넣는 편이, 단위체적 당 무기 충전제의 양을 증가시킬 수 있다. 이에 따라서, 밀봉 시트로서의 이방성 도전막 시트(10) 또는 이방성 도전막 형성용 접착제(6b)에의 무기 충전제(6f)의 배합량을 증가시키고, 이방성 도전막 시트(10) 또는 이방성 도전막 형성용 접착제(6b)의 선팽창계수를 저하시킬 수 있고, 더욱 장수명화시킬 수 있어서, 신뢰성을 향상시킬 수 있다.
(제10실시형태)
이어서, 본 발명의 제10실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 제9실시형태에 있어서의 효과를 보다 확실히 하기 위하여, 또한, 상기 복수의 다른 평균 입경을 갖는 무기 충전제(6f-1, 6f-2) 중의 한 쪽의 무기 충전제(6f-1)의 평균 입경은, 다른 쪽의 무기 충전제(6f-2)의 평균 입경의 2배 이상 다르게 되어있는 것이다. 구체예로서는, 0.5㎛의 평균 입경을 갖는 무기 충전제와, 2~4㎛의 평균 입경을 갖는 무기 충전제로 한다.
이렇게 함으로써, 상기 제9실시형태에서의 효과를 더 한층 높일 수 있다. 즉, 한 쪽의 무기 충전제(6f-1)의 평균 입경은, 다른 쪽의 무기 충전제(6f-2)의 평균 입경의 2배 이상 다르게 되어있는 복수의 다른 평균 입경을 갖는 무기 충전제(6f-1, 6f-2)를 절연성수지(6m)에 혼합함으로써, 절연성수지(6m)에 혼합하는 무기 충전제(6f)의 양을 더욱 확실하게 증가시킬 수 있어서, 필름화(고체화)하는 것이 용이하게 되고, 이방성 도전막 시트(10) 또는 이방성 도전막 형성용 접착제(6b)에의 무기 충전제(6f)의 배합량을 증가시키고, 이방성 도전막 시트(10) 또는 이방성 도전막 형성용 접착제(6b)의 선팽창계수를 더욱 저하시킬 수 있고, 더욱 장수명화시킬 수 있어서, 신뢰성을 더욱 향상시킬 수 있다.
(제11실시형태)
이어서, 본 발명의 제11실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 제9실시형태에 있어서의 효과를 보다 확실히 하기 위하여, 또한, 상기 절연성수지(6m)에 배합하는 상기 무기 충전제(6f)는, 복수의 다른 평균 입경을 갖는 적어도 2종류의 무기 충전제(6f-1, 6f-2)로서, 상기의 적어도 2종류의 무기 충전제(6f-1, 6f-2) 중의 한 쪽의 무기 충전제(6f-1)는 3㎛를 초과하는 평균 입경을 갖고, 상기의 적어도 2종류의 무기 충전제 중의 다른 쪽의 무기 충전제(6f-2)는 3㎛ 이하의 평균 입경을 갖는 것이 바람직하다. 구체예로서는, 0.5㎛의 평균 입경을 갖는 무기 충전제와, 2~4㎛의 평균 입경을 갖는 무기 충전제로 한다.
(제12실시형태)
이어서, 본 발명의 제12실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 각 실시형태에 있어서, 또한, 상기 절연성수지(6m)에 배합하는 상기 무기 충전제(6f)는, 복수의 다른 평균 입경을 갖는 적어도 2종류의 무기 충전제(6f-1, 6f-2)로서, 상기의 적어도 2종류의 무기 충전제 중 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)는 상기 절연성수지(6m)와 동일재료로 구성됨으로써, 응력완화작용을 갖게하는 것도 가능하다. 구체예로서는, 0.5㎛의 평균 입경을 갖는 무기 충전제와, 2~4㎛의 평균 입경을 갖는 무기 충전제로 한다.
이 제12실시형태에 의하면, 제9실시형태에서의 작용효과에 추가하여, 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)는 상기 절연성수지(6m)와 동일재료로 구성됨으로써, 상기 절연성수지(6m)에 응력이 작용했을 때, 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)가 상기 절연성수지(6m)와 일체화함으로써, 응력완화작용을 달성할 수 있다.
(제13실시형태)
이어서, 본 발명의 제13실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 각 실시형태에 있어서, 또한, 상기 절연성수지(6m)에 배합하는 상기 무기 충전제(6f)는, 복수의 다른 평균 입경을 갖는 적어도 2종류의 무기 충전제(6f-1, 6f-2)로서, 상기 적어도 2종류의 무기 충전제 중 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)는 상기 절연성수지(6m)인 에폭시수지보다도 부드럽고, 상기 한 쪽의 무기 충전제 (6f-1)가 압축됨으로써, 응력완화작용을 갖게하는 것도 가능하다.
이 제13실시형태에 의하면, 제9실시형태에서의 작용효과에 추가하여, 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)는 상기 절연성수지(6m)와 동일재료로 구성됨으로써, 상기 절연성수지(6m)에 응력이 작용했을 때, 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)가 상기 절연성수지(6m)인 에폭시수지보다도 부드럽기 때문에, 상기 응력에 의해서, 상기 한 쪽의 무기 충전제(6f-1)가 도 27에 나타내는 바와 같이 압축되어서 그 주위에서 압축에 대한 반력(反力)인 인장력이 분산됨에 따라서, 응력완화작용을 달성할 수 있다.
(제14실시형태)
이어서, 본 발명의 제14실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 각 실시형태에 있어서, 또한, 도 28A, B, 도 29A, B, 도 30, 및 도 31에 나타내는 바와 같이, 상기 이방성 도전층(10)은, 상기 IC 칩(1) 또는 상기 기판(4)에 접촉하는 부분 (700) 또는 층(6x)이, 기타의 부분(701) 또는 층(6y)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 할 수 있다. 이 경우, 도 28A, B에 나타내는 바와 같이, 상기 IC 칩(1) 또는 상기 기판(4)에 접촉하는 부분 (700)과, 기타의 부분(701)을 명확하게 구별하지 않고, 서서히 무기 충전제 양이 변화하도록 해도 좋고, 도 29A, B, 및 도 30, 도 31에 나타내는 바와 같이, 명확하게 구별하도록 해도 좋다. 즉, 도 29A, B, 및 도 30, 도 31에 있어서, 상기 이방성 도전층(10)은, 상기 IC 칩(1) 또는 상기 기판(4)에 접촉하는 부분에 위치되고 또한 상기 절연성수지(6m)와 동일한 절연성수지에 상기 무기 충전제(6f)를 배합한 제1수지층(6x)과, 상기 제1수지층(6x)과 접촉하고, 또한, 상기 제1수지층(6x)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않은 상기 절연성수지로 구성되는 제2수지층(6y)을 구비하여 다층구조로 하는 것도 가능하다.
이와 같이 하면, 이하의 효과를 달성할 수 있다. 즉, 만일, 상기 무기 충전제(6f)를 이방성 도전층 전체에 동일한 중량%(wt%)로 넣으면, IC 칩측 또는 기판측 또는 그 양쪽의 대향면의 근방에 무기 충전제(6f)가 많게 되는 수가 있고, IC 칩(1)과 기판(4)과의 중간 부분에서는 역으로 적게 된다. 이 결과, IC 칩측 또는 기판측 또는 그 양쪽의 대향면의 근방에 무기 충전제(6f)가 많으므로, 이방성 도전층(10)과 IC 칩(1) 또는 기판(4) 또는 그 양쪽과의 사이에서의 접착력이 저하하는 수가 있다. 상기 제14실시형태에 의하면, 상기 IC 칩(1) 또는 상기 기판(4)의 어느 한 쪽에 접촉하는 부분(700) 또는 층(6x)이, 기타의 부분(701) 또는 층(6y)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 함으로써, 무기 충전제 양이 많아서 접착력이 저하하는 것을 방지할 수 있다.
이하에, 이 제14실시형태의 여러가지 변형예에 대해서 설명한다.
우선, 제1변형예로서, 도 28C, 도 29C 및 도 32A에 나타내는 바와 같이, 상기 이방성 도전층(10)은, 상기 IC 칩(1) 및 상기 기판(4)의 양쪽에 각각 접촉하는 부분(700)이, 기타의 부분(701)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 할 수도 있다. 이 경우도, 도 28C에 나타내는 바와 같이, 상기 IC 칩(1) 및 상기 기판(4)의 양쪽에 접촉하는 부분 (700)과, 기타의 부분(701)을 명확하게 구별하지 않고, 서서히 무기 충전제 양이 변화하도록 해도 좋고, 도 29C 및 도 32A에 나타내는 바와 같이, 명확하게 구별하도록 해도 좋다. 즉, 도 29C 및 도 32A에 있어서, 상기 이방성 도전층(10)은, 상기 제1수지층 (6x)의, 상기 제2수지층(6y)과는 반대측에, 상기 제1수지층(6x)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않는 상기 절연성수지로 구성되는 제3수지층(6z)을 또한 구비하여 다층구조로 하고, 상기 제1수지층 (6x)과 제3수지층(6z)은, 각각, 상기 IC 칩(1)과 상기 기판(4)에 접촉하도록 할 수도 있다.
또 다른 변형예로서, 상기 IC 칩(1) 또는 상기 기판(4) 또는 그 양쪽에 각각 접촉하는 부분(700)은, 그 상기 무기 충전제 양이 20wt% 미만이든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 하는 한편, 상기 기타의 부분(701)은 그 상기 무기 충전제 양이 20wt% 이상이 되도록 할 수도 있다. 이 경우, 도 28A, B, C에 나타내는 바와 같이, 상기 IC 칩(1) 또는 상기 기판(4) 또는 양쪽에 접촉하는 부분 (700)과, 기타의 부분(701)을 명확하게 구별하지 않고, 서서히 무기 충전제 양이 변화하도록 해도 좋고, 도 29A, 29B, 29C, 도 30, 도 31 및 도 32A에 나타내는 바와 같이, 명확하게 구별하도록 해도 좋다. 즉, 상기 제1수지층(6x) 또는 상기 제1수지층(6x) 및 상기 제3수지층(6z)은, 그 상기 무기 충전제 양이 20wt% 미만이든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 하는 한편, 상기 제2수지층(6y)은 그 상기 무기 충전제 양이 20wt% 이상이 되도록 할 수도 있다.
구체예로서는, 상기 제2수지층(6y)은, 절연성수지(6m)로서 열경화성 에폭시수지로 했을 때, 세라믹기판의 경우에는 50wt%이고, 유리에폭시기판의 경우는 20wt%로 한다. 또한, 일례로서, 제1수지층(6x) 또는 제3수지층(6z) 또는 그 양쪽의 두께는 15㎛, 제2수지층(6y)의 두께는 40~60㎛으로 한다. 그리고, 상기 이방성 도전층(10)의 두께는, IC 칩(1)과 기판(4)과의 접합후의 간극(間隙) 치수보다도 큰 치수로 하여, IC 칩(1)과 기판(4)과의 접합시에 IC 칩(1)과 기판(4)과의 사이에 완전히 채워지도록 하여 접합을 더욱 확실하게 한다.
또 다른 변형예로서, 도 28C, 도 29C 및 도 32A에 나타내는 변형예와 무기 충전제 배합량을 역으로 하도록 해도 좋다. 즉, 도 28D에 나타내는 바와 같이, 상기 이방성 도전층(10)은, 상기 IC 칩(1) 및 상기 기판(4)의 양쪽에 각각 접촉하는 부분(703)의 중간 부분(702)이, 상기 IC 칩(1) 및 상기 기판(4)의 양쪽에 각각 접촉하는 부분(703)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제 (6f)를 배합하지 않도록 할 수도 있다. 이 경우도, 상기 IC 칩(1) 또는 상기 기판 (4) 또는 양쪽에 접촉하는 부분(703)과, 중간 부분(702)을 명확하게 구별하지 않고, 서서히 무기 충전제 양이 변화하도록 해도 좋고, 도 29D 및 도 32B에 나타내는 바와 같이, 명확하게 구별하도록 해도 좋다. 즉, 도 29D 및 도 32B에 나타내는 바와 같이, 상기 이방성 도전층(10)은, 상기 IC 칩(1) 및 상기 기판(4)에 접촉하는 부분에 위치되고 또한 상기 무기 충전제(6f)를 배합한 절연성수지(6m)로 구성되는 제4수지층(6v)과, 상기 IC 칩(1)과 상기 기판(4)과의 중간 부분에 위치되고 또한 상기 제4수지층(6v)보다도 상기 무기 충전제 양이 적든가, 또는 포함되지 않은 절연성수지(6m)로 구성되는 제5수지층(6w)을 구비하도록 할 수도 있다.
이렇게 하면, 상기 IC 칩(1)과 상기 기판(4)과의 상기 중간 부분(702) 또는 상기 제5수지층(6w)에서는, 상기 IC 칩(1)과 상기 기판(4)에 각각 접촉하는 부분 (703) 또는 상기 제4수지층(6v)보다도 상기 무기 충전제 양이 적든가, 또는 포함되어 있지 않으므로, 탄성률이 낮게 되고, 응력완화효과를 달성할 수 있다. 또한, 상기 IC 칩(1)과 상기 기판(4)에 각각 접촉하는 부분(703) 또는 상기 제4수지층(6v)의 절연성수지로서 IC 칩(1)과 기판(4)에 대한 밀착력이 높은 것을 선택해서 사용하면, 상기 IC 칩(1)에 접촉하는 부분(703) 또는 IC 칩(1)의 근방 부분의 상기 제4수지층(6v)에서는, IC 칩(1)의 선팽창계수에 될 수 있는 한 가깝게 되도록 무기 충전제(6f)의 배합량 또는 재료를 선택하는 한편, 상기 기판(4)에 접촉하는 부분 (703) 또는 기판(4)의 근방 부분의 상기 제4수지층(6v)에서는, 기판(4)의 선팽창계수에 될 수 있는 한 가깝게 되도록 무기 충전제(6f)의 배합량 또는 재료를 선택할 수 있다. 이 결과, 상기 IC 칩(1)에 접촉하는 부분(703) 또는 IC 칩(1)의 근방 부분의 상기 제4수지층(6v)과 IC 칩(1)과의 선팽창계수가 접근하므로, 양자의 사이에서의 박리가 발생하기 어렵게 되는 되는 동시에, 상기 기판(4)에 접촉하는 부분 (703) 또는 기판(4)의 근방부분의 상기 제4수지층(6v)과 기판(4)과의 선팽창계수가 접근하므로, 양자의 사이에서의 박리가 발생하기 어렵게 된다.
또한, 도 33A, B에 실선으로 나타내는 바와 같이, 상기 이방성 도전층(10)은, 상기 IC 칩(1) 또는 상기 기판(4)의 어느 한편에 접촉하는 부분 P1로부터 기타의 부분 P2를 향해서, 상기 무기 충전제 양을 서서히 또는 단계적으로 적어지도록 할 수도 있다.
그리고, 도 33C, D에 실선으로 나타내는 바와 같이, 상기 이방성 도전층(10)은, 상기 IC 칩(1) 및 상기 기판(4)에 각각 접촉하는 부분 P3, P4로부터 기타의 부분, 즉, IC 칩(1)과 상기 기판(4)과의 중간 부분 P5를 향해서, 상기 무기 충전제 양을 서서히 또는 단계적으로 많아지도록 할 수도 있다.
또한, 도 33E에 실선으로 나타내는 바와 같이, 상기 이방성 도전층(10)은, 상기 IC 칩(1) 및 상기 기판(4)에 각각 접촉하는 부분(도 28D의 변형예에서의 접촉부분(703)에 상당하는 부분)으로부터, 상기 IC 칩(1)과 상기 기판(4)과의 중간 부분(도 28D의 변형예에서의 중간 부분(702)에 상당하는 부분)을 향해서, 상기 무기 충전제 양을 서서히 적어지도록 할 수도 있다.
또한, 도 33F에 실선으로 나타내는 바와 같이, 상기 이방성 도전층(10)은, 상기 IC 칩(1)의 근방부분, 이어서, 상기 기판(4)의 근방부분, 이어서, 상기 IC 칩(1)의 근방부분과 상기 기판(4)의 근방부분과의 중간 부분의 순서로 상기 무기 충전제 양이 적도록 할 수도 있다. 그리고, 도 33F에서는, 상기 순서로 서서히 상기 무기 충전제 양이 변화하도록 예시하고 있지만, 이것에 한정되는 것은 아니고, 단계적으로 변화하도록 해도 좋다.
상기 도 33E, F의 변형예와 같이 하면, 상기 IC 칩(1)과 상기 기판(4)과의 중간 부분에서는, 상기 IC 칩(1) 및 상기 기판(4)에 각각 접촉하는 부분보다도 상기 무기 충전제 양이 적든가, 또는 포함되어 있지 않으므로, 탄성률이 낮게 되고, 응력완화효과를 달성할 수 있다. 또한, 상기 IC 칩(1) 및 상기 기판(4)에 각각 접촉하는 부분의 절연성수지로서 IC 칩(1)과 기판(4)에 대한 밀착력이 높은 것을 선택해서 사용하면, IC 칩(1)에 접촉하는 부분에서는, IC 칩(1)의 선팽창계수에 될 수 있는 한 가깝게 되도록 무기 충전제(6f)의 배합량 또는 재료를 선택하는 한편, 기판(4)에 접촉하는 부분에서는, 기판(4)의 선팽창계수에 될 수 있는 한 가깝게 되도록 무기 충전제(6f)의 배합량 또는 재료를 선택할 수 있다. 이러한 관점에서, 무기 충전제(6f)의 배합량을 결정하면, 통상은, 도 33F에 실선으로 나타내는 바와 같이, 상기 IC 칩(1)의 근방부분, 이어서, 상기 기판(4)의 근방부분, 이어서, 상기 IC 칩(1)의 근방부분과 상기 기판(4)의 근방부분과의 중간 부분의 순서로 상기 무기 충전제 양이 적어지게 된다. 이러한 구성으로 함으로써, IC 칩(1)에 접촉하는 부분과 IC 칩(1)과의 선팽창계수가 접근하므로, 양자의 사이에서의 박리가 발생하기 어려운 동시에, 기판(4)에 접촉하는 부분과 기판(4)과의 선팽창계수가 접근하므로, 양자의 사이에서의 박리가 발생하기 어렵게 된다.
도 33A~33F의 어느 경우에서도, 실용상, 상기 무기 충전제 양은 5~90wt%의 범위 내로 하는 것이 바람직하다. 5wt% 미만에서는 무기 충전제(6f)를 혼합하는 의미가 없는 한편, 90wt%를 초과하면, 접착력이 극도로 저하하는 동시에, 시트화하는 것이 곤란하게 되므로 바람직하지 않다.
또한, 상기와 같은 복수의 수지층(6x, 6y 또는 6x, 6y, 6z)으로 구성되는 다층구조의 막을 이방성 도전층으로서 사용하여 IC 칩(1)을 기판(4)에 열압착한 경우에는, 접합시의 열에 의해서 절연성수지(6m)가, 연화, 용융해서 상기 수지층이 혼합되므로, 최종적으로는, 각 수지층의 명확한 경계가 없게 되고, 도 33과 같이 경사진 무기 충전제 분포로 된다.
그리고, 상기 제14실시형태 또는 각 변형예에 있어서, 무기 충전제(6f)가 들어간 부분 또는 층을 갖는 이방성 도전층, 또는, 무기 충전제 분포가 경사진 이방성 도전층에 있어서, 상기 부분 또는 수지층에 따라서, 다른 절연성수지를 사용하는 것도 가능하다. 예로서, IC 칩(1)에 접촉하는 부분 또는 수지층에서는, IC 칩 표면에 사용되는 막 소재에 대해서 밀착성을 향상시키는 절연성수지를 사용하는 한편, 기판(4)에 접촉하는 부분 또는 수지층에서는, 기판표면의 재료에 대해서 밀착성을 향상시키는 절연성수지를 사용하는 것도 가능하다.
상기 제14실시형태 및 이것에 대한 상기 여러가지의 변형예에 의하면, IC 칩(1) 또는 상기 기판(4)과 이방성 도전층(10)과의 접합 계면(界面)에서는 무기 충전제(6f)가 존재하지 않든가 그 양이 적고, 절연성수지 본래의 접착성이 발휘되어서, 상기 접합 계면에서 접착성이 높은 절연성수지가 많게 되고, IC 칩(1) 또는 상기 기판(4)과 절연성수지(6m)와의 밀착강도를 향상시킬 수 있어서, IC 칩(1) 또는 상기 기판(4)과의 밀착성이 향상된다. 이에 따라서, 각종 신뢰성시험에서의 수명이 증가함과 동시에, 구부러짐에 대해서의 박리강도가 향상된다.
만일, 접착 그 자체에는 기여하지 않지만 선팽창계수를 낮추는 효과를 갖는 무기 충전제(6f)가 절연성수지(6m) 중에 균일하게 분산되어 있으면, 기판(4) 또는 IC 칩 표면에 무기 충전제(6f)가 접촉하고, 접착에 기여하는 접착제의 양이 감소하게 되어서, 접착성의 저하를 초래한다. 이 결과, 만일 IC 칩(1) 또는 기판(4)과 접착제의 사이에서 박리가 발생하면, 이곳으로부터 수분이 침입하고, IC 칩(1)의 전극의 부식 등의 원인이 된다. 또한, 박리부분으로부터 박리가 진행하면, IC 칩(1)과 기판(4)의 접합 그 자체가 불량이 되고, 전기적으로 접속불량이 된다.
이것에 대해서, 상기 제14실시형태 및 이것에 대한 상기 여러가지의 변형예에 의하면, 상기한 바와 같이, 무기 충전제(6f)에 의한 선팽창계수를 낮추는 효과를 갖게하면서 접착력을 향상시킬 수 있다. 이에 따라서, IC 칩(1) 및 기판(4)과의 밀착강도가 향상되고, 신뢰성이 향상된다.
또한, 무기 충전제(6f)가 적은 부분(700) 또는 수지층(6x)을 IC 칩측에 배치한 경우, 또는, IC 칩측에 있어서 무기 충전제 분포를 작게 한 경우에는, 해당 부분(700) 또는 수지층(6x)은, IC 칩 표면의 질화실리콘이나 산화규소로 구성되는 패시베이션(passivation) 막에 대해서 밀착력을 향상시킬 수 있다. 그리고, 이 들 IC 칩 표면에 사용되는 막 소재에 대해서 밀착성을 향상시키는 절연성수지를 적절하게 선택해서 사용하는 것도 가능하게 된다. 또한, IC 칩 근방에서의 탄성률을 낮춤으로써, 이방성 도전층의 일례인 밀봉 시트재료 내에서의 응력집중이 완화된다. 기판 (4)에 사용되는 재료가 세라믹과 같이 단단한(탄성률이 높은) 경우에는, 이러한 구조로 하면, 기판 근방에서의 밀봉 시트재료와의 탄성률, 선팽창계수가 정합(matching)하여, 또한, 적합하다.
한편, 무기 충전제(6f)가 적은 부분(700) 또는 수지층(6x)을 기판측에 배치한 경우에는, 또는, 기판측에 있어서 무기 충전제 분포를 작게 한 경우에는, 수지기판이나 플렉시블기판(FPC) 등과 같이 기판(4)에 굽힘이 가해지는 경우에 있어서, 기판(4)을 전자기기의 케이스에 조립해 넣는 경우에 굽힘 응력이 가해질 때, 기판 (4)과, 이방성 도전층의 일례인 밀봉시트와의 밀착강도를 향상시킬 목적으로 사용할 수 있다. IC 칩측의 표면층이 폴리이미드막으로 형성된 보호막으로 구성되는 경우에 있어서는, 일반적으로, 절연성수지의 밀착이 양호하고, 문제가 되지 않는 경우에 IC 칩(1)으로부터 기판(4)에 걸쳐서, 탄성률과 선팽창계수가 연속적 또는 단계적으로 변화함으로써, IC 칩측에서 밀봉 시트가 단단하고, 기판측에서는 부드러운 재료로 할 수 있다. 이에 따라서 밀봉 시트 내부에서의 응력발생이 작게 되므로 신뢰성이 향상된다.
또한, IC 칩측과 기판측의 양측에 무기 충전제(6f)가 적은 부분(700) 또는 수지층(6x, 6z)을 배치한 경우, 또는, IC 칩측과 기판측의 양측에 있어서 무기 충전제 분포를 작게 한 경우에는, 상기 IC 칩측과 기판측과의 2개의 경우를 양립시키는 것이고, IC 칩측 및 기판측의 양쪽에서의 밀착성을 향상시킬 수 있음과 동시에, 선팽창계수를 낮추어서 IC 칩(1)과 기판(4)의 양자를 신뢰성 높게 접속시킬 수 있다. 그리고, IC 칩측의 표면 재질 및 기판 재질에 따라서, 밀착성, 수지 습성 (濕性)이 더욱 양호한 절연성수지를 선택해서 사용할 수 있다. 또한, 이 무기 충전제(6f)의 양의 많고 적음의 경사(傾斜)는 자유롭게 변경할 수 있으므로, 무기 충전제(6f)가 적은 부분 또는 층을 극히 얇게 하거나 함으로써, 기판재료와의 정합이 가능하다.
(제15실시형태)
이어서, 본 발명의 제15실시형태에 있어서는, 상기 제8~14실시형태 및 이것들의 변형예에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에서 사용되는 이방성 도전층의 제조공정을 도 34, 도 35에 따라서 설명한다.
우선, 직접, 회로기판(4) 상에 이방성 도전층을 형성하는 경우에는, 회로기판(4)의 위에, 제1수지시트를 첩부하고, 그 위에 제2수지시트를 첩부한다. 이 때, 제1수지시트에 무기 충전제(6f)가 많은 경우는 도 28A 또는 도 30과 같이 되고, 역의 경우는 도 28B 또는 도 31과 같이 된다. 즉, 전자의 경우에는, 제1수지시트는 상기 무기 충전제(6f)가 많은 부분(701) 또는 제2수지층(6y)에 대응하는 수지시트이고, 후자의 경우에는, 상기 무기 충전제(6f)가 적은 부분(700) 또는 제1수지층 (6x)에 대응하는 수지시트로 된다.
그리고, 제2수지수트의 위에 또한 제3수지시트를 형성해서, 제1수지시트와 제3수지시트가, 무기 충전제(6f)가 적은 부분(700) 또는 제1수지층(6x)에 대응하는 경우에는 도 28C 또는 도 32A와 같이 된다.
또한, 이것을, 도 34, 도 35에 나타내는 바와 같이, 먼저 분리층 (separator)이라고 하는 베이스 필름(base film)(672) 위에서, 제1수지시트(673)와 제2수지시트(674)를 이 순서로(도 34, 도 35에는 이 경우만을 나타낸다), 또는 이것과는 반대로, 또는 추가로 제3수지시트를, 첩부해서 형성해도 좋다. 이 경우에는, 도 34, 도 35와 같이, 상하 1쌍의 가열 가능한 롤러(670, 270) 등에 의해 복수의 수지시트(673, 674)를, 필요에 따라서 가열하면서, 첩부해 간다. 이후, 형성된 수지시트체(671)를 소정 치수마다 절단하면, 도 28A~C, 도 29A~C, 도 30~32의 어느 하나에 나타내는 바와 같은 상기 이방성 도전막 시트(10)가 된다.
그리고, 또 다른 변형예로서, 이방성 도전막 시트(10)가 연속되는 이방성 도전막 시트체를 제작할 때에는, 용제에 용해된 에폭시 및 무기 충전제를 닥터블레이드법 등에 의해 분리층이라고 하는 베이스 필름 위에 도포한다. 이 용제를 건조시켜서 이방성 도전막 시트체가 제작된다.
이때, 일단, 무기 충전제(6f)의 농도가 낮든가, 또는, 무기 충전제(6f)가 들어가 있지 않은 액체상의 절연성수지를 제1층으로서 베이스 필름 상에 도포하고, 경우에 따라서는, 그 도포된 제1층의 건조를 실행한다. 건조하지 않는 경우에는, 무기 충전제(6f)가, 약간, 제1층에 제2층의 무기 충전제(6f)가 혼입해 들어가서, 도 33과 같이 무기 충전제 분포가, 경사진 구조로 된다.
상기 도포 형성된 제1층의 위에, 무기 충전제(6f)를 제1층보다도 많이 혼입한 액체상의 절연성수지를 도포해서 제2층으로 한다. 제2층을 건조함으로써, 베이스 필름 상에 제1층과 제2층이 형성된 2층 구조의 이방성 도전막 시트체가 형성된다. 이방성 도전막 시트체를 소정 치수마다 절단하면, 도 28A, 도 29A, 도 30에 나타내는 바와 같은 상기 이방성 도전막 시트(10)가 된다.
또한, 기판측에 무기 충전제(6f)가 적은 층을 배치하는 경우에는, 상기와는 역(逆) 공정, 즉, 베이스 필름 상에 제2층을 형성한 후, 제2층 위에 제1층을 형성하여, 2층 구조의 이방성 도전막 시트체를 형성할 수 있다. 이방성 도전막 시트체를 소정 치수마다 절단하면, 도 28B, 도 29B, 도 31에 나타내는 바와 같은 상기 이방성 도전막 시트(10)가 된다.
또한, 일단, 무기 충전제(6f)의 농도가 낮은, 또는, 무기 충전제(6f)가 들어가 있지 않은 절연성수지(6m)를 제1층으로서 도포 건조하고(생략되는 것도 있음), 제1층 위에 무기 충전제(6f)를 제1층보다도 많이 혼입한 절연성수지를 도포해서 제2층으로서 도포 건조하고(생략되는 것도 있음), 이 위에 무기 충전제 양이 제2층보다 적은 또는 없는 제3층을 도포한다. 이것을 건조함으로써, 베이스 필름 상에 제1층과 제2층과 제3층이 형성된 3층 구조의 이방성 도전막 시트체를 형성할 수 있다. 이방성 도전막 시트체를 소정 치수마다 절단하면, 도 28C, 도 29C, 도 32A에 나타내는 바와 같은 상기 이방성 도전막 시트(10)가 된다.
상기의, 회로기판(4) 상에서 이방성 도전층을 직접 형성하는 방법에 의하면, 상기 전자부품 유닛을 제조하는 측에서, 상기 이방성 도전층에 있어서, 전자부품에 최적인 재료의 수지를 선택해서 전자부품측에 배치하는 한편, 기판에 최적인 재료의 수지를 선택해서 기판측에 배치할 수 있어서, 수지의 선택 자유도를 높일 수 있다.
이것에 대해서, 이방성 도전막 시트체를 제조하는 방법에서는, 상기한 만큼 선택의 자유도는 없지만, 일괄해서 다수의 상기 이방성 도전막 시트(10)를 제조할 수 있어서, 제조효율이 좋고 또한 염가로 됨과 동시에, 첩부장치가 1대로 충분하게 된다.
상기한 바와 같이, 본 발명의 상기 각 실시형태에 의하면, 전자부품, 예로서, IC 칩과 회로기판을 접합하는 데에 종래에 필요했던 공정의 많은 것을 없앨 수 있어서, 생산성을 크게 향상시킬 수있다. 즉, 예로서, 종래예로서 기재한 스터드ㆍ범프ㆍ본딩이나 땜납 범프에 의한 접합에서는, 플립칩 접합한 후에 밀봉재를 주입해서 배치로(batch furnace)에 넣어서 경화할 필요가 있다. 이 밀봉재의 주입에는, 1개 당 수 분, 또한, 밀봉재의 경화에, 2시간부터 5시간을 필요로 한다. 스터드ㆍ범프ㆍ본딩 실장에 있어서는, 또한 그 전공정으로서, 범프에 Ag 페이스트를 전사해서, 이것을 기판에 탑재한 후, Ag 페이스트를 경화하는 공정이 필요하게 된다. 이 공정에는 2시간이 필요하다. 이것에 대해서, 상기 실시형태의 방법에서는, 상기 밀봉공정을 없앨 수 있어서, 생산성을 크게 향상시킬 수있다. 더욱이, 상기 실시형태에서는, 고체 또는 반고체의 절연성수지인 밀봉 시트 등을 사용함으로써, 예로서, 분자량이 큰 에폭시수지를 사용할 수 있게 되어서, 10~20초 정도의 단시간에 접합이 가능하게 되고, 접합시간의 단축을 도모할 수 있어서, 더욱 생산성을 향상시킬 수 있다. 또한 이하와 같은 효과를 달성할 수 있다.
(1) 범프 형성
범프를 도금으로 형성하는 방법(종래예 3)에서는, 전용 범프 형성공정을 반도체 메이커에서 실행할 필요가 있고, 한정된 메이커에서밖에 범프를 형성 할 수 없었다. 그러나, 본 발명의 상기 실시형태에 의하면, 와이어본딩 장치에 의해서, 범용 와이어본딩용의 IC 칩을 사용할 수 있고, IC 칩의 입수가 용이하게 된다. 즉, 범용 와이어본딩용의 IC 칩을 사용할 수 있는 이유는, 와이어본딩이면, Al 패드가 형성된 통상의 IC 패드 상에, 와이어본딩 장치나 범프본딩 장치를 사용하여 범프를 형성할 수 있기 때문이다. 한편, 범프를 도금으로 형성하는 방법(종래예 3)에 따라서 도금 범프를 형성하는 데에는, Al 패드 상에, Ti, Cu, Cr 등의 배리어 메탈 (barrier metal)을 형성한 후에 레지스트(resist)를 스핀코트(spin coat)법으로 도포하고, 노광해서 범프 형성부만 구멍을 뚫는다. 이것에 전기를 통전해서, 이 구멍 부분에 Au 등으로 구성되는 도금을 실행하여 형성한다. 따라서, 도금 범프를 형성하는 데에는, 대규모 도금장치나, 시안화합물 등 위험물의 폐액처리장치를 필요로 하므로, 통상의 조립공정을 실행하는 공장에서는 현실적으로는 실시불가능하다.
또한, 종래예 1의 방법에 비해서, 도전성 접착제의 전사라고 하는 불안정한 전사공정에서의 접착제의 전사량을 안정시키기 위한 범프 레벨링이 불필요하게 되고, 이러한 레벨링 공정용의 레벨링 장치가 불필요하게 된다. 그 이유는, 범프를 압압하면서 기판의 전극 상에서 눌러 찌부러뜨리므로, 미리 범프만을 레벨링해 둘 필요가 없기 때문이다.
또한, 상기 실시형태에 있어서, 이하와 같이 하면, 범프(103)를 회로기판(4)의 전극(5)에 어긋나게 실장된 경우에 있어서도, 신뢰성이 높은 접합을 달성할 수 있다. 즉, 범프(3)를 IC 칩(1) 상에 형성할 때에 와이어본딩과 동일하게 금선을 전기 스파크에 의해 금 볼(96a)로 형성한다. 이어서, 95a로서 나타내는 직경 φd-Bump의 볼(96a)을 형성하고, 이것을, 모따기 각 θc가 100°이하로 되는 캐필러리(193)의 93a로서 나타내는 모따기 직경 φD를 금 볼(96a)의 직경 d-Bump의 1/2로부터 3/4으로 하고, 캐필러리(193)의 금 볼(96a)과 접하는 부분에 평탄한 부위를 배치하지 않는 선단 형상을 갖는 캐필러리(193)로서, IC 칩(1)의 전극(2)에, 초음파 및 열압착에 의해서, 범프(103)를 형성한다. 상기 형상의 캐필러리(193)를 사용함으로써, 도 10B와 같은 선단이 대략 원추상인 범프(103)를 IC 칩(1)의 전극(2)에 형성할 수 있다. 상기 방법에 의해 형성한 범프(103)를 회로기판(4)의 전극(5)에 도 11C와 같이 치수 Z 만큼 어긋나게 실장된 경우에 있어서도, 범프(103)가 그 선단이 대략 원추형이므로, 범프(103)의 외경의 반(半)까지 어긋나 있는 경우에는, 범프(103)의 일부가 반드시 기판(4)의 전극(5)과 접촉될 수 있다. 종래의 범프(3)의 도 11D에서는, 범프(3)의 소위 대좌(臺座)(3g)의 폭 치수 d의 일부가 접촉하지만, 부분적으로 밖에 접촉하지 않는 불안정한 접합이 된다. 이것을 냉열충격시험이나 리플로를 실시한 경우에는, 상기 불안정한 접합상태의 접합부분이 오픈(open)된다. 본 발명에서는, 이러한 불안정한 접합이 없어지고, 생산 수율과 신뢰성이 높은 접합을 제공할 수 있다.
(2) IC 칩과 회로기판의 접합
종래예 2의 방법에 의하면, 접속저항은, 범프와 회로기판의 전극 사이에 존재하는 도전 입자의 수에 의존하지만, 본 발명의 상기 실시형태에서는, IC 칩측 전극과 기판측 전극과의 사이의 전기적 도통을 위해서 도전 입자를 양 전극간에 끼워넣을 필요가 없고, 독립된 공정으로서의 레벨링 공정에 있어서 범프(3)를 레벨링하지 않고 회로기판(4)의 전극(5)에 종래예 1, 2보다도 강한 하중(예로서, 1범프(3) 당 20gf 이상의 가압력)으로 눌러서 범프(3)와 전극(5)을 직접적으로 접합할 수 있으므로, 접속저항치가 재재하는 입자 수에 의존하지 않고, 안정적으로 접속저항치를 얻을 수 있다. 즉, 상기 도전 입자(10a)는, 범프(3)와 기판전극(5)과의 직접 접합에 있어서, 도전 입자(10a)가 범프(3)와 기판전극(5)과의 사이에 끼워진 경우에는, 기판측의 전극(5)과 IC 칩측의 범프(3)와의 사이에서의 접속저항치를 저하시킬 수 있는, 부가적 효과를 얻을 수 있는 것이다.
또한, 종래의 레벨링 공정에서는 기판전극과의 접합시의 범프 높이를 일정하게 조정하기 위해서 실행하지만, 본 발명의 상기 각 실시형태에서는 범프(3)의 눌러 찌부러뜨림을 전극(2 또는 5)에의 접합과 동시에 실행할 수 있으므로, 독립된 레벨링공정이 불필요할 뿐만 아니라, 접합시에 회로기판(4)의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합할 수 있으므로, 또는, 범프(3, 103)에 부착시킨 도전성 페이스트를 경화해서 접합시에 도전성 페이스트를 변형시킴으로써, 범프(3, 103)의 레벨링을 일체 불필요하게 하여, 접합시에 회로기판(4)의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합하므로, 뒤틀림이나 기복에 강하다.
그런데, 종래예 1에서는 10㎛/IC 칩(1개의 IC 칩 당 10㎛ 두께의 뒤틀림 치수 정밀도가 필요한 것을 의미한다), 종래예 2에서는 2㎛/IC 칩, 종래예 3에서도 1㎛/IC 칩(범프 높이 분산 ±1㎛ 이하)라고 하는 고정밀도의 기판(4)이나 범프(3, 103)의 균일화가 필요하고, 실제로는, LCD로 대표되는 유리기판이 사용되고 있다. 이것에 대해서, 본 발명의 상기 실시형태에 의하면, 접합시에 회로기판(4)의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합하므로, 뒤틀림이나 기복이 있는 평면도가 나쁜 기판, 예로서, 수지기판, 플렉시블 기판, 다층 세라믹기판 등을 사용할 수 있고, 더욱 저렴하고 범용성이 있는 IC 칩의 접합방법을 제공할 수 있다.
또한, IC 칩(1)과 회로기판(4)과의 사이의 열경화성수지(6m)의 체적을 IC 칩(1)과 회로기판(4)과의 사이의 공간의 체적보다 크게 하면, 이 공간으로부터 밀려나오도록 흘러나와서, 밀봉효과를 달성할 수 있다. 따라서, 종래예 1에서 필요로 하는 도전성 접착제로 IC 칩과 회로기판을 접합한 후에 IC 칩의 아래에 밀봉수지 피복(underfill coat)을 실행할 필요가 없고, 공정을 단축할 수 있다.
그리고, 무기 충전제(6f)를 열경화성수지(6m)에 그 5~90wt% 정도 배합함으로써, 열경화성수지의 탄성률, 열팽창계수를 기판(4)에 최적인 것으로 제어할 수 있다. 이에 추가하여, 통상의 도금 범프로 이것을 이용하면, 범프와 회로기판의 사이에 무기 충전제가 들어가고, 접합신뢰성이 낮아진다. 그러나, 본 발명의 상기 실시형태와 같이 스터드 범프(와이어본딩을 응용한 형성방법)를 이용하도록 하면, 접합개시 처음에 열경화성수지(6m) 중에 들어간 뾰족한 범프(3, 103)에 의해서, 무기 충전제(6f)를, 또한 따라서 열경화성수지(6m)를, 범프(3, 103)의 외측 방향으로 밀어냄으로써, 범프(3, 103)가 변형되어가는 과정에서 무기 충전제(6f)와 열경화성수지(6m)를 범프(3, 103)와 전극(5, 2)의 사이로부터 밀어내고, 불필요한 개재물을 존재시키지 않도록 할 수 있어서, 더욱 신뢰성을 향상시킬 수 있다.
이상, 본 발명에 의하면, 종래의 접합공법보다도 생산성 좋고, 저렴한 전자부품, 예로서, IC 칩과 회로기판의 접합방법 및 그 장치를 제공할 수 있다.
또한, 상기 제1실시형태에 있어서는, 레벨링을 하지 않는 도 1에 나타내는 바와 같은 범프(3) 이외에, 도 37A, B에 각각 나타내는 바와 같은 레벨링 완료된 스터드 범프(300, 301)를 갖는 IC 칩(1)과 회로기판(4)과의 사이에서의 접합에도 적용할 수 있다. 이 경우, 레벨링 공정은 필요하게 되지만, 밀봉 공정이 불필요하게 되는 등, 기타의 효과를 달성할 수 있다. 그리고, 상기 범프는 도금 또는 인쇄에 의해서, 외관이 도 37A, B에 대략 동일하게 형성된 범프를 사용할 수 있다. 예로서, IC 칩의 전극 상에 티탄이나 니켈이나 금을 이 순서로 도금해서 범프를 형성하거나, 알루미늄이나 니켈 등과 합성수지를 혼합한 페이스트를 IC 칩의 전극 상에 인쇄해서 건조 또는 경화시킴으로써, 폴리머 범프를 형성할 수도 있다. 특히, 레벨링한 범프나 도금 또는 인쇄에 의해 형성한 범프를 사용하는 경우, 범프의 변형량을 적게 하기 위해서, 만에 하나, 무기 충전제가 범프와 기판전극과의 사이에 끼워져서 범프와 기판전극과의 사이의 전기적 접속이 불안정하게 될 염려가 있지만, 범프와 기판전극과의 사이에 도전 입자(10a)도 끼워지게 되고, 이 도전 입자(10a)에 의해서 범프와 기판전극과의 사이의 도통을 확보할 수 있다.
상기한 바와 같이, 본 발명에 의하면, 전자부품과 회로기판을 접합하는 데에 종래에 필요했던 공정의 많은 것을 없앨 수 있어서, 생산성을 크게 향상시킬 수 있다.
또한 이하의 효과를 달성할 수 있다.
(1) 범프 형성
범프를 도금에 의해 형성하는 방법(종래예 3)에서는, 전용 범프 형성공정을 반도체 메이커에서 실행할 필요가 있고, 한정된 메이커에서밖에 범프를 형성을 할 수 없었다. 그러나, 본 발명에 의하면, 와이어본딩 장치에 의해서, 전자부품의 예로서의 범용 와이어본딩용의 IC 칩을 사용할 수 있고, IC 칩의 입수가 용이하게 된다.
또한, 종래예 1의 방법에 비해서, 도전성 접착제의 전사라고 하는 불안정한 전사공정에서의 접착제의 전사량을 안정시키기 위한 범프 레벨링이 불필요하게 되고, 이러한 레벨링 공정용의 레벨링 장치가 불필요하게 된다.
또한, 선단이 대략 원추상인 범프를 전자부품의 전극에 형성하면, 범프를 회로기판의 전극에 어긋나게 실장된 경우에 있어서도, 범프가 그 선단이 대략 원추형이므로, 범프의 외경의 반(半)까지 어긋나 있는 경우에는, 범프의 일부가 반드시 기판의 전극에 접촉될 수 있다. 종래의 범프에서는, 범프(3)의 소위 대좌(臺座)의 일부가 접촉하지만, 부분적으로 밖에 접촉하지 않는 불안정한 접합이 된다. 이것을 냉열충격시험이나 리플로를 실시한 경우에, 접합부분이 오픈(open)된다. 본 발명에서는, 이러한 불안정한 접합이 없어지고, 생산 수율과 신뢰성이 높은 접합을 제공할 수 있다.
(2) IC 칩과 회로기판의 접합
종래예 2의 방법에 의하면, 접속저항은, 범프와 회로기판의 전극 사이에 존재하는 도전 입자의 수에 의존하지만, 본 발명에서는, 전자부품측 전극과 기판측 전극과의 사이의 전기적 도통을 위해서 도전 입자를 양 전극간에 끼워넣을 필요가 없고, 독립된 공정으로서의 레벨링 공정에 있어서 범프를 레벨링하지 않고 회로기판의 전극에 종래예 1, 2보다도 강한 하중(예로서, 1범프 당 20gf 이상의 가압력)으로 눌러서 범프와 전극을 직접적으로 접합할 수 있으므로, 접속저항치가 재재하는 입자 수에 의존하지 않고, 안정적으로 접속저항치를 얻을 수 있다. 즉, 상기 도전 입자는, 범프와 기판전극과의 직접 접합에 있어서, 도전 입자가 범프와 기판전극과의 사이에 끼워진 경우에는, 기판측의 전극과 전자부품측의 범프와의 사이에서의 접속저항치를 저하시킬 수 있는, 부가적 효과를 달성할 수 있는 것이다.
또한, 종래의 레벨링 공정에서는 기판전극과의 접합시의 범프 높이를 일정하게 조정하기 위해서 실행하지만, 본 발명에서는 범프의 눌러 찌부러뜨림을 전극에의 접합과 동시에 실행할 수 있으므로, 독립된 레벨링공정이 불필요할 뿐만 아니라, 접합시에 회로기판의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합할 수 있으므로, 또는, 범프에 부착시킨 도전성 페이스트를 경화해서 접합시에 도전성 페이스트를 변형시킴으로써, 범프의 레벨링을 일체 불필요하게 하여, 접합시에 회로기판의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합하므로, 뒤틀림이나 기복에 강하다.
그런데, 종래예 1에서는 10㎛/IC 칩(1개의 IC 칩 당 10㎛ 두께의 뒤틀림 치수 정밀도가 필요한 것을 의미한다), 종래예 2에서는 2㎛/IC 칩, 종래예 3에서도 1㎛/IC 칩(범프 높이 분산 ±1㎛ 이하)라고 하는 고정밀도의 기판이나 범프의 균일화가 필요하고, 실제로는, LCD로 대표되는 유리기판이 사용된다. 이것에 대해서, 본 발명에 의하면, 접합시에 회로기판의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합할 수 있으므로, 뒤틀림이나 기복이 있는 평면도가 나쁜 기판, 예로서, 수지기판, 플렉시블 기판, 다층 세라믹기판 등을 사용할 수 있고, 더욱 저렴하고 범용성이 있는 IC 칩의 접합방법을 제공할 수 있다.
또한, 전자부품과 회로기판과의 사이의 절연성수지의 체적을 전자부품과 회로기판과의 사이의 공간의 체적보다 크게 하면, 이 공간으로부터 밀려나오도록 흘러나와서, 밀봉효과를 달성할 수 있다. 따라서, 종래예 1에서 필요로 하는 도전성 접착제에 의해 IC 칩과 회로기판을 접합한 후에 IC 칩의 아래에 밀봉수지 피복 (underfill coat)을 실행할 필요가 없고, 공정을 단축할 수 있다.
그리고, 무기 충전제를 절연성수지에 그 5~90wt% 정도 배합함으로써, 절연성수지의 탄성률, 열팽창계수를 기판에 최적인 것으로 제어할 수 있다. 이에 추가하여, 통상의 도금 범프에서 이것을 이용하면, 범프와 회로기판 사이에 무기 충전제가 들어가고, 접합신뢰성이 낮아진다. 그러나, 본 발명과 같이 스터드 범프(와이어본딩을 응용한 형성방법)를 이용하도록 하면, 접합개시 처음에 절연성수지 중에 들어간 뾰족한 범프에 의해서, 무기 충전제를, 또한 따라서 절연성수지를, 범프의 외측 방향으로 밀어냄으로써, 범프가 변형되어가는 과정에서 무기 충전제와 절연성수지를 범프와 전극의 사이로부터 밀어내고, 불필요한 개재물을 존재시키지 않도록 할 수 있어서, 더욱 신뢰성을 향상시킬 수 있다.
또한, 동일한 중량의 무기 충전제를 배합하는 경우에는, 평균 입경 3㎛ 이상의 큰 무기 충전제를 사용하던가, 복수의 다른 평균 입경을 갖는 무기 충전제를 사용하던가, 한 쪽의 무기 충전제의 평균 입경은, 다른 쪽의 무기 충전제의 평균 입경의 2배 이상 다르게 되어 있는 무기 충전제를 사용하던가, 적어도 2종류의 무기 충전제 중의 한 쪽의 무기 충전제는 3㎛을 초과하는 평균 입경을 갖고, 다른 쪽의 무기 충전제는 3㎛ 이하의 평균 입경을 갖는 무기 충전제를 사용하도록 하면, 무기 충전제의 주위에 있어서의 흡습량을 줄일 수 있고, 내습성을 향상시키는 것이 가능하게 됨과 동시에, 무기 충전제 양을 증가시킬 수 있어서, 필름화(고체화)하는 것이 용이하게 되는 것에 추가하여, 이방성 도전층, 예로서, 이방성 도전막 시트 또는 이방성 도전막 형성용 접착제의 선팽창계수를 저하시킬 수 있고, 더욱 장수명화시킬 수 있어서, 신뢰성을 향상시킬 수 있다.
또한, 평균 입경이 큰 한 쪽의 무기 충전제는 상기 절연성수지와 동일재료로 구성되도록 하면, 응력완화작용을 얻을 수 있으며, 또한, 평균 입경이 큰 한 쪽의 무기 충전제는 상기 절연성수지인 에폭시수지보다도 부드럽고, 상기 한 쪽의 무기 충전제가 압축되도록 하면, 응력완화작용을 얻게 할 수도 있다.
그리고, 전자부품 또는 상기 기판과 이방성 도전층과의 접합 계면에서는 무기 충전제가 존재하지 않든가 그 양을 적게 하면, 절연성수지 본래의 접착성이 발휘되어서, 상기 접합 계면에서 접착성이 높은 절연성수지가 많게 되고, 전자부품 또는 상기 기판과 절연성수지와의 밀착강도를 향상시킬 수 있어서, 무기 충전제에 의한 선팽창계수를 낮추는 효과를 갖게하면서, 전자부품 또는 상기 기판과의 밀착성이 향상된다. 이에 따라서, 각종 신뢰성 시험에서의 수명이 향상됨과 동시에, 구부러짐에 대해서의 박리강도가 향상된다.
또한, 상기 전자부품에 접촉하는 부분 또는 층에서는, 전자부품 표면에 사용되는 막 소재에 대해서 밀착성을 향상시키는 절연성수지를 사용하는 한편, 상기 기판에 접촉하는 부분 또는 층에서는, 기판표면의 재료에 대해서 밀착성을 향상시키는 절연성수지를 사용하도록 하면, 더욱 밀착성을 향상시킬 수 있다.
이상, 본 발명에 의하면, 회로기판과 전자부품을 접합한 후에, 전자부품과 기판의 사이에 흘려넣는 밀봉수지공정이나 범프의 높이를 일정하게 맞추는 범프 레벨링 공정을 필요로 하지 않고, 전자부품을 기판에 생산성 좋고 또한 고신뢰성으로서 접합하는 회로기판에의 전자부품의 실장방법 및 장치를 제공할 수 있다.
(제16실시형태)
이어서, 본 발명의 제16실시형태에 관한 전자부품, 예로서, IC 칩의 실장방법 및 그 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치의 일례로서의 회로기판에의 IC 칩의 실장방법 및 그 실장장치를 도 38A로부터 도 51을 참조하여 설명한다.
우선, 본 발명의 제16실시형태에 관한 회로기판에의 IC 칩의 실장방법을 도 38A~도 41C를 이용하여 설명한다. 도 38A의 전자부품의 일례인 IC 칩(1)에 있어서 IC 칩(1)의 알루미늄(Al) 패드(PAD) 전극(2)에 와이어본딩장치에 의해 도 40A~40F와 같은 동작에 의해서 범프(돌기 전극)(3)를 형성한다. 즉, 도 40A에서 홀더(holder)인 캐필러리(93)로부터 돌출한 와이어(95)의 하단에 볼(96)을 형성하고, 도 40B에서 와이어(95)를 지지하는 캐필러리(93)를 하강시켜서 볼(96)을 IC 칩(1)의 전극(2)에 접합하여 대략 범프(3)의 형상을 형성하고, 도 40C에서 와이어(95)를 하방으로 보내면서 캐필러리(93)의 상승을 개시하고, 도 40D에 나타낸 바와 같은 대략 구형(矩形)의 루프(99) 형상으로 캐필러리(93)를 이동시켜서 도 40E에 나타낸 바와 같이 범프(3)의 상부에 만곡부(98)를 형성하고, 잡아 떼어냄으로써 도 40F에 나타내는 바와 같은 범프(3)를 형성한다. 또는, 도 40B에서 와이어(95)를 캐필러리(93)에 의해 조여서, 캐필러리(93)를 상승시켜 상방으로 끌어올림으로써, 금속선, 예로서, 금 와이어(금선)(95)(또한 금속선의 예로서는, 주석, 알루미늄, 동, 또는 이 들 금속에 미량 원소를 함유시킨 합금 와이어 등이 있지만, 이하의 실시형태에서는 대표예로서 금 와이어(금선)로서 기재한다)를 잡아 떼어내어서, 도 40G와 같은 범프(3)의 형상을 형성하도록 해도 좋다. 이와 같이, IC 칩(1)의 각 전극(2)에 범프(3)를 형성한 상태를 도 38B에 나타낸다.
이어서, 도 38C에 나타내는 회로기판(4)의 전극(5) 상에, 도 38D에 나타낸 바와 같이, IC 칩(1)의 크기보다 약간 큰 치수로 절단된, 무기 충전제(6f)를 배합한 고체 또는 반고체의 절연성수지층의 일례로서의 절연성수지 시트, 예로서, 열경화성수지 시트(6)를 배치하고, 예로서, 80~120℃로 가열된 첩부 도구(7)에 의해서 예로서 5~10kgf/㎠ 정도의 압력으로 열경화성수지 시트(6)를 스테이지(109) 상(上)의 기판(4)의 전극(5)에 첩부한다. 이 다음에, 무기 충전제(6f)를 배합한 고체 또는 반고체의 열경화성수지 시트(6)의 도구(7) 측에 떼어낼 수 있게 배치된 분리층 (6a)을 벗겨냄으로써 기판(4)의 준비공정을 완료한다. 이 분리층(6a)은, 도구(7)에, 무기 충전제(6f)를 배합한 고체 또는 반고체의 열경화성수지 시트(6)가 첩부되는 것을 방지하기 위한 것이다. 그리고, 도 38G에, 도 38F의 G부분을 부분적으로 확대해서 나타낸 바와 같이, 열경화성수지 시트(6)는, 구상(球狀) 또는 파쇄(破碎) 실리카, 알루미나 등의 세라믹스 등, 무기계(無機係) 충전제(6f)를 절연성수지 (306m)에 분산시켜서 혼합하고, 이것을 닥터블레이드법(doctor blade coater) 등에 의해 평탄화하여 용제 성분을 기화시켜서 고체화한 것이 바람직하고, 또한 후공정인 리플로 공정에서의 고온에 견딜 수 있는 정도의 내열성(예로서, 240℃에 10초간 견딜 수 있는 정도의 내열성)을 갖는 것이 바람직하다. 상기 절연성수지는, 예로서, 절연성 열경화성수지(예로서, 에폭시수지, 페놀수지, 폴리이미드 등), 또는, 절연성 열가소성수지(예로서, 폴리페닐렌설파이드(PPS), 폴리카보네이트, 변성 폴리페닐렌옥사이드(PPO) 등), 또는 절연성 열경화성수지에 절연성 열가소성수지를 혼합한 것 등을 사용할 수 있지만, 여기서는, 대표예로서 절연성 열경화성수지로서 설명을 계속한다. 이 열경화성수지(306m)의 글라스 전이점(glass transition point)은 일반적으로 120~200℃ 정도이다. 또한, 열가소성수지만을 사용하는 경우에는, 최초는 가열해서 일단 연화(軟化)시킨 후에, 가열을 정지하여 자연냉각시킴으로써 경화(硬化)시키는 한편, 절연성 열경화성수지에 열가소성수지를 혼합한 것을 사용하는 경우에는, 열경화성수지 쪽이 지배적으로 기능을 하기 때문에, 열경화성수지만의 경우와 마찬가지로 가열함으로써 경화한다.
이어서, 도 38E 및 도 38F에 나타내는 바와 같이, 도 55의 전자부품 탑재장치(600)에 있어서, 부품지지부재(601)의 선단의 가열된 접합 도구(8)에 의해서, 상기 전(前) 공정에서 범프(3)가 전극(2) 상에 형성된 IC 칩(1)을 트레이(tray)(602)로부터 흡착지지하면서, 이 칩(1)을, 상기 전공정에서 준비되고 또한 스테이지(9) 상에 장착된 기판(4)에 대해서, IC 칩(1)의 전극(2)이 대응하는 기판(4)의 전극(5) 상에 위치하도록 위치맞춤한 후에, 상기 가열된 접합 도구(8)에 의해 IC 칩(1)을 기판 (4)에 압압한다. 이 위치맞춤은, 공지된 위치인식동작을 사용한다. 예로서, 도 56C에 나타내는 바와 같이, 기판(4)에 형성된 위치인식 마크(605) 또는 리드, 또는 랜드(land) 패턴을, 전자부품 탑재장치(600)의 기판인식용 카메라(604)에 의해 인식하여, 도 56D에 나타내는 바와 같이, 카메라(604)에서 취득한 화상(606)을 기본으로, 기판(4)의 스테이지(9) 상에서의 직교하는 XY 방향의 XY 좌표위치와, XY 좌표의 원점에 대한 회전위치를 인식해서 기판(4)의 위치를 인식한다. 한편, 도 56A에 나타내는 바와 같이, 접합 도구(8)에 흡착지지된 IC 칩(1)의 위치인식용 마크(608) 또는 회로 패턴을 IC 칩용 위치인식 카메라((603)에 의해 인식하여, 도 56B에 나타내는 바와 같이, 카메라(603)에서 취득한 화상(607)을 기본으로, IC 칩(1)의 상기 XY 방향의 XY 좌표위치와, XY 좌표의 원점에 대한 회전위치를 인식해서 IC 칩(1)의 위치를 인식한다. 그리고, 상기 기판(4)과 IC 칩(1)과의 위치인식 결과를 기본으로, 접합 도구(8) 또는 스테이지(9)를 이동시켜서, IC 칩(1)의 전극(2)이 대응하는 기판 (4)의 전극(5) 상에 위치하도록 위치를 맞춘 후에, 상기 가열된 접합 도구(8)에 의해 IC 칩(1)을 기판(4)에 압압한다.
이때, 범프(3)는, 그 두부(頭部)(3a)가, 기판(4)의 전극(5) 상에서 도 41A로터 도 41B에 나타내는 바와 같이 변형하면서 압착된다. 이 때, 도 39A로부터 도 39B에 나타내는 바와 같이, 열경화성수지(306m) 중의 무기 충전제(6f)는, 접합개시 처음에 열경화성수지(306m) 중에 들어간 뾰족한 범프(3)에 의해서, 범프(3) 외측 방향으로 밀어내어진다. 또한, 도 39C에 나타내는 바와 같이, 이 외측 방향으로의 밀어내는 작용에 의해서 범프(3)와 기판전극(5)의 사이에 무기 충전제(6f)가 들어가지 않음으로써, 접속저항치를 저하시키는 효과를 발휘한다. 이 때, 만일, 범프 (3)와 기판전극(5)의 사이에 무기 충전제(6f)가 다소 들어가 있다고 해도, 범프(3)와 기판전극(5)이 직접 접촉하고 있으므로, 문제는 전혀 없다.
이 때, IC 칩(1)을 통해서 범프(3)측에 인가하는 하중은, 범프(3)의 외경에 따라서 다르지만, 접혀 겹쳐지도록 되어 있는 범프(3)의 두부(3a)가, 반드시 도 41C와 같이 변형하는 정도의 하중을 인가하는 것이 필요하다. 이 하중은 최저로서 20(gf/1개 범프 당)을 필요로 한다. 즉, 도 52에는, 외경 80㎛인 범프의 경우의 저항치와 하중과의 관계의 그래프로부터 20(gf/1개 범프 당) 미만에서는 저항치 100mmΩ/범프 보다 크게 되어서 저항치가 너무 크게 되어서 실용상 문제가 있으므로, 20(gf/1개 범프 당) 이상인 것이 바람직한 것으로 나타나 있다. 또한, 도 53에는, 각각의 외경이 80㎛, 40㎛인 범프와 최저 하중과의 관계에 따라서 신뢰성이 높은 영역을 나타낸 그래프이다. 이것으로부터, 40㎛ 이상의 외경의 범프에서는 최저 하중은 25(gf/1개 범프 당) 이상인 것이 바람직하고, 40㎛ 미만의 외경의 범프에서는 최저 하중은 20(gf/1개 범프 당) 이상 정도가 신뢰성이 높은 것으로 추정된다. 또한, 금후, 리드의 피치(pitch)가 좁아지고 또한 범프 외경이 40㎛ 미만으로 작게 된 경우, 범프의 투영면적에 따라서, 그 2승(乘)에 비례해서 하중이 감소하는 경향이 있는 것으로 추정된다. 따라서, IC 칩(1)을 거쳐서 범프(3)측에 인가하는 최저 하중은, 최저로 20(gf/1개 범프 당)을 필요로 하는 것이 바람직하다. 상기 IC 칩(1)을 거쳐서 범프(3)측에 인가하는 하중의 상한은, IC 칩(1), 범프(3), 회로기판(4) 등이 손상되지 않는 정도로 한다. 경우에 따라서, 그 최대하중은, 150 (gf/1개 범프 당)을 초과하는 것도 있다. 또한, 도면에서, 참조부호 6s는, 열경화성수지 시트(6) 중에서 접합 도구(8)의 열에 의해서 용융한 용융중인 열경화성수지(306m)가 용융후에 열경화된 수지이다.
그리고, 세라믹 히터 또는 펄스 히터 등의 내장 히터(8a)에 의해서 가열된 접합 도구(8)에 의해서, 상기 전공정에서 범프(3)가 전극(2) 상에 형성된 IC 칩(1)을, 상기 전공정에서 준비된 기판(4)에 대해서 IC 칩(1)의 전극(2)이 대응하는 기판(4)의 전극(5) 상에, 도 38E에 나타내는 바와 같이, 위치하도록 위치를 맞추는 위치맞춤 공정과, 위치를 맞춘 후에 도 38F에 나타내는 바와 같이 압압 접합하는 공정을, 1개의 위치맞춤 겸 압압접합장치, 예로서, 도 38E의 위치맞춤 겸 압압접합장치에 의해 실행하도록 해도 좋다. 그러나, 별개의 장치, 예로서, 다수의 기판을 연속생산하는 경우에 있어서 위치맞춤 작업과 압압접합 작업을 동시적으로 실행함으로써 생산성을 향상시키기 위해서, 상기 위치맞춤 공정은 도 42B의 위치맞춤 장치에 의해 실행하고, 상기 압압접합 공정은 상기 도 42C의 접합장치에 의해 실행하도록 해도 좋다. 또한, 도 42C에서는, 생산성을 향상시키기 위한, 2개의 접합장치(8)를 나타내고 있고, 1매의 회로기판(4)의 2개소를 동시에 압압접합할 수 있도록 하고 있다.
회로기판(4)은, 세라믹 다층 기판, FPC, 유리섬유 직물 적층에폭시 기판(글라스에폭시 기판)이나, 유리섬유 직물 적층폴리이미드수지 기판, 또는 아라미드 부직포 에폭시 기판(예로서, 마츠시타전기산업주식회사제의 등록상표 알리브(ALIVH)로서 판매되고 있는 수지 다층기판) 등이 사용된다. 이 기판(4)은, 열이력(熱履歷)이나, 재단, 가공에 의해서 뒤틀림이나 기복(起伏)을 생기게 하고, 반드시 완전한 평면은 아니다. 그래서, 도 42A 및 도 42B에 나타내는 바와 같이, 예로서 약 10㎛ 이하로 조정되도록 평행도가 각각 관리된 접합 도구(8)와 스테이지(9)에 의해서, 접합 도구(8)측으로부터 스테이지(9)측을 향해서 열과 하중을 IC 칩(1)을 통해서 회로기판(4)에 국부적으로 인가함으로써, 그 인가된 부분의 회로기판(4)의 뒤틀림이 교정된다. 또한, IC 칩(1)은, 활성면의 중심이 오목하게 휘어져 있지만, 이것을 접합시에 1범프 당 20gf 이상의 강한 하중을 가압함으로써, 기판(4)과 IC 칩(1)의 양쪽의 뒤틀림이나 기복을 교정할 수 있다. 이 IC 칩(1)의 뒤틀림은, IC 칩(1)을 형성할 때, Si에 박막을 형성할 경우에 생기는 내부 응력에 의해서 발생하는 것이다. 범프의 변형량은 10~25㎛ 정도이고, 이 정도의 기판이 처음부터 갖고 있는 내층 동박으로부터 표면에 나타나는 기복의 영향에, 범프(3)의 변형으로 각각의 범프(3)가 적응함으로써 허용할 수 있게 된다.
삭제
이렇게 해서, 회로기판(4)의 뒤틀림이 교정된 상태에서, 예로서, 140~230℃의 열이 IC 칩(1)과 회로기판(4)과의 사이의 열경화성수지 시트(6)에 예로서 수 초~20초 정도 인가되어, 이 열경화성수지 시트(6)가 경화된다. 이 때, 최초는 열경화성수지 시트(6)를 구성하는 열경화성수지(306m)가 흘러서 IC 칩(1)의 모서리까지 밀봉한다. 또한, 수지이기 때문에, 가열되었을 때, 처음에는 자연히 연화하므로, 이렇게 모서리까지 흐르는 유동성이 생긴다. 열경화성수지(306m)의 체적은 IC 칩 (1)과 회로기판(4)과의 사이의 공간의 체적보다 크게 함으로써, 이 공간으로부터 불거져 나오도록 흘러나와서, 밀봉 효과를 얻을 수 있다. 이 후에, 가열된 도구 (8)가 상승함으로써, 가열원이 없어지게 되므로 IC 칩(1)과 열경화성수지 시트(6)의 온도가 급격하게 저하해서, 열경화성수지 시트(6)는 유동성을 잃고, 도 38F 및 도 41C에 나타내는 바와 같이, IC 칩(1)은, 경화된 열경화성수지(6s)에 의해서, 회로기판(4) 상에 고정된다. 또한, 회로기판(4)측을 스테이지(9)의 히터(9a) 등에 의해 가열해 두면, 접합 도구(8)의 온도를 더욱 낮게 설정할 수 있다.
(제17실시형태)
이어서, 본 발명의 제17실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 설명한다.
이 제17실시형태에 있어서는, 제16실시형태에 있어서, 열경화성수지 시트(6)에 배합하는 무기 충전제(6f)의 혼합 비율을 상기 절연성 열경화성수지, 예로서, 절연성 열경화성 에폭시수지(306m)의 5~90wt%로 하여, 더 한층 적합한 것으로 한 것이다. 5wt% 미만에서는 무기 충전제(6f)를 혼합하는 의미가 없는 한편, 90wt%를 초과하면, 접착력이 극도로 저하하는 동시에, 시트화(sheet化)하는 것이 곤란하게 되므로 바람직하지 않다. 일례로서, 높은 신뢰성을 유지시키는 관점에서, 수지 기판에서는 20~40wt%, 세라믹 기판에서는 40~70wt%가 바람직함과 동시에, 유리에폭시 기판에서는 20wt% 정도라도 시트 밀봉제의 선팽창계수를 매우 저하시킬 수 있고, 수지 기판에 있어서 효과가 있다. 또한, 체적 %로는, wt%의 대략 반의 비율, 또는 에폭시수지가 1에 대해서 실리카 약 2의 비중의 비율로 한다. 통상으로는, 열경화성수지(306m)를 시트화하는 경우의 제조상의 조건과 기판(4)의 탄성률, 및 최종적으로는 신뢰성 시험결과에 따라서, 이 무기 충전제(6f)의 혼합 비율이 결정된다.
상기한 바와 같은 혼합 비율의 무기 충전제(6f)를 열경화성수지 시트(6)에 배합함으로써, 열경화성수지 시트(6)의 열경화성수지(306m)의 탄성률을 증가시킬 수 있고, 열팽창계수를 저하시켜서 IC 칩(1)과 기판(4)의 접합 신뢰성을 향상시킬 수 있다. 또한, 기판(4)의 재료에 아울러서, 열경화성수지(306m)의 재료상수, 즉, 탄성률, 선팽창계수를 최적인 것으로 하도록, 무기 충전제(6f)의 혼합 비율을 결정할 수 있다. 또한, 무기 충전제(6f)의 혼합 비율이 증가함에 따라서, 탄성률은 크게 되지만, 선팽창계수는 작게 되는 경향이 있다.
제16실시형태 및 제17실시형태에 있어서는, 액체가 아니고 고체인 열경화성수지 시트(6)를 사용하기 때문에, 취급하기 쉬움과 더불어, 액체 성분이 없으므로 고분자로 형성할 수 있고, 글라스 전이점이 높은 것을 형성하기 쉽다고 하는 이점이 있다.
또한, 도 38A 내지 도 38G, 및 도 39A 내지 도 39C, 후에 설명하는 도 43 및 도 44에서는, 절연성수지층의 일례로서의 열경화성수지 시트(6) 또는 열경화성접착제(306b)를 회로기판(4)측에 형성하는 것에 대해서 설명했지만, 이것에 한정되는 것은 아니고, 도 51A 또는 도 51B에 나타내는 바와 같이, IC 칩(1)측에 형성한 후에, 기판(4)에 접합하도록 해도 좋다. 이 경우, 특히, 열경화성수지 시트(6)의 경우에는, 열경화성수지 시트(6)의 회로기판측에, 떼어낼 수 있게 배치된 분리층 (6a)과 함께, 스테이지(201) 위의 고무 등의 탄성체(117)에 흡착 노즐 등의 지지부재(200)에 의해서 지지된 IC 칩(1)을 눌러붙여서, 범프(3)의 형상을 따라서 열경화성수지 시트(6)가 IC 칩(1)에 첩부되도록 해도 좋다.
(제18실시형태)
이어서, 본 발명의 제18실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 43A~도 43C 및 도 44A~도 44F를 이용하여 설명한다.
이 제18실시형태에서는, 제16실시형태에 있어서, 열경화성수지 시트(6)를 기판(4)에 첩부하는 대신에, 도 43A 및 도 44A, D에 나타내는 바와 같이, 절연성수지층의 일례로서의 액체상의 열경화성접착제(306b)를 회로기판(4) 상에, 디스펜서 (502) 등에 의한 도포, 또는 인쇄, 또는 전사하도록 한 후에, 반고체상태, 소위 B 스테이지 상태까지 고화(固化)하고, 그 후에, 상기 제1 또는 제17실시형태와 마찬가지로, 상기 IC 칩(1)을 상기 기판(4)에 탑재한다.
상세하게는, 도 43A에 나타내는 바와 같이, 액체상의 열경화성접착제(306b)를 회로기판(4) 상에, 도 44A에 나타내는 바와 같은 공기압에 의해 토출량이 제어되면서 기판 평면상에서 직교하는 2 방향으로 이동가능한 디스펜서(502) 등에 의해 도포, 또는 인쇄, 또는 전사한다. 이어서, 도 43B와 같이, 히터(78a)를 내장한 도구(78)에 의해, 열과 압력을 인가하여 균일화하면서, 도 43C와 같이, 반고체상태, 소위 B 스테이지 상태까지 고화한다.
또는, 액체상의 열경화성접착제(306b)의 점성이 낮은 경우에는, 도 44A에 나타내는 바와 같이, 디스펜서(502)에 의해 기판(4) 상의 소정의 위치에 액체인 열경화성접착제(306b)를 도포한 후, 열경화성접착제(306b)의 점성이 낮으므로 자연히 기판상에서 퍼지고, 도 44B에 나타내는 바와 같은 상태로 된다. 그 후, 도 44C에 나타내는 바와 같이, 컨베이어 등의 반송장치(505)에 의해서 상기 기판(4)을 로(爐)(503) 내에 넣어서, 로(503)의 히터(504)에 의해 상기 도포된 절연성수지인 액체상 열경화성접착제(306b)를 경화시킴으로써, 반고체화, 즉, 소위 B 스테이지 상태까지 고화한다.
한편, 액체상의 열경화성접착제(306b)의 점성이 높은 경우에는, 도 44D에 나타내는 바와 같이, 디스펜서(502)에 의해 기판(4) 상의 소정의 위치에 액체인 열경화성접착제(306b)를 도포한 후, 열경화성접착제(306b)의 점성이 높으므로 자연히 기판상에서 퍼지지 않으므로, 도 44E, F에 나타내는 바와 같이, 스퀴지(506)에 의해 평탄하게 펼친다. 그 후, 도 44C에 나타내는 바와 같이, 컨베이어 등의 반송장치(505)에 의해서 상기 기판(4)을 로(503) 내에 넣어서, 로(503)의 히터(504)에 의해 상기 도포된 절연성수지인 액체상 열경화성접착제(306b)를 경화시킴으로써, 반고체화, 즉, 소위 B 스테이지 상태까지 고화한다.
이와 같이, 열경화성접착제(306b)를 반고체화할 때에는, 열경화성접착제 (306b) 중의 열경화성수지의 특성에 따라서 차는 있지만, 이 열경화성수지의 글라스 전이점의 30~80%의 온도인 80~130℃에서 압압한다. 통상은, 열경화성수지의 글라스 전이점의 30% 정도의 온도에서 실행한다. 이와 같이, 열경화성수지의 글라스 전이점의 30~80%로 하는 이유는, 도 54의 수지 시트의 가열온도와 반응률과의 그래프에서, 80~130℃의 범위내이면, 아직도, 후공정에서 또한 반응하는 범위를 충분히 남길 수 있다. 환언하면, 80~130℃의 범위내의 온도이면, 시간에도 따르지만, 절연성수지 예로서 에폭시수지의 반응률을 10~50% 정도로 억제할 수 있으므로, 후공정의 IC 칩 압착시의 접합에 문제가 발생하지 않는다. 즉, IC 칩 압착시에 압압할 때에 소정의 압압량을 확보할 수 있고, 눌러서 잘라지지 않는 문제가 발생하기 어렵다. 또한, 반응을 억제하여 용제분만을 기화시킴으로써, 반고체화하는 수도 있다.
상기 열경화성접착제(306b)를 상기한 바와 같이, 반고체화시킨 후, 기판(4)에 복수의 IC 칩(1)을 장착하는 경우에는, 기판(4)의 복수의 IC 칩(1)을 장착하는 복수의 개소에서 상기 열경화성접착제(306b)의 상기 반고체화공정을 전처리 공정으로서 미리 실행하고, 이와 같이 전처리된 기판(4)을 공급해서 공급된 기판(4)에 복수의 IC 칩(1)을 상기 복수의 개소에 접합함으로써 더욱 생산성이 높아진다. 이 후의 공정에서는, 열경화성접착제(306b)를 사용하는 경우에도, 기본적으로는, 상기한 제1 또는 제17실시형태의 열경화성수지 시트(6)를 사용하는 공정에 동일한 공정을 실행한다. 상기 반고정화공정을 추가함으로써, 액체인 열경화성접착제(306b)를 열경화성수지 시트(6)와 동일하게 사용할 수 있고, 고체이므로 취급하기 쉬움과 더불어, 액체 성분이 없으므로 고분자로서 형성할 수 있으며, 글라스 전이점이 높은 것을 형성하기 쉽다고 하는 이점이 있다. 이와 같이 유동성이 있는 열경화성접착제 (306b)를 사용하는 경우에는, 고체인 열경화성수지 시트(6)를 사용하는 경우와 비교해서, 기판(4)의 임의의 위치에 임의의 크기로 도포, 인쇄, 또는 전사할 수 있는 이점도 아울러 갖는다.
(제19실시형태)
이어서, 본 발명의 제19실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 57을 이용하여 설명한다. 제19실시형태가 제16실시형태와 상이한 점은, IC 칩(1)을 기판(4)에 접합할 때, 하중에 추가하여 초음파도 인가해서, 범프(3)를 레벨링하지 않고, 필요에 따라서 20gf 이하의 하중으로 압압하여, 범프 형성시 잡아 떼어냄에 의해서 발생한 상기 범프(3)의 선단(先端)의 네크 부분의 붕괴에 의한 인접 범프 또는 전극과의 단락을 방지하도록 범프 선단을 가지런히 한 후, IC 칩(1)과 위치를 맞추어서 IC 칩(1)을 기판(4)에 탑재하여, 금속 범프(3)를 기판측의 전극표면의 금속과 초음파 병용 열압착하는 것이다. IC 칩(1)을 기판(4)에 접합하는 상태는, 앞의 실시형태에서의 도 39 및 도 43 등과 동일하다.
이 제19실시형태에서는, 절연성 열경화성수지(306m)에 무기 충전제(6f)를 배합한 고체의 열경화성수지 시트(6) 또는 액체인 열경화성접착제(306b)를 상기한 바와 같이 반고체화시킨 것을 기판(4)에 첩부하고, 또는 열경화성수지를 포함하는 열경화성접착제(306b)를 기판(4)에 도포하여 반고체화시킨 후, 회로기판(4)의 전극 (5)과 전자부품(1)의 전극(2)에 와이어본딩과 동일하게 도 40A~도 43F와 같은 동작에 의해서 금선(95)의 선단에 전기 스파크에 의해 볼(96)을 형성하고, 이 볼(96)을 캐필러리(93)에 의해 기판전극(5)에 초음파 열압착해서 형성된 범프(3)를, 레벨링하지 않고, IC 칩(1)과 위치맞춤하여 IC 칩(1)을 기판(4)에 탑재한다. 여기서, 상기 「액체인 열경화성접착제(306b)를 상기한 바와 같이 반고체화시킨 것」이라는 것은, 제18실시형태에서 설명한 바와 같은, 액체인 열경화성접착제(306b)를 반고체화한 것이고, B 스테이지화한 것과 거의 동일한 것이다. 이것을 사용함으로써, 시트 밀봉재료나 ACF(이방성 도전막)보다도 염가인 재료를 이용할 수 있다. 이 때, 도 57에 나타내는 초음파 인가장치(620)에 있어서, 내장 히터(622)에 의해서 미리 가열된 접합 도구(628)에 의해, 이 접합 도구(628)에 흡착된 IC 칩(1)의 상면으로부터 에어실린더(625)에 의한 하중과, 압전소자와 같은 초음파 발생소자(623)에 의해서 발생되어서 초음파 호온(624)을 통해서 인가되는 초음파를 작용시켜서 금 범프(3)의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 하면서 금 범프(3)와, 기판측의 금 도금을 금속접합한다. 이어서, IC 칩(1)의 상면, 또는/및 기판측으로부터 가열하면서, 상기 IC 칩(1)을 상기 회로기판(4)에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판(4)의 뒤틀림의 교정과, 범프(3)를 눌러 찌부러뜨리면서, 상기 IC 칩(1)과 상기 회로기판(4)의 사이에 개재하는 상기 열경화성수지 시트(6) 또는 열경화성접착제(306b)를 상기 열에 의해 경화해서, 상기 IC 칩(1)과 상기 회로기판 (4)을 접합하여 양 전극(2, 5)을 전기적으로 접속한다.
또한, 1범프 당 20gf 이상의 가압력을 필요로 하는 이유는, 이와 같이 초음파를 이용한 접합에 의해서도 마찰열이 발생하기 어렵게 되어서, 접합할 수 없게 되기 때문이다. 금과 금을 접합하는 경우에 있어서도, 어느 일정한 하중으로 범프를 눌러붙여서, 이것에 초음파를 인가함으로써 마찰열이 발생하여 금속끼리 접합된다. 따라서, 이 경우에도 범프를 압압하는 정도의 일정 하중, 즉, 1범프 당 20gf 이상의 가압력이 필요하게 된다. 가압력의 일례로서는 1범프 당 50gf 이상으로 한다.
상기 제19실시형태에 의하면, 금속 범프(3)와 기판(4)의 금속 도금이 금속확산접합되므로, 범프 부분에서의 강도를 보다 높게 하고 싶은 경우나, 접속저항치를 또한 낮게 하고 싶은 경우에 적합하다.
(제20실시형태)
이어서, 본 발명의 제20실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 45A~도 45C 및 도 46A~도 46C를 이용하여 설명한다. 제20실시형태는, 제16실시형태와는 밀봉공정을 생략할 수 있는 점이 상이하다.
상기와 같이, IC 칩(1) 상의 전극(2)에 돌기전극(범프)(3)을 형성해 두고, 회로기판(4)에는, 도 45B, 도 45C, 도46A, 및 도58에 나타내는 바와 같이, IC 칩(1)의 복수의 전극(2)의 내단(內端) 테두리를 연결한 대략 구형(矩形)의 외형 치수 OL보다 작은 형상 치수의 구형 시트상의 열경화성수지 시트(6) 또는 열경화성접착제(306b)를, 회로기판(4)의 전극(5)을 연결한 중심부분에 첩부 또는 도포하여 둔다. 이 때, 시트상의 열경화성수지 시트(6) 또는 열경화성접착제(306b)의 두께는, 그 체적이 IC 칩(1)과 기판(4)과의 간극(間隙)보다 크게 되도록 한다. 또한, 도 58의 첩부장치(640)에 의해서, 되감기 롤(roll)(644)로부터 되감겨져서 감기 롤(643)에 감기는 구형 시트상의 열경화성 수지 시트(656)를, 그 절단 부위(657)가 미리 들어가 있는 부분에서, 상하의 절단기(641)에 의해, IC 칩(1)의 복수의 전극(2)의 내단 테두리를 연결한 대략 구형의 외형 치수 OL보다 작은 형상 치수로 절단한다. 절단된 구형 시트상의 열경화성수지 시트(6)는, 내장 히터(646)에 의해 미리 가열된 첩부 헤드(642)에서 흡착 지지되어서, 상기 회로기판(4)의 전극(5)을 연결한 중심부분에 첩부된다. 이어서, 범프(3)와 회로기판(5)의 전극(5)을 위치맞춤해서, 도 45A, 및 도 46B에 나타내는 바와 같이, 히터(8a)에 의해서 가열된 접합 도구(8)에 의해 IC 칩(1)을 회로기판(4)에 가압압압해서, 기판(4)의 뒤틀림의 교정을 동시에 실행하면서, IC 칩(1)과 회로기판(4)의 사이에 개재하는 열경화성수지 시트(6) 또는 열경화성접착제(306b)를 경화한다. 이 때, 열경화성수지 시트(6) 또는 열경화성접착제(306b)는, 접합 도구(8)로부터 IC 칩(1)을 통해서 인가된 열에 의해서 상기한 바와 같이 연화되고, 도 46C와 같이 첩부된 또는 도포된 위치로부터 가압되어서 외측을 향하여 흘러 나간다. 이 유출된 열경화성수지 시트(6) 또는 열경화성접착제(306b)가 밀봉재료(underfill)로 되고, 범프(3)와 전극(5)과의 접합 신뢰성을 현저하게 향상시킨다. 또한, 어느 일정시간에 달하면, 상기 열경화성수지 시트(6) 또는 열경화성접착제(306b)에서는 서서히 경화가 진행하고, 최종적으로는 경화한 수지(6s)에 의해 IC 칩(1)과 회로기판(4)을 접합하는 것이 된다. IC 칩(1)을 압압하는 접합 도구(8)를 상승시킴으로써, IC 칩(1)과 회로기판(4)의 전극(5)의 접합을 완료한다. 엄밀하게 말하면, 열경화의 경우에는, 열경화성수지의 반응은 가열하고 있는 사이에 진행하고, 접합 도구(8)가 상승함과 동시에 유동성의 거의 없게 된다. 상기의 방법에 의하면, 접합전에는 열경화성수지 시트(6) 또는 열경화성접착제(306b)가 전극(5)을 피복하고 있지 않으므로, 접합할 때에 범프(3)가 전극(5)에 직접 접촉하고, 전극(5)의 아래에 열경화성수지 시트(6) 또는 열경화성접착제(306b)가 들어가지 않으며, 범프(3)와 전극(5)과의 사이에서의 접속저항치를 낮게 할 수 있다. 또한, 회로기판측을 가열해두면, 접합 헤드(8)의 온도를 더욱 낮게 할 수 있다. 이 방법을 상기 제18실시형태에 적용하면 금 범프와 회로기판의 금 전극(예로서, 동이나 텅스텐에 니켈, 금 도금한 것)과의 접합을 더욱 용이하게 실행할 수 있다.
(제21실시형태)
이어서, 제21실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 47~도 48을 이용하여 설명한다. 제21실시형태에 있어서는, 제16실시형태와 다른 점은, 범프(103)를 회로기판(4)의 전극(5)에 어긋나게 실장한 경우에 있어서도, 신뢰성이 높은 접합을 달성할 수도 있는 점이다.
제21실시형태에 있어서는, 도 47A에 나타내는 바와 같이, 범프(3)를 IC 칩 (1) 상에 형성할 때에 와이어본딩과 동일하게 금선(95)을 전기 스파크에 의해 금 볼(96)로 형성한다. 이어서, 전기 스파크할 때의 시간에 의해 볼의 크기를 조정하면서, 95a로서 나타내는 직경 φd-Bump의 볼(96a)을 형성하고, 이렇게 형성된 직경 φd-Bump의 볼(96a)을, 전기 스파크를 발생시키기 위한 시간 또는 전압의 파라미터를 제어해서, 모따기 각 θc가 100°이하의 캐필러리(193)의 93a로서 나타내는 모따기 직경 φD가 금 볼 직경 d-Bump의 1/2로부터 3/4으로 되도록 볼(96a)을 성형하고, 도 47C에 나타내는 바와 같이, 캐필러리(93)의 금 볼과 접하는 부분에 평탄한 부위(93b)를 배치하여 도 47D에 나타내는 바와 같은 범프(3)를 형성하지 않고, 도 47A에 나타내는 바와 같이, 캐필러리(193)의 금 볼(96a)과 접하는 부분에 평탄한 부위를 배치하지 않는 선단 부위(193a)를 갖는 선단 형상을 한 캐필러리(193)에 의해, IC 칩(1)의 전극(2)에, 초음파 열압착에 의해서, 도 47B에 나타내는 바와 같은 범프(103)를 형성한다. 상기 선단 형상의 캐필러리(193)를 사용함으로써, 도 47B와 같은 선단이 대략 원추상(圓錐狀)인 범프(103)를 IC 칩(1)의 전극(2)에 형성할 수 있다. 상기 방법에 의해 형성한 선단이 대략 원추상인 범프(103)를 회로기판(4)의 전극(5)에 도 48C와 같이 어긋나게 실장된 경우에 있어서도, 범프(103)가 그 선단이 대략 원추형이므로, 범프(103)의 외경의 반(半)까지 어긋나 있는 경우에는, 범프(103)의 일부가 반드시 기판(4)의 전극(5)에 접촉될 수 있다.
이것에 대해서, 도 48D에 나타내는 바와 같은 범프(3)에 의해서는, 범프(3)를 회로기판(4)의 전극(5)에 도 48C와 같이 치수 Z만큼 어긋나게 실장한 경우에는, 도 48E에 나타내는 바와 같이, 폭 치수 d인 소위 대좌(臺座)(3g)의 일부가 전극(5)에 접촉하지만, 부분적으로 밖에 접촉하지 않고, 접촉상태가 불안정한 접합이 된다. 이러한 불안정한 접합상태대로는, 이러한 기판(4)을 냉열충격시험이나 리플로를 실시한 경우에는, 상기 불안정한 접합상태의 접합이 오픈(open) 즉, 접합불량이 되어버리는 가능성이 있었다. 이것에 대해서, 상기 제21실시형태에서는, 도 48C와 같이 선단이 대략 원추상의 범프(103)가 회로기판(4)의 전극(5)에 대해서 치수 Z만큼 어긋나게 실장된 경우에 있어서도, 범프(103)가 원추형이므로, 범프(103)의 외경의 반(半)까지 어긋나 있는 경우에는, 범프(103)의 일부가 반드시 기판(4)의 전극(5)에 접촉될 수 있고, 냉열충격시험이나 리플로를 실시한 경우에도 접합불량이 되는 것을 방지할 수 있다.
(제22실시형태)
이어서, 제22실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 49~도 50을 이용하여 설명한다. 이 제22실시형태에서는, 제16실시형태에 있어서, 회로기판(4)에의 IC 칩(1)의 접합후에 열경화성수지의 경화시에 IC 칩(1)과 회로기판(4)의 응력을 완화할 수 있도록 한 것이다.
제22실시형태에 있어서는, 절연성 열경화성수지(306m)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 열경화성수지 시트(6) 또는 열경화성접착제(306b)를 개재시키면서, IC 칩(1)의 전극(2)에 상기 와이어본딩에 의해서 형성된 범프(3)를, 레벨링하지 않고, 회로기판(4)의 전극(5)과 위치맞춤을 실행한다. 예로서, 230℃ 정도의 일정온도로 가열된 도구(8)에 의해 IC 칩(1)을 그 이면으로부터 가열하면서, 상기 IC 칩(1)을 상기 회로기판(4)에 1범프 당 세라믹 기판의 경우에는 압력 P1=80gf 이상의 가압력으로 압압하고, 상기 기판(4)의 뒤틀림의 교정을 실행하면서, 상기 IC 칩(1)과 상기 회로기판(4)의 사이에 개재하는 상기 열경화성수지 시트 (6) 또는 열경화성접착제(306b)를 상기 열에 의해 경화한다. 이어서, 일정시간 t1후, 즉, 전체 시간을 예로서 20초로 하면, 재료의 반응률에 따라서 변화하지만, 그 1/4이든가 1/2인 5초~10초후에, 환언하면, 재료의 반응률이 90%에 달하기 전에, 상기 압력 P1보다 낮은 압력 P2까지 낮추어서 열경화성접착제(306b)의 경화시의 응력을 완화하고, 상기 IC 칩(1)과 상기 회로기판(4)을 접합해서 양 전극(2, 5)을 전기적으로 접속한다. 적합하게는, 범프가 변형하는 데에는 최저한 20gf 정도는 필요하기 때문에, 즉, 범프의 변형 및 적응에 필요한 압력을 얻음과 동시에 여분의 수지를 IC 칩(1)과 기판(4)과의 사이로부터 밀어내기 위해서, 상기 압력 P1은 20gf/범프 이상인 한편, 범프의 변형 등의 이전에, 수지 내부에 편재(偏在)한 경화 변형을 제거하기 위해서, 압력 P2는 20gf/범프 미만으로 함으로써, 신뢰성이 더욱 향상된다. 그 이유는 상세하게는 이하와 같다. 즉, 도 49C에 나타내는 바와 같이, 열경화성수지 시트(6) 또는 열경화성접착제(306b) 중의 열경화성수지의 응력분포는 압착시에 IC 칩(1)과 기판(4)측에서 크게 되어 있다.
이대로는, 신뢰성시험이나 통상의 장기 사용으로 반복피로가 부여되면, IC 칩(1) 또는 기판(4)측에서 열경화성수지 시트(6) 또는 열경화성접착제(306b) 중의 열경화성수지가 응력에 견딜 수 없어서 박리(剝離)되는 수가 있다. 이러한 상태가 되면, IC 칩(1)과 회로기판(4)의 접착력이 충분하지 않게 되고, 접합부가 오픈 (open)되게 된다. 그래서, 도 50과 같이, 더욱 높은 압력 P1과 더욱 낮은 압력 P2의 2단계의 압력 프로파일(profile)을 사용함으로써, 열경화성접착제(306b)의 경화시에 상기 압력 P1보다 낮은 압력 P2까지 낮출 수 있어서, 도 49D와 같이, 압력 P2의 경우에 수지 내부에 편재된 경화 변형을 제거해서 IC 칩(1)과 회로기판(4)의 응력을 완화하는(환언하면, 응력의 집중 정도를 줄이는) 것이 가능하고, 그 후에, 상기 압력 P1까지 올림으로써, 범프의 변형 및 적응에 필요한 압력을 얻음과 동시에 여분의 수지를 IC 칩(1)과 기판(4)과의 사이로부터 밀어낼 수 있어서, 신뢰성이 향상된다.
그리고, 상기 「IC 칩(1)과 회로기판(4)의 접착력」이라는 것은, IC 칩(1)과 기판(4)을 들러붙게하는 힘인 것을 의미한다. 이것은, 접착제에 의한 접착력과, 접착제를 경화했을 때의 경화수축력과, Z 방향의 수축력(예로서, 180℃로 가열되어 있는 접착제가 상온으로 복귀할 때에 수축할 때의 수축력)의 이들 3개의 힘에 의해서, IC(1)와 기판(4)과는 접합되어 있다.
(제23실시형태)
이어서, 제23실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 49~도 50을 이용하여 설명한다. 이 제23실시형태에서는, 상기 각 실시형태에 있어서, 상기 절연성수지(306m)에 배합하는 상기 무기 충전제(6f)의 평균 입경이 3㎛ 이상이도록 한 것이다. 단, 상기 무기 충전제(6f)의 최대 평균 입경은, IC 칩(1)과 기판(4)과의 접합후의 간극 치수를 초과하지 않는 크기로 한다.
만일, 무기 충전제(6f)를 절연성수지(306m)에 배합할 때에, 평균 입경이 3㎛ 미만의 미세한 입자를 무기 충전제(6f)로서 사용하면, 이들 입자의 표면적 자체가 전체로서 크게 되고, 평균 입경이 3㎛ 미만의 미세한 입자인 무기 충전제(6f)의 주위에서 흡습하는 수가 있고, IC 칩(1)과 기판(4)과의 접합에 있어서 바람직하지 않다.
따라서, 동일한 중량의 무기 충전제(6f)를 배합하는 경우에는, 평균 입경이 3㎛ 이상의 큰 무기 충전제(6f)를 사용함으로써, 무기 충전제(6f)의 주위에 있어서의 흡습량을 줄일 수 있고, 내습성을 향상시키는 것이 가능하게 된다. 또한, 일반적으로, 평균 입경(환언하면, 평균 입도)이 큰 무기 충전제 쪽이 염가이므로, 비용적으로도 바람직하다. 그리고, 도 59A에 나타내는 바와 같이, IC 칩(1)과 기판(4)과의 접합에 있어서 ACF(Anistropic Conductive Film; 이방성 도전막)(598)를 사용하는 공법에서는, ACF(598) 중의 도전 입자(599)를 반드시 범프(3)와 기판전극(5)과의 사이에 끼울 필요가 있지만, 본 발명의 상기 실시형태에서는, 도전 입자가 없으므로 이러한 필요는 없으며, 도 59B에 나타내는 바와 같이 범프(3)를 기판전극(5)에 의해 눌러 찌부러뜨리면서 압착하므로, 이 압착시에 범프(3)와 기판전극(4)과의 사이의 절연성수지층(6, 306b)과 함께 무기 충전제(6f)도 범프(3)와 기판전극(4)과의 사이로부터 떨어져 나오게 되고, 기판전극(4)과 범프(3)와의 사이에 불필요한 무기 충전제(6f)가 끼워짐으로써 도전성을 저해하는 일이 거의 없다고 하는 특징에 따라서, 3㎛ 이상의 큰 평균 입경의 무기 충전제(6f)를 사용할 수 있다.
(제24실시형태)
이어서, 본 발명의 제24실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치를 도 60, 26을 이용하여 설명한다. 도 60, 26은, 각각, 상기 제24실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치에 의해서 제조된 접합상태의 모식단면도 및 그 때에 사용되는 수지 시트(6)의 부분확대 모식단면도이다. 이 제24실시형태에서는, 상기 각 실시형태에 있어서, 상기 절연성수지층(6, 306b)의 상기 절연성수지(306m)에 배합하는 상기 무기 충전제(6f)는, 복수의 상이한 평균 입경을 갖는 무기 충전제 (6f-1, 6f-2)로 하는 것이다. 구체예로서는, 0.5㎛의 평균 입경을 갖는 무기 충전제와, 2~4㎛의 평균 입경을 갖는 무기 충전제로 한다.
상기 제24실시형태에 의하면, 복수의 다른 평균 입경을 갖는 무기 충전제 (6f-1, 6f-2)를 절연성수지(306m)에 혼합함으로써, 절연성수지(306m)에 혼합하는 무기 충전제(6f)의 양을 증가시킬 수 있어서, 무기 충전제의 주위에 있어서의 흡습량을 줄일 수 있고, 내습성을 향상시키는 것이 가능하게 됨과 동시에, 필름화(고체화)하는 것이 용이하게 된다. 즉, 중량%로서 생각한 경우, 1종류의 무기 충전제 보다도, 입경이 다른 무기 충전제를 혼합하여 넣는 편이, 단위체적 당 무기 충전제의 양을 증가시킬 수 있다. 이에 따라서, 밀봉 시트로서의 수지 시트(6) 또는 접착제(306b)에의 무기 충전제(6f)의 배합량을 증가시키고, 수지 시트(6) 또는 접착제 (306b)의 선팽창계수를 저하시킬 수 있고, 더욱 장수명화시킬 수 있어서, 신뢰성을 향상시킬 수 있다.
(제25실시형태)
이어서, 본 발명의 제25실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 제24실시형태에 있어서의 효과를 더욱 확실히 하기 위하여, 더욱이, 상기 복수의 상이한 평균 입경을 갖는 무기 충전제(6f-1, 6f-2) 중의 한 쪽의 무기 충전제(6f-1)의 평균 입경은, 다른 쪽의 무기 충전제(6f-2)의 평균 입경의 2배 이상 상이한 것이다. 구체예로서는, 0.5㎛의 평균 입경을 갖는 무기 충전제와, 2~4㎛의 평균 입경을 갖는 무기 충전제로 한다.
이렇게 함으로써, 상기 제24실시형태에서의 효과를 더 한층 높일 수 있다. 즉, 한 쪽의 무기 충전제(6f-1)의 평균 입경은, 다른 쪽의 무기 충전제(6f-2)의 평균 입경의 2배 이상 다른 복수의 상이한 평균 입경을 갖는 무기 충전제(6f-1, 6f-2)를 절연성수지(306m)에 혼합함으로써, 절연성수지(306m)에 혼합하는 무기 충전제(6f)의 양을 더욱 확실하게 증가시킬 수 있어서, 필름화(고체화)하는 것이 용이하게 되고, 수지 시트(6) 또는 접착제(306b)에의 무기 충전제(6f)의 배합량을 증가시키고, 수지 시트(6) 또는 접착제(306b)의 선팽창계수를 더욱 저하시킬 수 있고, 더욱 장수명화시킬 수 있어서, 신뢰성을 더욱 향상시킬 수 있다.
(제26실시형태)
이어서, 본 발명의 제26실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 제24실시형태에 있어서의 효과를 더욱 확실히 하기 위하여, 또한, 상기 절연성수지 (306m)에 배합하는 상기 무기 충전제(6f)는, 복수의 상이한 평균 입경을 갖는 적어도 2종류의 무기 충전제(6f-1, 6f-2)로서, 상기의 적어도 2종류의 무기 충전제(6f-1, 6f-2) 중의 한 쪽의 무기 충전제(6f-1)는 3㎛을 초과하는 평균 입경을 갖고, 상기의 적어도 2종류의 무기 충전제 중의 다른 쪽의 무기 충전제(6f-2)는 3㎛ 이하의 평균 입경을 갖는 것이 바람직하다. 구체예로서는, 0.5㎛의 평균 입경을 갖는 무기 충전제와, 2~4㎛의 평균 입경을 갖는 무기 충전제로 한다.
(제27실시형태)
이어서, 본 발명의 제27실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 각 실시형태에 있어서, 또한, 상기 절연성수지(306m)에 배합하는 상기 무기 충전제(6f)는, 복수의 다른 평균 입경을 갖는 적어도 2종류의 무기 충전제(6f-1, 6f-2)로서, 상기의 적어도 2종류의 무기 충전제 중 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)는 상기 절연성수지(306m)와 동일재료로 구성됨으로써, 응력완화작용을 얻을 수도 있다. 구체예로서는, 0.5㎛의 평균 입경을 갖는 무기 충전제와, 2~4㎛의 평균 입경을 갖는 무기 충전제로 한다.
이 제27실시형태에 의하면, 제24실시형태에서의 작용효과에 추가하여, 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)는 상기 절연성수지(306m)와 동일재료로 구성함으로써, 상기 절연성수지(306m)에 응력이 작용했을 때, 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)가 상기 절연성수지(306m)와 일체화함으로써, 응력완화작용을 얻을 수 있다.
(제28실시형태)
이어서, 본 발명의 제28실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 각 실시형태에 있어서, 또한, 상기 절연성수지(306m)에 배합하는 상기 무기 충전제(6f)는, 복수의 상이한 평균 입경을 갖는 적어도 2종류의 무기 충전제(6f-1, 6f-2)로서, 상기의 적어도 2종류의 무기 충전제 중 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)는 상기 절연성수지(306m)인 에폭시수지보다도 부드럽고, 상기 한 쪽의 무기 충전제 (6f-1)가 압축됨으로써, 응력완화작용을 얻을 수도 있다.
이 제28실시형태에 의하면, 제24실시형태에서의 작용효과에 추가하여, 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)는 상기 절연성수지(306m)와 동일재료로 구성됨으로써, 상기 절연성수지(306m)에 응력이 작용했을 때, 평균 입경이 큰 한 쪽의 무기 충전제(6f-1)가 상기 절연성수지(306m)인 에폭시수지보다도 부드럽기 때문에, 상기 응력에 의해서, 상기 한 쪽의 무기 충전제(6f-1)가 도 62에 나타내는 바와 같이 압축되어서 그 주위에서 압축에 대한 반력(反力)인 인장력이 분산됨에 따라서, 응력완화작용을 달성할 수 있다.
(제29실시형태)
이어서, 본 발명의 제29실시형태에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에 있어서는, 상기 각 실시형태에 있어서, 또한, 도 63A, B, 도 64A, B, 도 65, 및 도 66에 나타내는 바와 같이, 상기 절연성수지층(6, 306b)은, 상기 IC 칩(1) 또는 상기 기판(4)에 접촉하는 부분 (700) 또는 층(6x)이, 기타의 부분(701) 또는 층(6y)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 할 수 있다. 이 경우, 도 63A, B에 나타내는 바와 같이, 상기 IC 칩(1) 또는 상기 기판(4)에 접촉하는 부분 (700)과, 기타의 부분(701)을 명확하게 구별함이 없이, 서서히 무기 충전제 양이 변화하도록 해도 좋고, 도 64A, B, 및 도 65, 도 66에 나타내는 바와 같이, 명확하게 구별하도록 해도 좋다. 즉, 도 64A, B, 및 도 65, 도 66에 있어서, 상기 절연성수지층(6, 306b)은, 상기 IC 칩(1) 또는 상기 기판(4)에 접촉하는 부분에 위치되고 또한 상기 절연성수지(306m)에 동일한 절연성수지에 상기 무기 충전제(6f)를 배합한 제1수지층(6x)과, 상기 제1수지층(6x)과 접촉하고, 또한, 상기 제1수지층(6x)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않는 상기 절연성수지로 구성되는 제2수지층(6y)을 구비하여 다층구조로 할 수도 있다.
이와 같이 하면, 이하의 효과를 달성할 수 있다. 즉, 만일, 상기 무기 충전제(6f)를 절연성수지층 전체에 동일한 중량%(wt%)로 넣으면, IC 칩측 또는 기판측 또는 그 양쪽의 대향면의 근방에 무기 충전제(6f)가 많게 되는 수가 있고, IC 칩(1)과 기판(4)과의 중간 부분에서는 역으로 적게 된다. 이 결과, IC 칩측 또는 기판측 또는 그 양방의 대향면의 근방에 무기 충전제(6f)가 많으므로, 절연성수지층(6, 306b)과 IC 칩(1) 또는 기판(4) 또는 그 양쪽과의 사이에서의 접착력이 저하하는 수가 있다. 상기 제29실시형태에 의하면, 상기 IC 칩(1) 또는 상기 기판(4)의 어느 한 쪽에 접촉하는 부분(700) 또는 층(6x)이, 기타의 부분(701) 또는 층(6y)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 함으로써, 무기 충전제 양이 많아서 접착력이 저하하는 것을 방지할 수 있다.
이하에, 이 제29실시형태의 여러가지 변형예에 대해서 설명한다.
우선, 제1변형예로서, 도 63C, 도 64C 및 도 67A에 나타내는 바와 같이, 상기 절연성수지층(6, 306b)은, 상기 IC 칩(1) 및 상기 기판(4)의 양쪽에 각각 접촉하는 부분(700)이, 기타의 부분(701)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 할 수도 있다. 이 경우도, 도 63C에 나타내는 바와 같이, 상기 IC 칩(1) 및 상기 기판(4)의 양쪽에 접촉하는 부분(700)과, 기타의 부분(701)을 명확하게 구별함이 없이, 서서히 무기 충전제 양이 변화하도록 해도 좋고, 도 64C 및 도 67A에 나타내는 바와 같이, 명확하게 구별하도록 해도 좋다. 즉, 도 64C 및 도 67A에 있어서, 상기 절연성수지층(6, 306b)은, 상기 제1수지층(6x)의, 상기 제2수지층(6y)과는 반대측에, 상기 제1수지층(6x)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않는 상기 절연성수지로 구성되는 제3수지층(6z)을 또한 구비하여 다층구조로 하고, 상기 제1수지층 (6x)과 제3수지층(6z)은, 각각, 상기 IC 칩(1)과 상기 기판(4)에 접촉하도록 할 수도 있다.
또 다른 변형예로서, 상기 IC 칩(1) 또는 상기 기판(4) 또는 그 양쪽에 각각 접촉하는 부분(700)은, 그 상기 무기 충전제 양이 20wt% 미만이든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 하는 한편, 상기 기타의 부분(701)은 그 상기 무기 충전제 양이 20wt% 이상이 되도록 할 수도 있다. 이 경우, 도 63A, B, C에 나타내는 바와 같이, 상기 IC 칩(1) 또는 상기 기판(4) 또는 양쪽에 접촉하는 부분 (700)과, 기타의 부분(701)을 명확하게 구별함이 없이, 서서히 무기 충전제 양이 변화하도록 해도 좋고, 도 64A, 64B, 64C, 도 65, 도 66 및 도 67A에 나타내는 바와 같이, 명확하게 구별하도록 해도 좋다. 즉, 상기 제1수지층(6x) 또는, 상기 제1수지층(6x) 및 상기 제3수지층(6z)은, 그 상기 무기 충전제 양이 20wt% 미만이든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 하는 한편, 상기 제2수지층(6y)은 그 상기 무기 충전제 양이 20wt% 이상이 되도록 할 수도 있다.
구체예로서는, 상기 제2수지층(6y)은, 절연성수지(306m)로서 열경화성 에폭시수지로 했을 때, 세라믹기판의 경우에는 50wt%이고, 유리에폭시기판의 경우는 20wt%로 한다. 또한, 일례로서, 제1수지층(6x) 또는 제3수지층(6z) 또는 그 양쪽의 두께는 15㎛, 제2수지층(6y)의 두께는 40~60㎛으로 한다. 그리고, 상기 절연성수지층(6, 306b)의 두께는, IC 칩(1)과 기판(4)과의 접합후의 간극(間隙) 치수보다도 큰 치수로 하여, IC 칩(1)과 기판(4)과의 접합시에 IC 칩(1)과 기판(4)과의 사이에 완전히 채워지도록 하여 접합을 더욱 확실하게 한다.
또 다른 변형예로서, 도 63C, 도 64C 및 도 67A에 나타내는 변형예와 무기 충전제 배합량을 역으로 하도록 해도 좋다. 즉, 도 63D에 나타내는 바와 같이, 상기 절연성수지층(6, 306b)은, 상기 IC 칩(1) 및 상기 기판(4)의 양방에 각각 접촉하는 부분(703)의 중간 부분(702)이, 상기 IC 칩(1) 및 상기 기판(4)의 양쪽에 각각 접촉하는 부분(703)보다도 상기 무기 충전제 양이 적든가, 또는 상기 무기 충전제(6f)를 배합하지 않도록 할 수도 있다. 이 경우도, 상기 IC 칩(1) 또는 상기 기판(4) 또는 양방에 접촉하는 부분(703)과, 중간 부분(702)을 명확하게 구별함이 없이, 서서히 무기 충전제 양이 변화하도록 해도 좋고, 도 64D 및 도 67B에 나타내는 바와 같이, 명확하게 구별하도록 해도 좋다. 즉, 도 64D 및 도 67B에 나타내는 바와 같이, 상기 절연성수지층(6, 306b)은, 상기 IC 칩(1) 및 상기 기판(4)에 접촉하는 부분에 위치되고 또한 상기 무기 충전제(6f)를 배합한 절연성수지(306m)로 구성되는 제4수지층(6v)과, 상기 IC 칩(1)과 상기 기판(4)과의 중간 부분에 위치되고 또한 상기 제4수지층(6v)보다도 상기 무기 충전제 양이 적든가, 또는 포함되지 않은 절연성수지(306m)로 구성되는 제5수지층(6w)을 구비하도록 할 수도 있다.
이렇게 하면, 상기 IC 칩(1)과 상기 기판(4)과의 상기 중간 부분(702) 또는 상기 제5수지층(6w)에서는, 상기 IC 칩(1)과 상기 기판(4)에 각각 접촉하는 부분 (703) 또는 상기 제4수지층(6v)보다도 상기 무기 충전제 양이 적든가, 또는 포함되어 있지 않으므로, 탄성률이 낮게 되고, 응력완화효과를 달성할 수 있다. 또한, 상기 IC 칩(1)과 상기 기판(4)에 각각 접촉하는 부분(703) 또는 상기 제4수지층(6v)의 절연성수지로서 IC 칩(1)과 기판(4)에 대한 밀착력이 높은 것을 선택해서 사용하면, 상기 IC 칩(1)에 접촉하는 부분(703) 또는 IC 칩(1)의 근방 부분의 상기 제4수지층(6v)에서는, IC 칩(1)의 선팽창계수에 될 수 있는 한 가깝게 되도록 무기 충전제(6f)의 배합량 또는 재료를 선택하는 한편, 상기 기판(4)에 접촉하는 부분 (703) 또는 기판(4)의 근방 부분의 상기 제4수지층(6v)에서는, 기판(4)의 선팽창계수에 될 수 있는 한 가깝게 되도록 무기 충전제(6f)의 배합량 또는 재료를 선택할 수 있다. 이 결과, 상기 IC 칩(1)에 접촉하는 부분(703) 또는 IC 칩(1)의 근방 부분의 상기 제4수지층(6v)과 IC 칩(1)과의 선팽창계수가 접근하므로, 양자의 사이에서의 박리가 발생하기 어렵게 되는 되는 동시에, 상기 기판(4)에 접촉하는 부분 (703) 또는 기판(4)의 근방부분의 상기 제4수지층(6v)과 기판(4)과의 선팽창계수가 접근하므로, 양자의 사이에서의 박리가 발생하기 어렵게 된다.
또한, 도 68A, B에 실선으로 나타내는 바와 같이, 상기 절연성수지층(6, 306b)은, 상기 IC 칩(1) 또는 상기 기판(4)의 어느 한편에 접촉하는 부분 P1로부터 기타의 부분 P2를 향해서, 상기 무기 충전제 양을 서서히 또는 단계적으로 적어지도록 할 수도 있다.
그리고, 도 68C, D에 실선으로 나타내는 바와 같이, 상기 절연성수지층(6, 306b)은, 상기 IC 칩(1) 및 상기 기판(4)에 각각 접촉하는 부분 P3, P4로부터 기타의 부분, 즉, IC 칩(1)과 상기 기판(4)과의 중간 부분 P5를 향해서, 상기 무기 충전제 양을 서서히 또는 단계적으로 많아지도록 할 수도 있다.
또한, 도 68E에 실선으로 나타내는 바와 같이, 상기 절연성수지층(6, 306b)은, 상기 IC 칩(1) 및 상기 기판(4)에 각각 접촉하는 부분(도 63D의 변형예에서의 접촉부분(703)에 상당하는 부분)으로부터, 상기 IC 칩(1)과 상기 기판(4)과의 중간 부분(도 63D의 변형예에서의 중간 부분(702)에 상당하는 부분)을 향해서, 상기 무기 충전제 양을 서서히 적어지도록 할 수도 있다.
또한, 도 68F에 실선으로 나타내는 바와 같이, 상기 절연성수지층(6, 306b)은, 상기 IC 칩(1)의 근방부분, 이어서, 상기 기판(4)의 근방부분, 이어서, 상기 IC 칩(1)의 근방부분과 상기 기판(4)의 근방부분과의 중간 부분의 순서로 상기 무기 충전제 양이 적도록 할 수도 있다. 그리고, 도 68F에서는, 상기 순서로 서서히 상기 무기 충전제 양이 변화하도록 예시하고 있지만, 이것에 한정되는 것은 아니고, 단계적으로 변화하도록 해도 좋다.
상기 도 68E, F의 변형예와 같이 하면, 상기 IC 칩(1)과 상기 기판(4)과의 중간 부분에서는, 상기 IC 칩(1) 및 상기 기판(4)에 각각 접촉하는 부분보다도 상기 무기 충전제 양이 적든가, 또는 포함되어 있지 않으므로, 탄성률이 낮게 되고, 응력완화효과를 달성할 수 있다. 또한, 상기 IC 칩(1) 및 상기 기판(4)에 각각 접촉하는 부분의 절연성수지로서 IC 칩(1)과 기판(4)에 대한 밀착력이 높은 것을 선택해서 사용하면, IC 칩(1)에 접촉하는 부분에서는, IC 칩(1)의 선팽창계수에 될 수 있는 한 가깝게 되도록 무기 충전제(6f)의 배합량 또는 재료를 선택하는 한편, 기판(4)에 접촉하는 부분에서는, 기판(4)의 선팽창계수에 될 수 있는 한 가깝게 되도록 무기 충전제(6f)의 배합량 또는 재료를 선택할 수 있다. 이러한 관점에서, 무기 충전제(6f)의 배합량을 결정하면, 통상은, 도 68F에 실선으로 나타내는 바와 같이, 상기 IC 칩(1)의 근방부분, 이어서, 상기 기판(4)의 근방부분, 이어서, 상기 IC 칩(1)의 근방부분과 상기 기판(4)의 근방부분과의 중간 부분의 순서로 상기 무기 충전제 양이 적어지게 된다. 이러한 구성으로 함으로써, IC 칩(1)에 접촉하는 부분과 IC 칩(1)과의 선팽창계수가 접근하므로, 양자의 사이에서의 박리가 발생하기 어려운 동시에, 기판(4)에 접촉하는 부분과 기판(4)과의 선팽창계수가 접근하므로, 양자의 사이에서의 박리가 발생하기 어렵게 된다.
도 68A~68F의 어느 경우에서도, 실용상, 상기 무기 충전제 양은 5~90wt%의 범위 내로 하는 것이 바람직하다. 5wt% 미만에서는 무기 충전제(6f)를 혼합하는 의미가 없는 한편, 90wt%를 초과하면, 접착력이 극도로 저하하는 동시에, 시트화하는 것이 곤란하게 되므로 바람직하지 않다.
또한, 상기와 같은 복수의 수지층(6x, 6y 또는 6x, 6y, 6z)으로 구성되는 다층구조의 막을 절연성수지층으로서 사용하여 IC 칩(1)을 기판(4)에 열압착한 경우에는, 접합시의 열에 의해서 절연성수지(306m)가, 연화, 용융해서 상기 수지층이 혼합되므로, 최종적으로는, 각 수지층의 명확한 경계가 없게 되고, 도 68과 같이 경사진 무기 충전제 분포로 된다.
그리고, 상기 제29실시형태 또는 각 변형예에 있어서, 무기 충전제(6f)가 들어간 부분 또는 층을 갖는 절연성수지층, 또는, 무기 충전제 분포가 경사진 절연성수지층에 있어서, 상기 부분 또는 수지층에 따라서, 상이한 절연성수지를 사용하는 것도 가능하다. 예로서, IC 칩(1)에 접촉하는 부분 또는 수지층에서는, IC 칩 표면에 사용되는 막 소재에 대해서 밀착성을 향상시키는 절연성수지를 사용하는 한편, 기판(4)에 접촉하는 부분 또는 수지층에서는, 기판표면의 재료에 대해서 밀착성을 향상시키는 절연성수지를 사용하는 것도 가능하다.
상기 제29실시형태 및 이것에 대한 상기 여러가지의 변형예에 의하면, IC 칩(1) 또는 상기 기판(4)과 절연성수지층(6, 306b)과의 접합 계면(界面)에서는 무기 충전제(6f)가 존재하지 않든가 그 양이 적고, 절연성수지 본래의 접착성이 발휘되어서, 상기 접합 계면에서 접착성이 높은 절연성수지가 많게 되고, IC 칩(1) 또는 상기 기판(4)과 절연성수지(306m)와의 밀착강도를 향상시킬 수 있어서, IC 칩 (1) 또는 상기 기판(4)과의 밀착성이 향상된다. 이에 따라서, 각종 신뢰성시험에서의 수명이 증가함과 동시에, 구부러짐에 대해서의 박리강도가 향상된다.
만일, 접착 그 자체에는 기여하지 않지만 선팽창계수를 낮추는 효과를 갖는 무기 충전제(6f)가 절연성수지(306m) 중에 균일하게 분산되어 있으면, 기판(4) 또는 IC 칩 표면에 무기 충전제(6f)가 접촉하고, 접착에 기여하는 접착제의 양이 감소하게 되어서, 접착성의 저하를 초래한다. 이 결과, 만일 IC 칩(1) 또는 기판(4)과 접착제의 사이에서 박리가 발생하면, 이 곳으로부터 수분이 침입하고, IC 칩(1)의 전극의 부식 등의 원인이 된다. 또한, 박리부분으로부터 박리가 진행하면, IC 칩(1)과 기판(4)의 접합 그 자체가 불량이 되고, 전기적으로 접속불량이 된다.
이것에 대해서, 상기 제29실시형태 및 이것에 대한 상기 여러가지의 변형예에 의하면, 상기한 바와 같이, 무기 충전제(6f)에 의한 선팽창계수를 낮추는 효과를 갖게하면서 접착력을 향상시킬 수 있다. 이에 따라서, IC 칩(1) 및 기판(4)과의 밀착강도가 향상되고, 신뢰성이 향상된다.
또한, 무기 충전제(6f)가 적은 부분(700) 또는 수지층(6x)을 IC 칩측에 배치한 경우, 또는, IC 칩측에 있어서 무기 충전제 분포를 작게 한 경우에는, 해당 부분(700) 또는 수지층(6x)은, IC 칩 표면의 질화실리콘이나 산화규소로 구성되는 패시베이션(passivation) 막에 대해서 밀착력을 향상시킬 수 있다. 그리고, 이 들 IC 칩 표면에 사용되는 막 소재에 대해서 밀착성을 향상시키는 절연성수지를 적절하게 선택해서 사용하는 것도 가능하게 된다. 또한, IC 칩 근방에서의 탄성률을 낮춤으로써, 절연성수지층의 일례인 밀봉 시트재료 내에서의 응력집중이 완화된다. 기판 (4)에 사용되는 재료가 세라믹과 같이 단단한(탄성률이 높은) 경우에는, 이러한 구조로 하면, 기판 근방에서의 밀봉 시트재료와의 탄성률, 선팽창계수가 부합하여, 또한, 적합하다.
한편, 무기 충전제(6f)가 적은 부분(700) 또는 수지층(6x)을 기판측에 배치한 경우에는, 또는, 기판측에 있어서 무기 충전제 분포를 작게 한 경우에는, 수지기판이나 플렉시블기판(FPC) 등과 같이 기판(4)에 굽힘이 가해지는 경우에 있어서, 기판(4)을 전자기기의 케이스에 조립해 넣는 경우에 굽힘 응력이 가해질 때, 기판 (4)과, 절연성수지층의 일례인 밀봉시트와의 밀착강도를 향상시킬 목적으로 사용할 수 있다. IC 칩측의 표면층이 폴리이미드막으로 형성된 보호막으로 구성되는 경우에 있어서는, 일반적으로, 절연성수지의 밀착이 양호하고, 문제가 되지 않는 경우에 IC 칩(1)으로부터 기판(4)에 걸쳐서, 탄성률과 선팽창계수가 연속적 또는 단계적으로 변화함으로써, IC 칩측에서 밀봉 시트가 단단하고, 기판측에서는 부드러운 재료로 할 수 있다. 이에 따라서 밀봉 시트 내부에서의 응력발생이 작게 되므로 신뢰성이 향상된다.
또한, IC 칩측과 기판측의 양측에 무기 충전제(6f)가 적은 부분(700) 또는 수지층(6x, 6z)을 배치한 경우, 또는, IC 칩측과 기판측의 양측에 있어서 무기 충전제 분포를 작게 한 경우에는, 상기 IC 칩측과 기판측과의 2개의 경우를 양립시키는 것이고, IC 칩측 및 기판측의 양쪽에서의 밀착성을 향상시킬 수 있음과 동시에, 선팽창계수를 낮추어서 IC 칩(1)과 기판(4)의 양자를 높은 신뢰성으로서 접속시킬 수 있다. 그리고, IC 칩측의 표면 재질 및 기판 재질에 따라서, 밀착성, 수지 습성 (濕性)이 더욱 양호한 절연성수지를 선택해서 사용할 수 있다. 또한, 이 무기 충전제(6f)의 양의 많고 적음의 경사는 자유롭게 변경할 수 있으므로, 무기 충전제(6f)가 적은 부분 또는 층을 극히 얇게 하기도 함으로써, 기판재료와의 부합이 가능하다.
(제30실시형태)
이어서, 본 발명의 제30실시형태에 있어서는, 상기 제8~14실시형태 및 이것들의 변형예에 관한 회로기판에의 전자부품, 예로서, IC 칩의 실장방법 및 장치, 및 상기 실장방법에 따라서 상기 IC 칩이 상기 기판에 실장된 전자부품 유닛 또는 모듈, 예로서, 반도체장치에서 사용되는 절연성수지층의 제조공정을 도 69, 도 70에 따라서 설명한다.
우선, 직접, 회로기판(4) 상에 절연성수지층을 형성하는 경우에는, 회로기판 (4)의 위에, 제1수지시트를 첩부하고, 그 위에 제2수지시트를 첩부한다. 이 때, 제1수지시트에 무기 충전제(6f)가 많은 경우는 도 63A 또는 도 65와 같이 되고, 역의 경우에는 도 63B 또는 도 66과 같이 된다. 즉, 전자의 경우에는, 제1수지시트는 상기 무기 충전제(6f)가 많은 부분(701) 또는 제2수지층(6y)에 대응하는 수지시트이고, 후자의 경우에는, 상기 무기 충전제(6f)가 적은 부분(700) 또는 제1수지층 (6x)에 대응하는 수지시트로 된다.
그리고, 제2수지수트의 위에 또한 제3수지시트를 형성해서, 제1수지시트와 제3수지시트가, 무기 충전제(6f)가 적은 부분(700) 또는 제1수지층(6x)에 대응하는 경우에는 도 63C 또는 도 67A와 같이 된다.
또한, 이것을, 도 69, 도 70에 나타내는 바와 같이, 먼저 분리층 이라고 하는 베이스 필름(672) 위에서, 제1수지시트(673)와 제2수지시트(674)를 이 순서로(도 69, 도 70에는 이 경우만을 나타낸다), 또는 이것과는 반대로, 또는 추가로 제3수지시트를, 첩부해서 형성해도 좋다. 이 경우에는, 도 69, 도 70과 같이, 상하 1쌍의 가열 가능한 롤러(670, 270) 등에 의해 복수의 수지시트(673, 674)를, 필요에 따라서 가열하면서, 첩부해 간다. 이 후, 형성된 수지시트체(671)를 소정 치수마다 절단하면, 도 63A~C, 도 64A~C, 도 65~67의 어느 하나에 나타내는 바와 같은 상기 절연성수지시트(6)가 된다.
그리고, 또 다른 변형예로서, 절연성수지시트(6)가 연속되는 절연성수지시트시트체를 제작할 때에는, 용제에 용해된 에폭시 및 무기 충전제를 닥터블레이드법 등에 의해 분리층이라고 하는 베이스 필름 위에 도포한다. 이 용제를 건조시켜서 절연성수지시트체가 제작된다.
이 때, 일단, 무기 충전제(6f)의 농도가 낮든가, 또는, 무기 충전제(6f)가 들어가 있지 않은 액체상의 절연성수지를 제1층으로서 베이스 필름 상에 도포하고, 경우에 따라서는, 그 도포된 제1층의 건조를 실행한다. 건조하지 않는 경우에는, 무기 충전제(6f)가, 약간, 제1층에 제2층의 무기 충전제(6f)가 혼입해 들어가서, 도 68과 같이 무기 충전제 분포가, 경사진 구조로 된다.
상기 도포 형성된 제1층의 위에, 무기 충전제(6f)를 제1층보다도 많이 혼입한 액체상의 절연성수지를 도포해서 제2층으로 한다. 제2층을 건조함으로써, 베이스 필름 상에 제1층과 제2층이 형성된 2층 구조의 절연성수지시트체가 형성된다. 절연성수지시트체를 소정 치수마다 절단하면, 도 63A, 도 64A, 도 65에 나타내는 바와 같은 상기 절연성수지시트(6)가 된다.
또한, 기판측에 무기 충전제(6f)가 적은 층을 배치하는 경우에는, 상기에 역(逆)인 공정, 즉, 베이스 필름 상에 제2층을 형성한 후, 제2층 위에 제1층을 형성하여, 2층 구조의 절연성수지시트체를 형성할 수 있다. 절연성수지시트체를 소정 치수마다 절단하면, 도 63B, 도 64B, 도 66에 나타내는 바와 같은 상기 절연성수지시트(6)가 된다.
또한, 일단, 무기 충전제(6f)의 농도가 낮은, 또는, 무기 충전제(6f)가 들어가 있지 않은 절연성수지(306m)를 제1층으로서 도포 건조하고(생략되는 것도 있음), 제1층 위에 무기 충전제(3f)를 제1층보다도 많이 혼입한 절연성수지를 도포해서 제2층으로서 도포 건조하고(생략되는 것도 있음), 이 위에 무기 충전제 양이 제2층보다 적은 또는 없는 제3층을 도포한다. 이것을 건조함으로써, 베이스 필름 상에 제1층과 제2층과 제3층이 형성된 3층 구조의 절연성수지시트체를 형성할 수 있다. 절연성수지시트체를 소정 치수마다 절단하면, 도 63C, 도 64C, 도 67A에 나타내는 바와 같은 상기 절연성수지시트(6)가 된다.
상기의, 회로기판(4) 상에서 절연성수지층을 직접 형성하는 방법에 의하면, 상기 전자부품 유닛을 제조하는 측에서, 상기 절연성수지층에 있어서, 전자부품에 최적인 재료의 수지를 선택해서 전자부품측에 배치하는 한편, 기판에 최적인 재료의 수지를 선택해서 기판측에 배치할 수 있어서, 수지의 선택 자유도를 높일 수 있다.
이것에 대해서, 절연성수지시트체를 제조하는 방법에서는, 상기한 만큼 선택의 자유도는 없지만, 일괄해서 다수의 상기 절연성수지시트(6)를 제조할 수 있어서, 제조효율이 좋고 또한 염가로 됨과 동시에, 첩부장치가 1대로서 충분하게 된다.
상기한 바와 같이, 본 발명의 상기 각 실시형태에 의하면, 전자부품, 예로서, IC 칩과 회로기판을 접합하는 데에 종래에 필요했던 공정의 많은 것을 없앨 수 있어서, 생산성을 크게 향상시킬 수있다. 즉, 예로서, 종래예로서 기재한 스터드ㆍ범프ㆍ본딩이나 땜납 범프에 의한 접합에서는, 플립칩 접합한 후에 밀봉재를 주입해서 배치로(batch furnace)에 넣어서 경화할 필요가 있다. 이 밀봉재의 주입에는, 1개 당 수 분, 또한, 밀봉재의 경화에, 2시간부터 5시간을 필요로 한다. 스터드ㆍ범프ㆍ본딩 실장에 있어서는, 또한 그 전공정(前工程)으로서, 범프에 Ag 페이스트를 전사해서, 이것을 기판에 탑재한 후, Ag 페이스트를 경화하는 공정이 필요하게 된다. 이 공정에는 2시간이 필요하다. 이것에 대해서, 상기 실시형태의 방법에서는, 상기 밀봉공정을 없앨 수 있어서, 생산성을 크게 향상시킬 수있다. 더욱이, 상기 실시형태에서는, 고체 또는 반고체의 절연성수지인 밀봉 시트 등을 사용함으로써, 예로서, 분자량이 큰 에폭시수지를 사용할 수 있게 되어서, 10~20초 정도의 단시간에 접합이 가능하게 되고, 접합시간의 단축을 도모할 수 있어서, 더욱 생산성을 향상시킬 수 있다. 그리고, 접합재료로서 도전 입자가 없는 열경화성 수지시트 (6) 또는 열경화성접착제(306b)를 사용한 경우에는, 종래예 2에서 나타낸 방법에 비교하여 절연성수지 중에 절연성 미세 조각(微片)을 추가할 필요가 없으므로, 염가인 IC 칩의 실장방법 및 장치를 제공할 수 있다. 또한 이하와 같은 효과를 달성할 수 있다.
(1) 범프 형성
범프를 도금에 의해 형성하는 방법(종래예 3)에서는, 전용 범프 형성공정을 반도체 메이커에서 실행할 필요가 있고, 한정된 메이커에서 밖에 범프의 형성을 할 수 없다. 그러나, 본 발명의 상기 실시형태에 의하면, 와이어본딩 장치에 의해서, 범용 와이어본딩용의 IC 칩을 사용할 수 있고, IC 칩의 입수가 용이하게 된다. 즉, 범용 와이어본딩용의 IC 칩을 사용할 수 있는 이유는, 와이어본딩이면, Al 패드가 형성된 통상의 IC 패드 상에, 와이어본딩 장치나 범프본딩 장치를 사용하여 범프를 형성할 수 있기 때문이다. 한편, 범프를 도금에 의해 형성하는 방법(종래예 3)에 따라서 도금 범프를 형성하는 데에는, Al 패드 상에, Ti, Cu, Cr 등의 배리어 메탈 (barrier metal)을 형성한 후에 레지스트(resist)를 스핀코트(spin coat)법으로 도포하고, 노광해서 범프 형성부만 구멍을 뚫는다. 이것에 전기를 통전해서, 이 구멍 부분에 Au 등으로 구성되는 도금을 실행하여 형성한다. 따라서, 도금 범프를 형성하는 데에는, 대규모 도금장치나, 시안화합물 등 위험물의 폐액처리장치를 필요로 하므로, 통상의 조립공정을 실행하는 공장에서는 현실적으로는 실시불가능하다.
또한, 종래예 1의 방법에 비해서, 도전성 접착제의 전사라고 하는 불안정한 전사공정에서의 접착제의 전사량을 안정시키기 위한 범프 레벨링이 불필요하게 되고, 이러한 레벨링 공정용의 레벨링 장치가 불필요하게 된다. 그 이유는, 범프를 압압하면서 기판의 전극 상에서 눌러 찌부러뜨리므로, 미리 범프만을 레벨링해 둘 필요가 없기 때문이다.
또한, 상기 실시형태에 있어서, 이하와 같이 하면, 범프(103)를 회로기판(4)의 전극(5)에 어긋나게 실장된 경우에 있어서도, 신뢰성이 높은 접합을 달성할 수 있다. 즉, 범프(3)를 IC 칩(1) 상에 형성할 때에 와이어본딩과 동일하게 금선을 전기 스파크에 의해 금 볼(96a)로 형성한다. 이어서, 95a로서 나타내는 직경 φd-Bump의 볼(96a)을 형성하고, 이것을, 모따기 각 θc가 100°이하로 되는 캐필러리(193)의 93a로서 나타내는 모따기 직경 φD를 금 볼(96a)의 직경 d-Bump의 1/2로부터 3/4으로 하고, 캐필러리(193)의 금 볼(96a)과 접하는 부분에 평탄한 부위를 배치하지 않는 선단 형상을 갖는 캐필러리(193)에 의해, IC 칩(1)의 전극(2)에, 초음파 및 열압착에 의해서, 범프(103)를 형성한다. 상기 형상의 캐필러리(193)를 사용함으로써, 도 47B와 같은 선단이 대략 원추상인 범프(103)를 IC 칩(1)의 전극(2)에 형성할 수 있다. 상기 방법에 의해 형성한 범프(103)가 회로기판(4)의 전극(5)에 도 48C와 같이 치수 Z 만큼 어긋나게 실장된 경우에 있어서도, 범프(103)가 그 선단이 대략 원추형이므로, 범프(103)의 외경의 반(半)까지 어긋나 있는 경우에는, 범프(103)의 일부가 반드시 기판(4)의 전극(5)에 접촉될 수 있다. 종래의 범프(3)의 도 48D에서는, 범프(3)의 소위 대좌(臺座)(3g)의 폭 치수 d의 일부가 접촉하지만, 부분적으로 밖에 접촉하지 않는 불안정한 접합이 된다. 이것을 냉열충격시험이나 리플로를 실시한 경우에는, 접합 부분이 오픈(open)된다. 본 발명에서는, 이러한 불안정한 접합이 없어지고, 생산 수율과 신뢰성이 높은 접합을 제공할 수 있다.
(2) IC 칩과 회로기판의 접합
종래예 2의 방법에 의하면, 접속저항은, 범프와 회로기판의 전극 사이에 존재하는 도전 입자의 수에 의존하지만, 본 발명의 상기 실시형태에서는, 독립된 공정으로서의 레벨링 공정에 있어서 범프(3)를 레벨링하지 않고 회로기판(4)의 전극 (5)에 종래예 1, 2보다도 강한 하중(예로서, 1범프(3) 당 20gf 이상의 가압력)으로 눌러서 범프(3)와 전극(5)을 직접적으로 접합할 수 있으므로, 개재하는 입자 수에 접속저항치가 의존하지 않고, 안정적으로 접속저항치를 얻을할 수 있다.
또한, 종래의 레벨링 공정에서는 기판전극과의 접합시의 범프 높이를 일정하게 조정하기 위해서 실행하지만, 본 발명의 상기 각 실시형태에서는 범프(3)의 눌러 찌부러뜨림을 전극(2 또는 5)에의 접합과 동시에 실행할 수 있으므로, 독립된 레벨링공정이 불필요할 뿐만 아니라, 접합시에 회로기판(4)의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합할 수 있으므로, 또는, 범프(3, 103)에 부착시킨 도전성 페이스트를 경화해서 접합시에 도전성 페이스트를 변형시킴으로써, 범프(3, 103)의 레벨링을 일체 불필요하게 하여, 접합시에 회로기판(4)의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합하므로, 뒤틀림이나 기복에 강하다.
그런데, 종래예 1에서는 10㎛/IC 칩(1개의 IC 칩 당 10㎛ 두께의 뒤틀림 치수 정밀도가 필요한 것을 의미한다), 종래예 2에서는 2㎛/IC 칩, 종래예 3에서도 1㎛/IC 칩(범프 높이 분산 ±1㎛ 이하)라고 하는 고정밀도의 기판(4)이나 범프(3, 103)의 균일화가 필요하고, 실제로는, LCD로 대표되는 유리기판이 사용된다. 이것에 대해서, 본 발명의 상기 실시형태에 의하면, 접합시에 회로기판(4)의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합하므로, 뒤틀림이나 기복이 있는 평면도가 나쁜 기판, 예로서, 수지기판, 플렉시블 기판, 다층 세라믹기판 등을 사용할 수 있고, 더욱 저렴하고 범용성이 있는 IC 칩의 접합방법을 제공할 수 있다.
또한, IC 칩(1)과 회로기판(4)과의 사이의 열경화성수지(306m)의 체적을 IC 칩(1)과 회로기판(4)과의 사이의 공간의 체적보다 크게 하면, 이 공간으로부터 밀려나오도록 흘러나와서, 밀봉효과를 달성할 수 있다. 따라서, 종래예 1에서 필요로 하는 도전성 접착제로 IC 칩과 회로기판을 접합한 후에 IC 칩의 아래에 밀봉수지 피복(underfill coat)을 실행할 필요가 없고, 공정을 단축할 수 있다.
그리고, 무기 충전제(6f)를 열경화성수지(306m)에 그 5~90wt% 정도 배합함으로써, 열경화성수지의 탄성률, 열팽창계수를 기판(4)에 최적인 것으로 제어할 수 있다. 이에 추가하여, 통상의 도금 범프에 의해 이것을 이용하면, 범프와 회로기판의 사이에 무기 충전제가 들어가고, 접합신뢰성이 낮아진다. 그러나, 본 발명의 상기 실시형태와 같이 스터드 범프(와이어본딩을 응용한 형성방법)를 이용하도록 하면, 접합개시 처음에 열경화성수지(306m) 중에 들어간 뾰족한 범프(3, 103)에 의해서, 무기 충전제(6f)를, 또한 따라서 열경화성수지(306m)를, 범프(3, 103)의 외측 방향으로 밀어냄으로써, 범프(3, 103)가 변형되어가는 과정에서 무기 충전제(6f)와 열경화성수지(306m)를 범프(3, 103)와 전극(5, 2)의 사이로부터 밀어내고, 불필요한 개재물을 존재시키지 않도록 할 수 있어서, 더욱 신뢰성을 향상시킬 수 있다.
이상, 본 발명에 의하면, 종래의 접합공법보다도 생산성 좋고, 저렴한 전자부품, 예로서, IC 칩과 회로기판의 접합방법 및 그 장치를 제공할 수 있다.
상기한 바와 같이, 본 발명에 의하면, 전자부품과 회로기판을 접합하는 데에 종래에 필요했던 공정의 많은 것을 없앨 수 있어서, 생산성을 크게 향상시킬 수 있다.
그리고, 접합재료로서 도전 입자가 없는 절연성수지(예로서, 열경화성 수지시트 또는 열경화성접착제)를 사용한 경우에는, 종래예 2에서 나타낸 방법에 비교해서 절연성수지 중에 도전성 미편을 추가할 필요가 없으므로, 염가인, 전자부품의 실장방법 및 장치를 제공할 수 있다.
또한 이하와 같은 효과를 달성할 수 있다.
(1) 범프 형성
범프를 도금에 의해 형성하는 방법(종래예 3)에서는, 전용 범프 형성공정을 반도체 메이커에서 실행할 필요가 있고, 한정된 메이커에서 밖에 범프의 형성을 할 수 없다. 그러나, 본 발명에 의하면, 와이어본딩 장치에 의해서, 전자부품의 예로서의 범용 와이어본딩용의 IC 칩을 사용할 수 있고, IC 칩의 입수가 용이하게 된다.
또한, 종래예 1의 방법에 비해서, 도전성 접착제의 전사라고 하는 불안정한 전사공정에서의 접착제의 전사량을 안정시키기 위한 범프 레벨링이 불필요하게 되고, 이러한 레벨링 공정용의 레벨링 장치가 불필요하게 된다.
또한, 선단이 대략 원추상인 범프를 전자부품의 전극에 형성하면, 범프가 회로기판의 전극에 어긋나게 실장된 경우에 있어서도, 범프가 그 선단이 대략 원추형이므로, 범프의 외경의 반(半)까지 어긋나 있는 경우에는, 범프의 일부가 반드시 기판의 전극에 접촉될 수 있다. 종래의 범프에서는, 범프(3)의 소위 대좌(臺座)의 일부가 접촉하지만, 부분적으로 밖에 접촉하지 않는 불안정한 접합이 된다. 이것을 냉열충격시험이나 리플로를 실시한 경우에, 접합부분이 오픈(open)된다. 본 발명에서는, 이러한 불안정한 접합이 없어지고, 생산 수율과 신뢰성이 높은 접합을 제공할 수 있다.
(2) IC 칩과 회로기판의 접합
종래예 2의 방법에 의하면, 접속저항은, 범프와 회로기판의 전극 사이에 존재하는 도전 입자의 수에 의존하지만, 본 발명에서는, 독립된 공정으로서의 레벨링 공정에 있어서 범프를 레벨링하지 않고 회로기판의 전극에 종래예 1, 2보다도 강한 하중(예로서, 1범프 당 20gf 이상의 가압력)으로 눌러서 범프와 전극을 직접적으로 접합할 수 있으므로, 접속저항치가 개재하는 입자 수에 의존하지 않고, 안정적으로 접속저항치를 취득할 수 있다.
또한, 종래의 레벨링 공정에서는 기판전극과의 접합시의 범프 높이를 일정하게 조정하기 위해서 실행하지만, 본 발명에서는 범프의 눌러 찌부러뜨림을 전극에의 접합과 동시에 실행할 수 있으므로, 독립된 레벨링공정이 불필요할 뿐만 아니라 접합시에 회로기판의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합할 수 있으므로, 또는, 범프에 부착시킨 도전성 페이스트를 경화해서 접합시에 도전성 페이스트를 변형시킴으로써, 범프의 레벨링을 일체 불필요하게 하여, 접합시에 회로기판의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합하므로, 뒤틀림이나 기복에 강하다.
그런데, 종래예 1에서는 10㎛/IC 칩(1개의 IC 칩 당 10㎛ 두께의 뒤틀림 치수 정밀도가 필요한 것을 의미한다), 종래예 2에서는 2㎛/IC 칩, 종래예 3에서도 1㎛/IC 칩(범프 높이 분산 ±1㎛ 이하)라고 하는 고정밀도의 기판이나 범프의 균일화가 필요하고, 실제로는, LCD에, 대표되는 유리기판이 사용된다. 이것에 대해서, 본 발명에 의하면, 접합시에 회로기판의 뒤틀림이나 기복을 변형시켜서 교정하면서 접합할 수 있으므로, 뒤틀림이나 기복이 있는 평면도가 나쁜 기판, 예로서, 수지기판, 플렉시블 기판, 다층 세라믹기판 등을 사용할 수 있고, 더욱 저렴하고 범용성이 있는 IC 칩의 접합방법을 제공할 수 있다.
또한, 전자부품과 회로기판과의 사이의 절연성수지의 체적을 전자부품과 회로기판과의 사이의 공간의 체적보다 크게 하면, 이 공간으로부터 밀려나오도록 흘러나와서, 밀봉효과를 달성할 수 있다. 따라서, 종래예 1에서 필요로 하는 도전성 접착제에 의해 IC 칩과 회로기판을 접합한 후에 IC 칩의 아래에 밀봉수지 피복 (underfill coat)을 실행할 필요가 없고, 공정을 단축할 수 있다.
그리고, 무기 충전제를 절연성수지에 그 5~90wt% 정도 배합함으로써, 절연성수지의 탄성률, 열팽창계수를 기판에 최적인 것으로 제어할 수 있다. 이에 추가하여, 통상의 도금 범프에 의해 이것을 이용하면, 범프와 회로기판의 사이에 무기 충전제가 들어가고, 접합신뢰성이 낮아진다. 그러나, 본 발명과 같이 스터드 범프(와이어본딩을 응용한 형성방법)를 이용하도록 하면, 접합개시 처음에 절연성수지 중에 들어간 뾰족한 범프에 의해서, 무기 충전제를, 또한 이에 따라서 절연성수지를, 범프의 외측 방향으로 밀어냄으로써, 범프가 변형되어가는 과정에서 무기 충전제와 절연성수지를 범프와 전극의 사이로부터 밀어내고, 불필요한 개재물을 존재시키지 않도록 할 수 있어서, 더욱 신뢰성을 향상시킬 수 있다.
또한, 동일한 중량의 무기 충전제를 배합하는 경우에는, 평균 입경 3㎛ 이상의 큰 무기 충전제를 사용하던가, 복수의 상이한 평균 입경을 갖는 무기 충전제를 사용하던가, 한 쪽의 무기 충전제의 평균 입경은, 다른 쪽의 무기 충전제의 평균 입경의 2배 이상 상이한 무기 충전제를 사용하던가, 적어도 2종류의 무기 충전제 중의 한 쪽의 무기 충전제는 3㎛을 초과하는 평균 입경을 갖고, 다른 쪽의 무기 충전제는 3㎛ 이하의 평균 입경을 갖는 무기 충전제를 사용하도록 하면, 무기 충전제의 주위에 있어서의 흡습량을 줄일 수 있고, 내습성을 향상시키는 것이 가능하게 됨과 동시에, 무기 충전제 양을 증가시킬 수 있어서, 필름화(고체화)하는 것이 용이하게 되는 것에 추가하여, 절연성수지층, 예로서, 수지시트 또는 접착제의 선팽창계수를 저하시킬 수 있고, 더욱 장수명화시킬 수 있어서, 신뢰성을 향상시킬 수 있다.
또한, 평균 입경이 큰 한 쪽의 무기 충전제는 상기 절연성수지와 동일재료로 구성되도록 하면, 응력완화작용을 달성하도록 할 수 있고, 또한, 평균 입경이 큰 한 쪽의 무기 충전제는 상기 절연성수지인 에폭시수지보다도 부드럽고, 상기 한 쪽의 무기 충전제가 압축되도록 하면, 응력완화작용을 달성하도록 할 수도 있다.
그리고, 전자부품 또는 상기 기판과 절연성수지층과의 접합 계면에서는 무기 충전제가 존재하지 않든가 그 양을 적게 하면, 절연성수지 본래의 접착성이 발휘되어서, 상기 접합 계면에서 접착성이 높은 절연성수지가 많게 되고, 전자부품 또는 상기 기판과 절연성수지와의 밀착강도를 향상시킬 수 있어서, 무기 충전제에 의한 선팽창계수를 낮추는 효과를 갖게 한 채로, 전자부품 또는 상기 기판과의 밀착성이 향상된다. 이에 따라서, 각종 신뢰성시험에서의 수명이 향상됨과 동시에, 구부러짐에 대해서의 박리강도가 향상된다.
또한, 상기 전자부품에 접촉하는 부분 또는 층에서는, 전자부품 표면에 사용되는 막 소재에 대해서 밀착성을 향상시키는 절연성수지를 사용하는 한편, 상기 기판에 접촉하는 부분 또는 층에서는, 기판표면의 재료에 대해서 밀착성을 향상시키는 절연성수지를 사용하도록 하면, 더욱 밀착성을 향상시킬 수 있다.
그리고, 상기 실시형태에 있어서, 상기 초음파를 인가해서 상기 금 범프와 상기 전극을 금속접합할 때, 및 상기 기판의 뒤틀림의 교정과 상기 범프를 눌러찌부러뜨릴 때의 양방의 공정에 있어서 상기 전자부품 및 기판의 양방 모두 가열하지 않고, 각각, 실행한 후, 상기 전자부품측으로부터, 또는 기판측으로부터, 또는, 상기 전자부품측과 상기 기판측의 양방으로부터 가열하도록 해도 좋다.
이상, 본 발명에 의하면, 회로기판과 전자부품을 접합한 후에, 전자부품과 기판의 사이에 흘려넣는 밀봉수지공정이나 범프의 높이를 일정하게 맞추는 범프 레벨링 공정을 필요로 하지 않고, 전자부품을 기판에 생산성 좋게 또한 고신뢰성으로서 접합하는 회로기판에의 전자부품의 실장방법 및 장치를 제공할 수 있다.
본 발명은, 첨부도면을 참조하면서 바람직한 실시형태에 관련해서 충분히 기재되어 있지만, 이 기술의 당업자에게는 여러가지 변형이나 수정이 있을 수 있는 것은 명백하다. 이러한 변형이나 수정은, 첨부된 청구범위에 의한 본 발명의 범위로부터 벗어나지 않는 한에 있어서, 본 발명에 포함되는 것으로 이해되어야 한다.

Claims (49)

  1. 전자부품의 실장방법에 있어서,
    와이어본딩과 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(ball)(96, 96a)을 형성하고, 상기 형성된 볼을 캐필러리(capillary)(93, 193)에 의해 전자부품 (1)의 전극(2)에 초음파 열압착해서 범프(3, 103)를 형성하고,
    무기(無機) 충전제(充塡劑)를 배합한 절연성수지에 도전 입자(10a)를 배합한 이방성 도전층(10)을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판(4)의 전극(5)의 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
    그 후, 상기 전자부품측으로부터 가열하면서, 또는 기판측으로부터 가열하면서, 또는, 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 도구(8)에 의해 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력(加壓力)으로 압압(押壓)하고, 상기 기판의 뒤틀림의 교정과 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 것을 특징으로 하는 전자부품의 실장방법.
  2. 제1항에 있어서, 상기 범프를 형성한 후에, 상기 이방성 도전층을 개재시키면서, 상기 전자부품의 상기 전극과 상기 회로기판(4)의 상기 전극(5)을 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하기 전에,
    상기 형성된 범프를, 한 번, 20gf 이하의 하중으로 압압해서 상기 범프의 네크(neck) 부분의 붕괴를 방지하도록 선단을 가지런하게 한 것을 특징으로 하는 전자부품의 실장방법.
  3. 제1항 또는 제2항에 있어서, 상기 이방성 도전층의 상기 절연성수지(6m)가 절연성 열경화성 에폭시수지이고, 이 절연성 열경화성 에폭시수지에 배합하는 상기 무기 충전제의 양은 상기 절연성 열경화성 에폭시수지의 5~90wt%인 것을 특징으로 하는 전자부품의 실장방법.
  4. 제1항 또는 제2항에 있어서, 상기 이방성 도전층의 상기 절연성수지(6m)는 처음 상기 기판에 도포할 때에 액체이고, 상기 기판에 도포후, 상기 기판을 로(爐)(503) 내에 넣어서 상기 도포된 절연성수지인 액체를 경화시킴으로써, 또는, 가열된 도구(78)에 의해 상기 도포된 절연성수지의 액체를 압압함으로써, 반고체화한 후, 상기 전자부품을 상기 기판에 탑재하는 것을 특징으로 하는 전자부품의 실장방법.
  5. 전자부품의 실장방법에 있어서,
    와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 96a)을 형성하고, 상기 형성된 볼을 캐필러리(93, 193)에 의해 전자부품(1)의 전극(2)에 초음파 열압착해서 금(金)(3, 103) 범프를 형성하고,
    상기 형성된 범프를 레벨링하지 않고, 무기 충전제를 배합한 절연성수지에 도전 입자(10a)를 배합한 이방성 도전층(10)을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판(4)의 전극(5)을, 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
    그 후, 도구(8)에 의해 상기 전자부품의 상면측으로부터 하중을 인가해서 상기 금 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 함과 동시에 초음파를 인가하여 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하고,
    이어서, 상기 전자부품의 상기 상면측으로부터 가열하면서, 또는 상기 기판측으로부터 가열하면서, 또는, 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정과 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 것을 특징으로 하는 전자부품의 실장방법.
  6. 제1항, 제2항, 제5항 중 어느 한 항에 있어서, 상기 전자부품(1)은 복수의 전극(2)을 구비하고, 상기 위치 맞춤 전에, 상기 회로기판(4)에, 상기 이방성 도전층으로서, 상기 전자부품(1)의 상기 복수의 전극(2)을 연결한 외형 치수(OL)보다 작은 형상 치수의 고형(固形) 이방성 도전막 시트(sheet)(10)를 첩부한 후 상기 위치 맞춤을 실행하고, 상기 접합에 있어서는, 상기 이방성 도전막 시트(10)를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압해서, 상기 회로기판의 뒤틀림의 교정을 동시에 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하도록 한 것을 특징으로 하는 전자부품의 실장방법.
  7. 제1항, 제2항, 제5항 중 어느 한 항에 있어서, 상기 범프를 상기 전자부품 상에 형성하는 경우에 와이어본딩과 동일하게 금속선(95)의 선단에 전기 스파크에 의해 금 볼(96a)을 형성할 때, 모따기(chamfer) 각(角)(θc)을 100°이하로 하고, 또한, 상기 금 볼과 접하는 부분에 평탄한 부위를 배치하지 않는 선단 형상을 갖는 상기 캐필러리에 의해, 선단이 대략 원추상(圓錐狀)인 상기 금 범프를 상기 전자부품의 상기 전극에 형성하는 것을 특징으로 하는 전자부품의 실장방법.
  8. 전자부품의 실장방법에 있어서,
    와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 96a)을 형성하고, 상기 형성된 볼을 캐필러리(93, 193)에 의해 전자부품(1)의 전극(2)에 범프 (3, 103)를 형성하며,
    상기 형성된 범프를 레벨링하지 않고, 무기 충전제를 배합한 절연성수지에 도전 입자(10a)를 배합한 이방성 도전층(10)을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판(4)의 전극(5)을, 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
    그 후, 소정 온도로 가열된 도구(8)에 의해 상기 전자부품의 상면으로부터 가열하면서, 가압력으로서 상기 전자부품을 상기 회로기판에 압력 P1으로 압압해서 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화하고,
    그 후, 소정 시간후, 상기 가압력을 상기 압력 P1보다 낮은 압력 P2로 강하시켜서 상기 이방성 도전층의 상기 절연성수지의 경화시의 응력을 완화하면서, 상기 전자부품과 상기 회로기판을 접합해서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 것을 특징으로 하는 전자부품의 실장방법.
  9. 제8항에 있어서, 상기 압력 P1은 20gf/범프 이상, 상기 압력 P2는 상기 압력 P1의 1/2 이하로 하는 것을 특징으로 하는 전자부품의 실장방법.
  10. 전자부품의 실장장치에 있어서,
    무기 충전제를 배합한 절연성수지에 도전 입자(10a)를 배합한 이방성 도전층 (10)을, 회로기판(4)의 전극(5) 또는 전자부품(1)에 첩부하는 장치(7, 109, 200, 201)와,
    상기 전자부품(1)의 전극(2)에, 와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 96a)을 형성하고, 이것을 캐필러리(93, 193)에 의해 상기 기판의 상기 전극에 초음파 열압착해서 형성하여 레벨링하지 않는 범프(3, 103)를 형성하는 장치(93, 193)와,
    상기 전자부품을 상기 회로기판(4)의 상기 전극(5)에 위치를 맞추어서 탑재하는 장치(600)와,
    도구(8)에 의해, 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치(8, 9)를 구비한 것을 특징으로 하는 전자부품의 실장장치.
  11. 전자부품의 실장장치에 있어서,
    무기 충전제를 배합한 절연성수지에 도전 입자(10a)를 배합한 이방성 도전층 (10)을, 회로기판(4)의 전극(5) 또는 전자부품(1)에 첩부하는 장치(7, 109, 200, 201)와,
    상기 전자부품(1)의 전극(2)에, 와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 96a)을 형성하고, 이것을 캐필러리(93, 193)에 의해 상기 기판의 상기 전극에 초음파 열압착해서 형성하여 레벨링하지 않는 금 범프(3, 103)를 형성하는 장치(93, 193)와,
    상기 전자부품을 상기 회로기판(4)의 상기 전극(5)에 위치를 맞추어서 탑재하는 장치(600)와,
    도구(628)에 의해 상기 전자부품의 상면으로부터 하중을 인가해서 상기 금 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 함과 동시에 초음파를 인가하여 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하는 장치(620)와,
    도구(8)에 의해 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정을 실행함과 동시에, 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치(8, 9)를 구비한 것을 특징으로 하는 전자부품의 실장장치.
  12. 제10항 또는 제11항에 있어서, 상기 금 볼(96a)을 형성하는 장치(93, 193)는, 상기 금 볼에 접하는 부분에 평탄한 부위를 배치하지 않는 선단 형상을 가지며 또한 모따기 각(θc)이 100°이하로 되는 상기 캐필러리를 보유하여, 상기 캐필러리에 의해 선단이 대략 원추상인 상기 금 범프를 상기 전자부품의 상기 전극에 형성하는 것을 특징으로 하는 전자부품의 실장장치.
  13. 전자부품의 실장장치에 있어서,
    무기 충전제를 배합한 절연성수지에 도전 입자(10a)를 배합한 이방성 도전층 (10)을 회로기판(4) 또는 전자부품(1)에 첩부하는 장치(7, 109, 200, 201)와,
    상기 전자부품(1)의 전극(2)에 와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 98a)을 형성하고, 이것을 캐필러리(93, 193)에 의해 상기 기판의 상기 전극에 형성해서 레벨링하지 않는 범프(3, 103)를 형성하는 장치(93, 193)와,
    상기 전자부품을 상기 회로기판(4)의 상기 전극(5)에 위치를 맞추어서 탑재하는 장치(600)와,
    소정 온도로 가열된 도구(8)에 의해, 상기 전자부품의 상면으로부터 가열하면서, 가압력으로서 상기 전자부품을 상기 회로기판에 압력 P1으로 압압해서 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화하고, 그 후, 소정 시간후, 상기 가압력을 상기 압력 P1보다 낮은 압력 P2로 강하시켜서 상기 이방성 도전층의 상기 절연성수지의 경화시의 응력을 완화하면서, 상기 전자부품과 상기 회로기판을 접합해서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치(8, 9)를 구비한 것을 특징으로 하는 전자부품의 실장장치.
  14. 제1항 또는 제2항에 있어서, 상기 이방성 도전층의 상기 절연성수지에 배합하는 상기 무기 충전제의 평균 입경(粒徑)이 3㎛ 이상인 것을 특징으로 하는 전자부품의 실장방법.
  15. 제1항 또는 제2항에 있어서, 상기 이방성 도전층의 상기 절연성수지에 배합하는 상기 무기 충전제는, 복수의 상이한 평균 입경을 갖는 적어도 2종류의 무기 충전제(6f-1, 6f-2)로서, 상기 적어도 2종류의 무기 충전제 중 한 쪽의 무기 충전제(6f-1)의 평균 입경은, 상기 적어도 2종류의 무기 충전제 중 다른 한 쪽의 무기 충전제(6f-2)의 평균 입경의 2배 이상 다른 것을 특징으로 하는 전자부품의 실장방법.
  16. 제1항 또는 제2항에 있어서, 상기 이방성 도전층은, 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 기타의 부분보다도 상기 무기 충전제의 양을 적게 한 것을 특징으로 하는 전자부품의 실장방법.
  17. 제15항에 있어서, 상기 이방성 도전층은, 상기 전자부품 및 상기 기판에 각각 접촉하는 부분이, 기타의 부분보다도 상기 무기 충전제의 양을 적게 한 것을 특징으로 하는 전자부품의 실장방법.
  18. 전자부품 유닛에 있어서,
    전자부품(1)의 전극(2)에 형성된 범프(3, 103)를, 절연성수지(6m)에 무기 충전제(6f)가 배합되어 경화된 이방성 도전층(10)을 개재시키고 또한 상기 범프가 눌려 찌부러뜨려진 상태에서, 회로기판(4)의 전극(5)에 접합되어서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하고,
    상기 이방성 도전층(10)은, 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 기타의 부분 보다도 상기 무기 충전제의 양이 적게 한 것을 특징으로 하는 전자부품 유닛.
  19. 전자부품 유닛에 있어서,
    전자부품(1)의 전극(2)에 형성된 범프(3, 103)를, 절연성수지(6m)에 무기 충전제(6f)가 배합되어 경화된 이방성 도전층(10)을 개재시키고 또한 상기 범프가 눌려 찌부러뜨려진 상태에서, 회로기판(4)의 전극(5)에 접합되어서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하고,
    상기 이방성 도전층(10)은, 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분에 위치되고 또한 상기 절연성수지에 동일한 절연성수지에 상기 무기 충전제를 배합한 제1수지층(6x)과, 상기 제1수지층에 접촉하고, 또한, 상기 제1수지층 보다도 상기 무기 충전제의 양이 적은 절연성수지로 구성되는 제2수지층 (6y)을 구비한 것을 특징으로 하는 전자부품 유닛.
  20. 제1항, 제2항, 제5항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 범프는 도금 또는 인쇄에 의해 형성한 범프인 것을 특징으로 하는 전자부품의 실장방법.
  21. 제18항 또는 제19항에 있어서, 상기 범프는 도금 또는 인쇄에 의해 형성한 범프인 것을 특징으로 하는 전자부품 유닛.
  22. 제1항, 제2항, 제5항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 이방성 도전층은, 상기 무기 충전제를 배합한 고형의 절연성수지에, 상기 무기 충전제의 평균 입경 보다 큰 평균 직경을 갖는 도전 입자(10a)를 배합한 것을 특징으로 하는 전자부품의 실장방법.
  23. 제10항 또는 제11항에 있어서, 상기 이방성 도전층은, 상기 무기 충전제(6f)를 배합한 고형의 절연성수지에, 상기 무기 충전제의 평균 입경 보다 큰 평균 직경을 갖는 도전 입자(10a)를 배합한 것을 특징으로 하는 전자부품의 실장장치.
  24. 제18항 또는 제19항에 있어서, 상기 이방성 도전층은, 상기 무기 충전제(6f)를 배합한 고형의 절연성수지에, 상기 무기 충전제의 평균 입경 보다 큰 평균 직경을 갖는 도전 입자(10a)를 배합한 것을 특징으로 하는 전자부품 유닛.
  25. 전자부품의 실장방법에 있어서,
    와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 96a)을 형성하고, 상기 형성된 볼을 캐필러리(93, 193)에 의해 전자부품(1)의 전극(2)에 초음파 열압착해서 범프(3, 103)를 형성하고,
    상기 형성된 범프를 레벨링하지 않고, 절연성수지(306m)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 절연성수지층(6, 306b)을 개재시키면서, 상기 전자부품의 상기 전극과 회로기판(4)의 전극(5)을 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
    그 후, 상기 전자부품측으로부터 가열하면서, 또는 기판측으로부터 가열하면서, 또는, 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 도구(8)에 의해 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정과 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지층을 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 것을 특징으로 하는 전자부품의 실장방법.
  26. 제25항에 있어서, 상기 범프를 형성한 후, 상기 절연성수지(306m)에 상기 무기 충전제(6f)를 배합한 상기 고체 또는 반고체의 절연성수지층(6, 306b)을 개재시키면서, 상기 전자부품의 상기 전극과 상기 회로기판(4)의 상기 전극(5)을 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하기 전에,
    상기 형성된 범프를, 한 번, 20gf 이하의 하중으로 압압해서 상기 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런하게 한 것을 특징으로 하는 전자부품의 실장방법.
  27. 제25 또는 제26항에 있어서, 상기 절연성수지(306m)가 절연성 열경화성 에폭시수지이고, 이 절연성 열경화성 에폭시수지에 배합하는 상기 무기 충전제의 양은 상기 절연성 열경화성 에폭시수지의 5~90wt%인 것을 특징으로 하는 전자부품의 실장방법.
  28. 전자부품의 실장방법에 있어서,
    와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 96a)을 형성하고, 상기 형성된 볼을 캐필러리(93, 193)에 의해 전자부품(1)의 전극(2)에 초음파 열압착해서 금 범프(3, 103)를 형성하고,
    상기 형성된 범프를 레벨링하지 않고, 절연성수지(306m)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 절연성수지층(6, 306b)을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판(4)의 전극(5)을, 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
    그 후, 도구(8)에 의해 상기 전자부품의 상면측으로부터 하중을 인가해서 상기 금 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 함과 동시에 초음파를 인가하여 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하고,
    이어서, 상기 전자부품의 상기 상면측으로부터 가열하면서, 또는 상기 기판측으로부터 가열하면서, 또는, 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정과 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 것을 특징으로 하는 전자부품의 실장방법.
  29. 제25항, 제26항, 제28항 중 어느 한 항에 있어서, 상기 전자부품(1)은 복수의 전극(2)을 구비하고, 상기 위치 맞춤 전에, 상기 회로기판(4)에, 상기 절연성수지층으로서, 상기 전자부품(1)의 상기 복수의 전극(2)을 연결한 외형 치수(OL)보다 작은 형상 치수의 고형 절연성수지 시트(6)를 첩부한 후 상기 위치 맞춤을 실행하고, 상기 접합에 있어서는, 상기 절연성수지 시트(6)를 가열하면서, 상기 전자부품을 상기 회로기판에 가압 압압해서, 상기 회로기판의 뒤틀림의 교정을 동시에 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하도록 한 것을 특징으로 하는 전자부품의 실장방법.
  30. 삭제
  31. 전자부품의 실장방법에 있어서,
    와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 96a)을 형성하고, 상기 형성된 볼을 캐필러리(93, 193)에 의해 전자부품(1)의 전극(2)에 범프 (3, 103)를 형성하며,
    상기 형성된 범프를 레벨링하지 않고, 절연성수지(306m)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 절연성수지층(6, 306b)을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판(4)의 전극(5)을, 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
    그 후, 소정 온도로 가열된 도구(8)에 의해 상기 전자부품의 상면으로부터 가열하면서, 가압력으로서 상기 전자부품을 상기 회로기판에 압력 P1으로 압압해서 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화하고,
    그 후, 소정 시간후, 상기 가압력을 상기 압력 P1보다 낮은 압력 P2로 강하시켜서 상기 절연성수지의 경화시의 응력을 완화하면서, 상기 전자부품과 상기 회로기판을 접합해서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 것을 특징으로 하는 전자부품의 실장방법.
  32. 제31항에 있어서, 상기 압력 P1은 20gf/범프 이상, 상기 압력 P2는 상기 압력 P1의 1/2 이하로 하는 것을 특징으로 하는 전자부품의 실장방법.
  33. 전자부품의 실장장치에 있어서,
    절연성수지(306m)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 절연성수지층(6, 306b)을, 회로기판(4)의 전극(5) 또는 전자부품(1)에 첩부하는 장치(7, 109, 200, 201)와,
    상기 전자부품(1)의 전극(2)에, 와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(98, 96a)을 형성하고, 이것을 캐필러리(93, 193)에 의해 상기 기판의 상기 전극에 초음파 열압착해서 형성하여 레벨링하지 않는 범프(3, 103)를 형성하는 장치(93, 193)와,
    상기 전자부품을 상기 회로기판(4)의 상기 전극(5)에 위치를 맞추어서 탑재하는 장치(600)와,
    도구(8)에 의해, 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치(8, 9)를 구비한 것을 특징으로 하는 전자부품의 실장장치.
  34. 전자부품의 실장장치에 있어서,
    절연성수지(306m)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 절연성수지층(6, 306b)을, 회로기판(4)의 전극(5) 또는 전자부품(1)에 첩부하는 장치(7, 109, 200, 201)와,
    상기 전자부품(1)의 전극(2)에, 와이어본딩에 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 96a)을 형성하고, 이것을 캐필러리(93, 193)에 의해 상기 기판의 상기 전극에 초음파 열압착해서 형성하여 레벨링하지 않는 금 범프(3, 103)를 형성하는 장치(93, 193)와,
    상기 전자부품을 상기 회로기판(4)의 상기 전극(5)에 위치를 맞추어서 탑재하는 장치(600)와,
    도구(628)에 의해 상기 전자부품의 상면으로부터 하중을 인가해서 상기 금 범프의 네크 부분의 붕괴를 방지하도록 선단을 가지런히 함과 동시에 초음파를 인가하여 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하는 장치(620)와,
    도구(8)에 의해 가열하면서, 상기 전자부품을 상기 회로기판에 1범프 당 20gf 이상의 가압력으로 압압하고, 상기 기판의 뒤틀림의 교정을 실행함과 동시에, 상기 범프를 눌러 찌부러뜨리면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치(8, 9)를 구비한 것을 특징으로 하는 전자부품의 실장장치.
  35. 전자부품의 실장장치에 있어서,
    절연성수지(306m)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 절연성수지층(6, 306b)을 회로기판(4) 또는 전자부품(1)에 첩부하는 장치(7, 109, 200, 201)와,
    상기 전자부품(1)의 전극(2)에 와이어본딩과 동일하게 금속선(95)의 선단에 전기 스파크에 의해 볼(96, 96a)을 형성하고, 이것을 캐필러리(93, 193)에 의해 상기 기판의 상기 전극에 형성해서 레벨링하지 않는 범프(3, 103)를 형성하는 장치(93, 193)와,
    상기 전자부품을 상기 회로기판(4)의 상기 전극(5)에 위치를 맞추어서 탑재하는 장치(600)와,
    소정 온도로 가열된 도구(8)에 의해, 상기 전자부품의 상면으로부터 가열하면서, 가압력으로서 상기 전자부품을 상기 회로기판에 압력 P1으로 압압해서 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지를 경화하고, 그 후, 소정 시간후, 상기 가압력을 상기 압력 P1보다 낮은 압력 P2로 강하시켜서 상기 절연성수지의 경화시의 응력을 완화하면서, 상기 전자부품과 상기 회로기판을 접합해서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 장치(8, 9)를 구비한 것을 특징으로 하는 전자부품의 실장장치.
  36. 제25항 또는 제26항에 있어서, 상기 절연성수지에 배합하는 상기 무기 충전제는, 다른 평균 입경을 갖는 복수 종류의 무기 충전제(6f-1, 6f-2)인 것을 특징으로 하는 전자부품의 실장방법.
  37. 제25항 또는 제26항에 있어서, 상기 절연성수지층(6, 306b)은, 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 기타의 부분보다도 상기 무기 충전제의 양을 적게 한 것을 특징으로 하는 전자부품의 실장방법.
  38. 제37항에 있어서, 상기 절연성수지층(6, 306b)은, 상기 전자부품 및 상기 기판에 각각 접촉하는 부분이, 기타의 부분보다도 상기 무기 충전제의 양을 적게 한 것을 특징으로 하는 전자부품의 실장방법.
  39. 제37항에 있어서, 상기 전자부품에 접촉하는 부분에는, 전자부품 표면에 사용되는 막소재(膜素材)에 대해서 밀착성을 향상시키는 절연성수지를 사용하는 한편, 상기 기판에 접촉하는 부분에는, 기판 표면의 재료에 대해서 밀착성을 향상시키는 절연성수지를 사용하도록 한 것을 특징으로 하는 전자부품의 실장방법.
  40. 제25항 또는 제26항에 있어서, 상기 절연성수지층(6, 306b)은, 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 상기 무기 충전제가 배합되지 않게 한 것을 특징으로 하는 전자부품의 실장방법.
  41. 전자부품 유닛에 있어서,
    전자부품(1)의 전극(2)에 형성된 범프(3, 103)를, 절연성수지(306m)에 무기 충전제(6f)가 배합되어 경화된 절연성수지층(6, 306b)을 개재시키고 또한 상기 범프가 눌려 찌부러뜨려진 상태에서, 회로기판(4)의 전극(5)에 접합되어서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하고,
    상기 절연성수지층(6, 306b)은, 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분이, 기타의 부분 보다도 상기 무기 충전제의 양이 적은 것을 특징으로 하는 전자부품 유닛.
  42. 전자부품 유닛에 있어서,
    전자부품(1)의 전극(2)에 형성된 범프(3, 103)를, 절연성수지(306m)에 무기 충전제(6f)가 배합되어 경화된 절연성수지층(6, 306b)을 개재시키고 또한 상기 범프가 눌려 찌부러뜨려진 상태에서, 회로기판(4)의 전극(5)에 접합되어서 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하고,
    상기 절연성수지층(6, 306b)은, 상기 전자부품 또는 상기 기판의 어느 한 쪽에 접촉하는 부분에 위치되고 또한 상기 절연성수지에 동일한 절연성수지에 상기 무기 충전제를 배합한 제1수지층(6x)과, 상기 제1수지층에 접촉하고, 또한, 상기 제1수지층 보다도 상기 무기 충전제의 양이 적은 절연성수지로 구성되는 제2수지층(6y)을 구비한 것을 특징으로 하는 전자부품 유닛.
  43. 삭제
  44. 제1항, 제2항, 제5항, 제8항, 제9항, 제25항, 제26항, 제28항, 제31항, 제32항 중 어느 한 항에 기재된 전자부품의 실장방법에 따라서 상기 전자부품이 상기 기판에 실장된 전자부품 유닛.
  45. 제11항 또는 제34항에 있어서, 상기 초음파를 인가해서 상기 금 범프와, 상기 기판의 상기 전극을 금속접합하는 장치는, 상기 전자부품의 상기 상면측으로부터, 또는 상기 기판측으로부터, 또는, 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하는 가열부재를 구비하여, 상기 금속접합시에 상기 가열부재에 의해 가열하도록 한 것을 특징으로 하는 전자부품의 실장장치.
  46. 전자부품의 실장방법에 있어서,
    무기 충전제를 배합한 절연성수지에 도전 입자(10a)를 배합한 이방성 도전층 (10)을 개재시키면서, 전자부품(1)의 전극(2)에 범프(3, 103)를 구비한 상태에서, 상기 전자부품의 상기 전극과, 회로기판(4)의 전극(5)을, 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
    그 후, 상기 전자부품측으로부터 가열하면서, 또는 기판측으로부터 가열하면서, 또는, 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 도구(8)에 의해 상기 전자부품을 상기 회로기판에 압압하고, 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 이방성 도전층의 상기 절연성수지를 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 것을 특징으로 하는 전자부품의 실장방법.
  47. 전자부품의 실장방법에 있어서,
    전자부품(1)의 전극(2)에 구비한 범프(3, 103)를 레벨링하지 않고, 절연성수지(306m)에 무기 충전제(6f)를 배합한 고체 또는 반고체의 절연성수지층(6, 306b)을 개재시키면서, 상기 전자부품의 상기 전극과, 회로기판(4)의 전극(5)을, 위치를 맞추어서 상기 전자부품을 상기 기판에 탑재하고,
    그 후, 상기 전자부품측으로부터 가열하면서, 또는 기판측으로부터 가열하면서, 또는, 상기 전자부품측과 상기 기판측의 양쪽으로부터 가열하면서, 도구(8)에 의해 상기 전자부품을 상기 회로기판에 압압하고, 상기 기판의 뒤틀림의 교정을 실행하면서, 상기 전자부품과 상기 회로기판의 사이에 개재하는 상기 절연성수지층을 경화해서, 상기 전자부품과 상기 회로기판을 접합하여 상기 전자부품의 상기 전극과 상기 회로기판의 상기 전극을 전기적으로 접속하는 것을 특징으로 하는 전자부품의 실장방법.
  48. 제1항, 제2항, 제5항, 제8항, 제9항, 제25항, 제26항, 제28항, 제31항, 제32항 중 어느 한 항에 있어서, 상기 무기 충전제는, 구상(球狀) 또는 파쇄(破碎) 실리카, 알루미나 등의 세라믹스로 구성되는 것을 특징으로 하는 전자부품의 실장방법.
  49. 제47항에 기재된 전자부품의 실장방법에 따라서 상기 전자부품이 상기 기판에 실장된 전자부품 유닛.
KR10-2001-7009227A 1999-01-29 2000-01-26 전자부품의 실장방법 및 그 장치 KR100502222B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00022015 1999-01-29
JPJP-P-1999-00021800 1999-01-29
JP2201599 1999-01-29
JP2180099 1999-01-29

Publications (2)

Publication Number Publication Date
KR20010092458A KR20010092458A (ko) 2001-10-25
KR100502222B1 true KR100502222B1 (ko) 2005-07-18

Family

ID=26358906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7009227A KR100502222B1 (ko) 1999-01-29 2000-01-26 전자부품의 실장방법 및 그 장치

Country Status (6)

Country Link
US (4) US6926796B1 (ko)
EP (1) EP1156520A4 (ko)
KR (1) KR100502222B1 (ko)
CN (1) CN1201383C (ko)
TW (1) TW478078B (ko)
WO (1) WO2000045430A1 (ko)

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268700B1 (en) 1998-01-27 2007-09-11 Hoffberg Steven M Mobile communication device
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
JP3301075B2 (ja) 1999-04-20 2002-07-15 ソニーケミカル株式会社 半導体装置の製造方法
JP3371894B2 (ja) * 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
US6985885B1 (en) * 1999-09-21 2006-01-10 Intertrust Technologies Corp. Systems and methods for pricing and selling digital goods
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
JP2004520722A (ja) * 2001-05-17 2004-07-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 基体及び当該基体に付属するチップを有する製品
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4045838B2 (ja) * 2002-04-12 2008-02-13 松下電器産業株式会社 部品装着管理方法
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP2004201285A (ja) 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
US9818136B1 (en) 2003-02-05 2017-11-14 Steven M. Hoffberg System and method for determining contingent relevance
JP3966217B2 (ja) * 2003-04-23 2007-08-29 松下電器産業株式会社 ボンディング装置およびボンディングツール
JP4206320B2 (ja) 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4851331B2 (ja) * 2003-09-29 2012-01-11 スリーエム イノベイティブ プロパティズ カンパニー マイクロフォンコンポーネントおよびその製造方法
US20050110126A1 (en) * 2003-11-25 2005-05-26 Kai-Chiang Wu Chip adhesive
JP4507582B2 (ja) * 2003-12-12 2010-07-21 パナソニック株式会社 バンプ付電子部品の実装方法
JP2005353731A (ja) * 2004-06-09 2005-12-22 Nec Compound Semiconductor Devices Ltd チップ部品実装体及び半導体装置
US20060035036A1 (en) * 2004-08-16 2006-02-16 Telephus Inc. Anisotropic conductive adhesive for fine pitch and COG packaged LCD module
US7590589B2 (en) 2004-09-10 2009-09-15 Hoffberg Steven M Game theoretic prioritization scheme for mobile ad hoc networks permitting hierarchal deference
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US7958652B2 (en) * 2005-01-07 2011-06-14 Bissell Homecare Inc. Extraction cleaning with plenum and air outlets facilitating air flow drying
JP4682657B2 (ja) * 2005-03-22 2011-05-11 パナソニック株式会社 弾性表面波デバイス
US20060286721A1 (en) * 2005-06-16 2006-12-21 Daoqiang Lu Breakable interconnects and structures formed thereby
EA012455B1 (ru) * 2005-06-17 2009-10-30 Шелл Интернэшнл Рисерч Маатсхаппий Б.В. Строительный материал, содержащий модифицированную серу в качестве связующего вещества
TWI261350B (en) * 2005-09-02 2006-09-01 Wintek Corp Electronic member with conductive connection structure
US7749806B2 (en) * 2005-09-22 2010-07-06 Chipmos Technologies Inc. Fabricating process of a chip package structure
US20070063344A1 (en) * 2005-09-22 2007-03-22 Chun-Hung Lin Chip package structure and bumping process
US8874477B2 (en) 2005-10-04 2014-10-28 Steven Mark Hoffberg Multifactorial optimization system and method
US7652214B2 (en) * 2005-11-02 2010-01-26 Panasonic Corporation Electronic component package
JP2007165383A (ja) 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
JP4848752B2 (ja) * 2005-12-09 2011-12-28 イビデン株式会社 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP4654897B2 (ja) 2005-12-09 2011-03-23 イビデン株式会社 部品実装用ピンを有するプリント配線板の製造方法
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4902229B2 (ja) * 2006-03-07 2012-03-21 ソニーケミカル&インフォメーションデバイス株式会社 実装方法
KR20080002338A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 유기 전계발광 표시장치와 그의 제조 방법
US7521284B2 (en) * 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
DE102007017641A1 (de) * 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
SG148056A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
WO2008146539A1 (ja) * 2007-05-25 2008-12-04 Shibaura Mechatronics Corporation 電子部品の実装装置及び実装方法
JP5014890B2 (ja) * 2007-06-20 2012-08-29 パナソニック株式会社 電極芯線の接合方法
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
US20090289360A1 (en) * 2008-05-23 2009-11-26 Texas Instruments Inc Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
US20100075465A1 (en) * 2008-09-25 2010-03-25 Silverbrook Research Pty Ltd Method of reducing voids in encapsulant
US8017450B2 (en) * 2008-09-25 2011-09-13 Silverbrook Research Pty Ltd Method of forming assymetrical encapsulant bead
US8322207B2 (en) * 2008-09-25 2012-12-04 Silverbrook Research Pty Ltd Tack adhesion testing device
US20100075464A1 (en) * 2008-09-25 2010-03-25 Silverbrook Research Pty Ltd Method of reducing voids in encapsulant
US20100133534A1 (en) * 2008-12-03 2010-06-03 Byung Tai Do Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
CN102334182B (zh) 2009-02-27 2015-11-25 迪睿合电子材料有限公司 半导体装置的制造方法
KR20100104911A (ko) * 2009-03-19 2010-09-29 삼성전자주식회사 반도체 패키지
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
TWI483418B (zh) * 2009-04-09 2015-05-01 Lextar Electronics Corp 發光二極體封裝方法
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
US8174131B2 (en) * 2009-05-27 2012-05-08 Globalfoundries Inc. Semiconductor device having a filled trench structure and methods for fabricating the same
CN102473591B (zh) * 2009-07-13 2014-12-10 佐治亚科技研究公司 互连封装结构及制造和使用该互连封装结构的方法
EP2466631A1 (en) 2009-09-30 2012-06-20 Sharp Kabushiki Kaisha Substrate module and manufacturing method thereof
JP2011109046A (ja) * 2009-11-20 2011-06-02 Sony Chemical & Information Device Corp 実装装置および電子モジュールの製造方法
DE102009058435A1 (de) * 2009-12-16 2011-06-22 Giesecke & Devrient GmbH, 81677 Befestigen und elektrisch leitendes Verbinden eines Chipmoduls mit einer Chipkarte
JP5759191B2 (ja) * 2010-01-29 2015-08-05 日東電工株式会社 パワーモジュール
TW201214809A (en) 2010-01-29 2012-04-01 Nitto Denko Corp Light-emitting diode device
US8547465B2 (en) 2010-01-29 2013-10-01 Nitto Denko Corporation Imaging device module
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
CN101972876B (zh) * 2010-10-18 2012-10-10 重庆平伟实业股份有限公司 一种mbs桥式整流器件焊接工艺
CN102074624B (zh) * 2010-11-29 2012-07-18 中国科学院苏州纳米技术与纳米仿生研究所 Led外延片的制备方法及装置
CN102110623B (zh) * 2010-12-13 2012-07-04 中南大学 利用超声振动实现各向异性导电膜连接芯片与基板的方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
TWI569381B (zh) * 2011-05-27 2017-02-01 住友電木股份有限公司 半導體裝置
US9117811B2 (en) * 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8381967B1 (en) * 2012-01-05 2013-02-26 Texas Instruments Incorporated Bonding a solder bump to a lead using compression and retraction forces
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8922005B2 (en) * 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
JP2013243344A (ja) * 2012-04-23 2013-12-05 Nichia Chem Ind Ltd 発光装置
JP6000626B2 (ja) 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9263360B2 (en) * 2012-07-06 2016-02-16 Henkel IP & Holding GmbH Liquid compression molding encapsulants
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8866285B2 (en) 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
TW201436665A (zh) * 2013-03-07 2014-09-16 Delta Electronics Inc 電路板設置緩衝墊的自動化製程及結構
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
KR102149375B1 (ko) * 2013-07-31 2020-08-28 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그의 제조 방법
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US8877630B1 (en) * 2013-11-12 2014-11-04 Chipmos Technologies Inc. Semiconductor structure having a silver alloy bump body and manufacturing method thereof
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP6432416B2 (ja) 2014-04-14 2018-12-05 日亜化学工業株式会社 半導体装置
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9368340B2 (en) 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
JP2016029698A (ja) * 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法
JP5967629B2 (ja) 2014-11-17 2016-08-10 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 回路モジュール及びその製造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
DK3124947T3 (en) * 2015-07-31 2019-04-01 Kistler Holding Ag PRESSURE SENSOR
JP6575220B2 (ja) * 2015-08-18 2019-09-18 富士電機株式会社 半導体装置
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
ITUB20155111A1 (it) * 2015-11-04 2017-05-04 St Microelectronics Srl Dispositivo a semiconduttore e relativo procedimento
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
KR102446768B1 (ko) * 2015-12-14 2022-09-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9627299B1 (en) * 2016-02-11 2017-04-18 Texas Instruments Incorporated Structure and method for diminishing delamination of packaged semiconductor devices
CN105895539B (zh) * 2016-06-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN106556467B (zh) * 2016-10-21 2020-02-25 芜湖赋兴光电有限公司 一种acf压焊温度检测方法
US10147702B2 (en) * 2016-10-24 2018-12-04 Palo Alto Research Center Incorporated Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste
JPWO2018092242A1 (ja) 2016-11-17 2019-10-10 オリンパス株式会社 素子接合体、撮像モジュール、内視鏡、および素子接合体の製造方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10881007B2 (en) * 2017-10-04 2020-12-29 International Business Machines Corporation Recondition process for BGA using flux
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
JP7160302B2 (ja) 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7185252B2 (ja) * 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
US10930758B2 (en) 2018-08-13 2021-02-23 International Business Machines Corporation Space deposition between source/drain and sacrificial layers
JP2020061406A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 半導体装置
TWI800538B (zh) * 2018-10-08 2023-05-01 晶元光電股份有限公司 發光元件
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same
DE102018221148A1 (de) * 2018-12-06 2020-06-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
EP3787013A1 (en) * 2019-08-27 2021-03-03 Heraeus Deutschland GmbH & Co KG Method of connecting an electrical conductive item with an uv curable substance, corresponding device and method of use
US11211320B2 (en) 2019-12-31 2021-12-28 Texas Instruments Incorporated Package with shifted lead neck
JP7293160B2 (ja) * 2020-03-24 2023-06-19 株式会社東芝 半導体装置
US11842982B2 (en) * 2020-11-02 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor package with curing layer between semiconductor chips

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998030073A1 (en) * 1996-12-27 1998-07-09 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828337A (ja) * 1981-07-06 1983-02-19 Toshiba Corp 接着方法
JPS626652A (ja) 1985-07-01 1987-01-13 Nippon Shiyotsuken Kk 液体調味料の製造方法
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JP3159121B2 (ja) 1987-09-30 2001-04-23 カシオ計算機株式会社 情報受信装置
JPH0499034A (ja) 1990-08-06 1992-03-31 Matsushita Electric Ind Co Ltd バンプ形成方法およびバンプ形成装置
JPH0513119A (ja) 1991-07-04 1993-01-22 Sharp Corp 電子部品接続用テープコネクタ
JPH0570750A (ja) * 1991-09-10 1993-03-23 Fujitsu Ltd 導電性接着剤
JPH05167212A (ja) * 1991-12-16 1993-07-02 Matsushita Electric Works Ltd 金属ベース基板
JP3091004B2 (ja) * 1991-12-16 2000-09-25 日東電工株式会社 電子部品キャリア用カバ−テ−プの接続方法
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
JPH0666355A (ja) 1992-08-20 1994-03-08 Mitsubishi Motors Corp 自動車のエンジンとトルクコンバータとの結合構造
US5485949A (en) 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
JPH06333965A (ja) * 1993-05-20 1994-12-02 Three Bond Co Ltd 異方導電性接着剤シート
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
JP3233535B2 (ja) 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5686703A (en) * 1994-12-16 1997-11-11 Minnesota Mining And Manufacturing Company Anisotropic, electrically conductive adhesive film
JP3454977B2 (ja) 1995-07-17 2003-10-06 株式会社東芝 半導体装置及びその製造方法
JPH08213434A (ja) * 1995-02-08 1996-08-20 Toshiba Corp ボンディング装置およびボンディング方法
JP3160175B2 (ja) 1995-02-13 2001-04-23 三菱電機株式会社 電子部品の実装方法
JP3347911B2 (ja) 1995-04-26 2002-11-20 松下電器産業株式会社 半導体装置の実装方法
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JP3343317B2 (ja) 1995-12-04 2002-11-11 松下電器産業株式会社 半導体ユニット及びその半導体素子の実装方法
JP3672988B2 (ja) * 1995-12-06 2005-07-20 松下電器産業株式会社 接着剤の製造方法
JP2930186B2 (ja) 1996-03-28 1999-08-03 松下電器産業株式会社 半導体装置の実装方法および半導体装置の実装体
US5895976A (en) 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
JPH104097A (ja) 1996-06-14 1998-01-06 Sharp Corp バンピング用キャピラリ
JPH1013002A (ja) 1996-06-20 1998-01-16 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JPH1084014A (ja) 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
DE69729759T2 (de) * 1996-10-01 2005-07-07 Matsushita Electric Industrial Co., Ltd., Kadoma Integrierte Schaltung oder Platine mit einer Höckerelektrode und Verfahren zu Ihrer Herstellung
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
JP4440352B2 (ja) 1997-02-17 2010-03-24 日立化成工業株式会社 回路部材接続用接着剤
TWI242679B (en) * 1997-02-19 2005-11-01 Alps Electric Co Ltd Method for mounting electric component
JP3440190B2 (ja) 1997-03-06 2003-08-25 株式会社新川 ワイヤボンディング方法
JPH10256306A (ja) 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 回路板の製造法
JP3947296B2 (ja) 1997-04-02 2007-07-18 日東電工株式会社 シート状封止材料およびそれを用いた半導体装置の製法
JP3999840B2 (ja) 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JPH10308417A (ja) 1997-05-02 1998-11-17 Oki Electric Ind Co Ltd 半導体素子の接続構造及びその接続方法
JPH10321669A (ja) 1997-05-22 1998-12-04 Murata Mfg Co Ltd 電子部品の実装方法および実装構造
JP3308855B2 (ja) * 1997-05-27 2002-07-29 三菱電機株式会社 半導体装置の製造方法
DE1025587T1 (de) 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JPH1154662A (ja) 1997-08-01 1999-02-26 Nec Corp フリップチップ樹脂封止構造及び樹脂封入方法
US6057178A (en) 1997-09-26 2000-05-02 Siemens Aktiengesellschaft Method of padding an electronic component, mounted on a flat substrate, with a liquid filler
JP3119230B2 (ja) 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
US6589376B1 (en) * 1998-04-28 2003-07-08 International Business Machines Corporation Method and composition for mounting an electronic component and device formed therewith
JP2000031345A (ja) 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP4469503B2 (ja) 1998-09-01 2010-05-26 パナソニック株式会社 バンプ接合判定装置及び方法、並びに半導体部品製造装置及び方法
JP2000223534A (ja) 1999-01-29 2000-08-11 Toshiba Corp 半導体実装装置及び半導体チップの実装方法
KR100502222B1 (ko) 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
JP3365367B2 (ja) 1999-09-14 2003-01-08 ソニーケミカル株式会社 Cog実装品および接続材料
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP4085788B2 (ja) 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
US6916684B2 (en) 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US6982492B2 (en) 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
US7081675B2 (en) 2004-08-16 2006-07-25 Telephus Inc. Multilayered anisotropic conductive adhesive for fine pitch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998030073A1 (en) * 1996-12-27 1998-07-09 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board

Also Published As

Publication number Publication date
US7683482B2 (en) 2010-03-23
TW478078B (en) 2002-03-01
CN1339174A (zh) 2002-03-06
US20050224974A1 (en) 2005-10-13
US6926796B1 (en) 2005-08-09
US8007627B2 (en) 2011-08-30
CN1201383C (zh) 2005-05-11
US20050155706A1 (en) 2005-07-21
US20070013067A1 (en) 2007-01-18
KR20010092458A (ko) 2001-10-25
WO2000045430A1 (en) 2000-08-03
EP1156520A4 (en) 2004-08-25
EP1156520A1 (en) 2001-11-21

Similar Documents

Publication Publication Date Title
KR100502222B1 (ko) 전자부품의 실장방법 및 그 장치
US6981317B1 (en) Method and device for mounting electronic component on circuit board
JP4097378B2 (ja) 電子部品の実装方法及びその装置
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
JP3625646B2 (ja) フリップチップ実装方法
KR100746330B1 (ko) 초음파를 이용한 전자부품간의 접속방법
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP5066935B2 (ja) 電子部品および電子装置の製造方法
JP4097379B2 (ja) 電子部品の実装方法及びその装置
JP2000113919A (ja) 電気的接続装置と電気的接続方法
US6376050B1 (en) Electric connecting method and apparatus
JP4977194B2 (ja) 電子部品の実装方法
WO2009141949A1 (ja) 実装構造体の製造方法、および実装構造体
JP2001044606A (ja) 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法
JP4459258B2 (ja) 電子部品の実装方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP3974834B2 (ja) 電子部品の装着方法
JP2003188212A (ja) 半導体装置及びその製造方法
JP3854979B2 (ja) 電子部品の実装方法及び基板モジュール
JP2002134558A (ja) 半導体装置及びその製造方法
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JP3914332B2 (ja) 半導体装置の製造方法
JP2010267772A (ja) 実装構造体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee