WO2009141949A1 - 実装構造体の製造方法、および実装構造体 - Google Patents

実装構造体の製造方法、および実装構造体 Download PDF

Info

Publication number
WO2009141949A1
WO2009141949A1 PCT/JP2009/001264 JP2009001264W WO2009141949A1 WO 2009141949 A1 WO2009141949 A1 WO 2009141949A1 JP 2009001264 W JP2009001264 W JP 2009001264W WO 2009141949 A1 WO2009141949 A1 WO 2009141949A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating resin
mounting structure
circuit board
curing
heating
Prior art date
Application number
PCT/JP2009/001264
Other languages
English (en)
French (fr)
Inventor
樋口貴之
戸村善広
登一博
熊澤謙太郎
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010512917A priority Critical patent/JP5552423B2/ja
Priority to US12/992,306 priority patent/US8436253B2/en
Priority to CN200980118786.4A priority patent/CN102037549B/zh
Publication of WO2009141949A1 publication Critical patent/WO2009141949A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • the heated heating and pressing tool 107 is pressed from above the IC chip 101 to perform heating and pressing simultaneously, and the bumps 103 cause the electrodes 102 of the IC chip 101 and the circuit board 104 to be pressed.
  • the electrodes 105 are joined together.
  • the insulating resin 106 is cured by heating at this time, and the gap between the IC chip 101 and the circuit board 104 is sealed.
  • the pressurizing step starts the pressurization after the insulating resin having a low curing temperature starts to be cured and before the insulating resin having a high curing temperature is cured. It is a manufacturing method of the mounting structure of the 2nd invention.
  • the twelfth invention related to the present invention is: The mounting structure according to any one of the first to eleventh inventions related to the present invention, wherein a difference in curing temperature between the insulating resin having a low curing temperature and the insulating resin having a high curing temperature is 30 ° C. or more. It is a manufacturing method.
  • the pressure for compressing the insulating resin 17 can be further reduced. It becomes difficult to inhibit the curing shrinkage of 16, and is more preferable.

Abstract

　実装構造体の製造時、実装工程において高精度に位置合わせして電子部品を回路基板に実装しても、その後の接合工程における加圧の過程で、位置合わせしたバンプと回路基板の電極がズレてしまう。 　第１硬化温度で硬化する第１絶縁性樹脂１７および第１硬化温度よりも高い第２硬化温度で硬化する第２絶縁性樹脂１６の２種類の絶縁性樹脂１９を、回路基板１４上に形成する絶縁性樹脂配置ステップと、電子部品１１に形成されたバンプ１３が、回路基板の対向電極１５に相対するように位置合わせする実装ステップと、その後に、本格加圧を行って電子部品と回路基板とを接合する本格加圧ステップとを備える。また、本格加圧前または本格加圧中に、第１硬化温度に達するように加熱する第１硬化ステップと、第１絶縁性樹脂の硬化後、本格加圧中または本格加圧後に、第２硬化温度に達するように加熱する第２硬化ステップとを備える。

Description

実装構造体の製造方法、および実装構造体
　本発明は、電子回路用プリント基板に電子部品を実装した実装構造体、およびその製造方法に関するものである。
　本明細書では、電子回路用プリント基板を単に「回路基板」と称するが、この「回路基板」は、インタポーザや電子部品が装着される他の部品などの被装着体を意味する。
　本発明は、例えば、このような回路基板に、ＩＣチップ、ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）、ＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）や表面弾性波（ＳＡＷ）デバイスなどの電子部品を単体（ＩＣチップの場合にはベアＩＣ）状態で実装する製造方法、およびその製造方法により製造された実装構造体に関するものである。
　今日、電子回路基板は、あらゆる製品に使用されるようになり、日増しにその性能が向上し、回路基板上で用いられる周波数も高くなっており、インピーダンスが低くなるフリップチップ実装は高周波を使用する電子機器に適した実装方法となっている。また、携帯機器の増加から、回路基板にＩＣチップをパッケージではなく裸のまま搭載するフリップチップ実装が求められている。また、上記フリップチップ以外にもＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）等が用いられるようになってきている。
　従来、電子機器の回路基板にＩＣチップなどの電子部品を接合する方法としては、電子部品の電極と回路基板の電極とをＡｕ線を用いて作られる突起バンプによって接続し、絶縁性の樹脂のシートもしくはペーストで封止し、加熱加圧して絶縁性樹脂を硬化させて、電子部品実装構造体を製造する方法が提案されている（例えば、特許文献１参照）。
　図８（ａ）～（ｃ）に、特許文献１で提案されている従来の実装構造体の製造方法を説明するための断面模式図を示す。なお、図８（ａ）～（ｃ）において、バンプ１０３の形状は模式的に表したものである。
　図８（ａ）に示すように、ＩＣチップ（電子部品）１０１の電極１０２に、Ａｕ線を用いてバンプ１０３を形成しておく。回路基板１０４の両面には、電極１０５が設けられている。
　図８（ａ）に示すように、回路基板１０４側にペースト状の熱硬化性の絶縁性樹脂１０６を塗布し、接合ツール１００によって吸着保持したＩＣチップ１０１に形成したバンプ１０３が、回路基板１０４の電極１０５に相対するように位置合わせし、接合ツール１００を降下させて、図８（ｂ）に示すように、バンプ１０３と相対する電極１０５が軽く接触する程度に実装する。なお、図８（ａ）において、絶縁性樹脂１０６として、回路基板１０４にペースト状の絶縁性樹脂を塗布する代わりに、シート状の絶縁性樹脂を回路基板１０４に貼り付けるようにしてもよい。
　その後、図８（ｃ）に示すように、ＩＣチップ１０１の上から、加熱された加熱加圧ツール１０７を押し付け加熱と加圧を同時に行い、バンプ１０３によりＩＣチップ１０１の電極１０２と回路基板１０４の電極１０５間を接合させる。このときの加熱により絶縁性樹脂１０６が硬化し、ＩＣチップ１０１と回路基板１０４間が封止される。
　このように、従来の実装構造体の製造方法は、図８（ａ）および（ｂ）に示した実装工程と、図８（ｃ）に示した接合工程とに分かれている。
特開２００４－３１２０５１号公報
　しかしながら、上記した従来の製造方法では、接合工程における加圧の過程で、実装工程で位置合わせしたバンプ１０３と回路基板１０４の電極１０５とがズレてしまうという問題があった。
　すなわち、図８（ａ）および（ｂ）に示した実装工程において、精度良く位置合わせを行いＩＣチップ１０１を回路基板１０４に実装できても、図８（ｃ）の接合工程において、電極１０２と電極１０５間をバンプ１０３で接合するための加圧の過程で、加熱加圧ツール１０７の傾きや加熱による絶縁性樹脂１０６の流動により、バンプ１０３が、電極１０５からズレてしまったり、完全に電極１０５から離れてしまったりすることがあった。
　本発明は、上記従来の課題を考慮して、加熱加圧を行う接合工程において生じる、バンプと相対する電極との位置ズレを抑制できる、実装構造体およびその製造方法を提供することを目的とする。
　上述した課題を解決するために、第１の本発明は、
　第１の硬化温度で硬化する第１絶縁性樹脂および前記第１の硬化温度よりも高い第２の硬化温度で硬化する第２絶縁性樹脂の２種類の絶縁性樹脂を、回路基板上に形成する絶縁性樹脂配置ステップと、
　電子部品または前記回路基板に形成されたバンプが、前記回路基板または前記電子部品の対向電極に相対するように、前記２種類の絶縁性樹脂の上から前記電子部品を位置合わせする、少なくとも前記バンプと前記対向電極とが接触する程度の事前加圧を含む実装ステップと、
　前記実装ステップの後、本格加圧を行って前記電子部品と前記回路基板とを接合する本格加圧ステップとを備えた実装構造体の製造方法であって、
　前記本格加圧前または前記本格加圧中に、前記第１絶縁性樹脂が前記第１の硬化温度に達するように加熱する第１絶縁性樹脂硬化ステップと、
　前記第１絶縁性樹脂の硬化後、前記本格加圧中または前記本格加圧後に、前記第２絶縁性樹脂が前記第２の硬化温度に達するように加熱する第２絶縁性樹脂硬化ステップと、を少なくとも備えた、実装構造体の製造方法である。
　また、第２の本発明は、
　前記第１絶縁性樹脂硬化ステップの前記本格加圧前の加熱とは、前記実装ステップの前記事前加圧中の加熱、または、前記実装ステップ後、前記本格加圧ステップ前の加熱である、第１の本発明の実装構造体の製造方法である。
　また、第３の本発明は、
　前記実装ステップの前記事前加圧中の加熱による温度上昇、または、前記実装ステップ後、前記本格加圧ステップ前の加熱による温度上昇と、前記第２絶縁性樹脂硬化ステップにおける加熱による温度上昇とは、連続的である、第２の本発明の実装構造体の製造方法である。
　また、第４の本発明は、
　前記実装ステップの前記事前加圧中の加熱による温度上昇、または、前記実装ステップ後、前記本格加圧ステップ前の加熱による温度上昇と、前記第２絶縁性樹脂硬化ステップにおける加熱による温度上昇とは、不連続的である、第２の本発明の実装構造体の製造方法である。
　また、第５の本発明は、
　前記第１の硬化温度を経由して前記第２の硬化温度に達するまでの温度上昇は、連続的である、第１の本発明の実装構造体の製造方法である。
　また、第６の本発明は、
　前記第１の硬化温度に達するまで加熱した後、所定期間後に、前記第２の硬化温度に達するまで加熱する、第１の本発明の実装構造体の製造方法である。
　また、第７の本発明は、
　前記実装ステップ中に、前記第１の硬化温度よりも低い温度による事前加熱を行う、第１の本発明の実装構造体の製造方法である。
　また、第８の本発明は、
　前記本格加圧による圧力は、前記バンプの数が多い実装構造体の場合の方が、前記バンプの数がより少ない実装構造体の場合よりも小さい、第１～第７のいずれかの本発明の実装構造体の製造方法である。
　また、第９の本発明は、
　前記絶縁性樹脂配置ステップでは、前記回路基板の前記バンプまたは前記対向電極が前記第２の絶縁性樹脂の領域に配置されるように前記２種類の絶縁性樹脂を配置する、第１～第８のいずれかの本発明の実装構造体の製造方法である。
　また、第１０の本発明は、
　前記２種類の絶縁性樹脂は、前記第１の絶縁性樹脂の領域と前記第２の絶縁性樹脂の領域が縞状に配置されるように形成されている、第９の本発明の実装構造体の製造方法である。
　また、第１１の本発明は、
　前記２種類の絶縁性樹脂は、前記第２の絶縁性樹脂が前記第１の絶縁性樹脂の周りを取り囲むように配置されている、第１～第８のいずれかの本発明の実装構造体の製造方法である。
　また、第１２の本発明は、
　前記第１の絶縁性樹脂と前記第２の絶縁性樹脂との硬化温度の差は、３０℃以上である、第１～第１１のいずれかの本発明の実装構造体の製造方法である。
　また、第１３の本発明は、
　電子部品と、回路基板と、前記電子部品および前記回路部品の間に挟まれ封止する絶縁性樹脂とを備えた実装構造体であって、
　前記電子部品または前記回路基板にはバンプが形成されており、前記バンプは、相対する、前記回路基板または前記電子部品の対向電極に接続されており、
　前記絶縁性樹脂は、硬化温度が異なる２種類の絶縁性樹脂が複数の領域に配置されており、前記２種類の絶縁性樹脂のうち硬化温度の高い方の絶縁性樹脂の領域に前記バンプが配置されている実装構造体である。
　また、本発明に関連する第１の発明は、
　電子部品と回路基板とを接合した実装構造体の製造方法であって、
　前記電子部品と前記回路基板との間に、硬化温度が異なる２種類の絶縁性樹脂を挟んで、前記電子部品または前記回路基板に形成されたバンプが、前記回路基板または前記電子部品の対向電極に相対するように位置合わせする実装ステップと、
　前記実装ステップ中または前記実装ステップ後に、段階的または連続的に温度を上昇させることによって、硬化温度の低い絶縁性樹脂を先に硬化させ、硬化温度の高い絶縁性樹脂を後に硬化させる加熱ステップと、
　前記加熱ステップの最初からまたは途中から、前記電子部品と前記回路基板とを加圧する加圧ステップとを備えた、実装構造体の製造方法である。
　また、本発明に関連する第２の発明は、
　前記実装ステップでは、前記バンプが前記硬化温度の高い絶縁性樹脂の領域に配置されるように前記２種類の絶縁性樹脂を配置する、本発明に関連する第１の発明の実装構造体の製造方法である。
　また、本発明に関連する第３の発明は、
　前記加圧ステップは、前記硬化温度の低い絶縁性樹脂が硬化し始めた以降で、かつ前記硬化温度の高い絶縁性樹脂が硬化する前に加圧を開始する、本発明に関連する第１または第２の発明の実装構造体の製造方法である。
　また、本発明に関連する第４の発明は、
　前記加熱ステップは、前記実装ステップ中に、前記硬化温度の低い絶縁性樹脂の硬化温度よりも高く、かつ前記硬化温度の高い絶縁性樹脂の硬化温度よりも低い温度によって加熱して、前記硬化温度の低い絶縁性樹脂を硬化させ、
　その後、前記加圧ステップは、加圧を開始するとともに、前記加熱ステップは、前記硬化温度の高い絶縁性樹脂の硬化温度よりも高い温度によってさらに加熱して、前記硬化温度の高い絶縁性樹脂を硬化させる、本発明に関連する第３の発明の実装構造体の製造方法である。
　また、本発明に関連する第５の発明は、
　前記加熱ステップは、前記実装ステップ後に、前記硬化温度の高い絶縁性樹脂の硬化温度よりも高い温度によって加熱し、
　前記加圧ステップは、前記硬化温度の低い絶縁性樹脂が硬化し始めた以降で、かつ前記硬化温度の高い絶縁性樹脂が硬化していないときに、加圧を開始する、本発明に関連する第３の発明の実装構造体の製造方法である。
　また、本発明に関連する第６の発明は、
　前記加熱ステップは、前記実装ステップ後に、前記硬化温度の高い絶縁性樹脂の硬化温度よりも高い温度によって加熱し、
　前記加圧ステップは、前記加熱ステップの最初から加圧を開始する、本発明に関連する第１または第２の発明の実装構造体の製造方法である。
　また、本発明に関連する第７の発明は、
　前記実装ステップ中に、前記硬化温度の低い絶縁性樹脂の硬化温度よりも低い温度による事前加熱を行ってもよい、本発明に関連する第５または第６の発明の実装構造体の製造方法である。
　また、本発明に関連する第８の発明は、
　前記実装ステップ中に、少なくとも前記バンプと前記対向電極とが接触する程度の事前加圧を行ってもよい、本発明に関連する第１～第７のいずれかの発明の実装構造体の製造方法である。
　また、本発明に関連する第９の発明は、
　前記加圧ステップにおいて加圧する圧力は、前記バンプの数が多い実装構造体の場合の方が、前記バンプの数がより少ない実装構造体の場合よりも小さい、本発明に関連する第１または第２の発明の実装構造体の製造方法である。
　また、本発明に関連する第１０の発明は、
　前記２種類の絶縁性樹脂は、前記硬化温度の低い絶縁性樹脂の領域と前記硬化温度の高い絶縁性樹脂の領域が縞状に配置されるように形成されている、本発明に関連する第２の発明の実装構造体の製造方法である。
　また、本発明に関連する第１１の発明は、
　前記２種類の絶縁性樹脂は、前記硬化温度の高い絶縁性樹脂の内部に、前記硬化温度の低い絶縁性樹脂が内包されている、本発明に関連する第１または第２の発明の実装構造体の製造方法である。
　また、本発明に関連する第１２の発明は、
　前記硬化温度の低い絶縁性樹脂と前記硬化温度の高い絶縁性樹脂との硬化温度の差は、３０℃以上である、本発明に関連する第１～第１１のいずれかの発明の実装構造体の製造方法である。
　本発明により、加熱加圧を行う接合工程において生じる、バンプと相対する電極との位置ズレを抑制できる、実装構造体およびその製造方法を提供できる。
（ａ）本発明の実施の形態１の実装構造体の製造方法を説明するための、実装工程を示す断面模式図、（ｂ）本発明の実施の形態１の実装構造体の製造方法を説明するための、実装工程を示す断面模式図、（ｃ）本発明の実施の形態１の実装構造体の製造方法を説明するための、接合工程を示す断面模式図 本発明の実施の形態１の絶縁性樹脂シートの構成例の斜視図 （ａ）本発明の実施の形態１の他の構成の実装構造体の製造方法を説明するための、実装工程を示す断面模式図、（ｂ）本発明の実施の形態１の他の構成の実装構造体の製造方法を説明するための、実装工程を示す断面模式図、（ｃ）本発明の実施の形態１の他の構成の実装構造体の製造方法を説明するための、接合工程を示す断面模式図 （ａ）本発明の実施の形態２の実装構造体の断面模式図、（ｂ）本発明の実施の形態２の絶縁性樹脂シートの構成例の斜視図 （ａ）本発明の実施の形態３の実装構造体の断面模式図、（ｂ）本発明の実施の形態３の絶縁性樹脂シートの構成例の斜視図 （ａ）本発明の実施例のＩＣチップの下面図、（ｂ）バンプを千鳥配置した場合のＩＣチップの下面図、（ｃ）バンプを全面に配置した場合のＩＣチップの下面図 実施例の各プロセスの、実装ステップおよび加熱加圧ステップの処理内容を示す図 （ａ）従来の実装構造体の製造方法を説明するための、実装工程を示す断面模式図、（ｂ）従来の実装構造体の製造方法を説明するための、実装工程を示す断面模式図、（ｃ）従来の実装構造体の製造方法を説明するための、接合工程を示す断面模式図
符号の説明
　１０　接合ツール
　１１、２１　ＩＣチップ（電子部品）
　１２、２２　ＩＣチップの電極部
　１３、２３　バンプ
　１４、２４　回路基板
　１５、２５　回路基板の電極部
　１６、２６、３６　絶縁性樹脂（硬化温度高い）
　１７、２７、３７　絶縁性樹脂（硬化温度低い）
　１８　加熱加圧ツール
　１９、２９、３９　絶縁性樹脂シート
　以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
　（実施の形態１）
　以下、本発明の実施の形態１にかかる実装構造体の製造方法およびその製造方法により製造された実装構造体の構成について、図１および図２を参照しながら説明する。
　図１（ａ）～（ｃ）に、本実施の形態１の実装構造体の製造方法を説明するための断面模式図を示す。実際の実装構造体には数多くのバンプおよび電極が設けられるが、ここでは説明をわかりやすくするために、側面から見て２つのバンプが設けられた構成の模式図を用いて説明する。なお、図１（ａ）～（ｃ）において、バンプ１０３の形状は模式的に表したものである。
　図１（ａ）に示すように、本発明の電子部品の一例であるＩＣチップ１１の表面には、回路配線或いは電極部１２が形成されている。ここでは、電極部１２の例としてＡｌパッドの電極が形成されている。なお、電極の材質はＡｕやＣｕなどでもよく、また下地としてＮｉ等のメッキをした上に金属をメッキした電極でもよい。
　このＩＣチップ１１上の電極部１２に、ワイヤボンディング装置等を用いて、金属線、例えば、金ワイヤ（金線）（なお、金属線の例としては、スズ、アルミニウム、銅、またはこれらの金属に微量元素を含有させた合金のワイヤなどがある。）を熱と超音波をかけながら、電極部１２と接合させ、接合部の面積が大きくなるように押し付けながら、最後は引きちぎり、先端が細くなるようにバンプ（突起電極）１３を形成する。
　次に、電極部１５が形成された回路基板１４上に、ＩＣチップ１１の大きさより若干大きな寸法にてカットされた絶縁性樹脂のシート１９を配置する。
　なお、回路基板１４のＩＣチップ１１に接合する側の面に形成された電極部１５は、接合されるＩＣチップ１１に形成されたバンプ１３に対向する位置に配置されている。
　また、この場合の回路基板１４の電極部１５が、本発明の対向電極の一例にあたる。また、回路基板１４上に絶縁性樹脂シート１９を配置する工程が、本発明の絶縁性樹脂配置ステップの一例にあたる。
　図２に、回路基板１４上に配置する絶縁性樹脂シート１９の構成例の斜視図を示す。
　回路基板１４上に配置する絶縁性樹脂シート１９は、硬化温度の異なる２種類の絶縁性樹脂により構成された混合樹脂であり、図２に示すように、硬化温度の高い絶縁性樹脂１６と、絶縁性樹脂１６よりも硬化温度の低い絶縁性樹脂１７が、縞状に配置されている。
　回路基板１４として、セラミック多層基板、ＦＰＣ、ガラス布積層エポキシ基板（ガラエポ基板）、ガラス布積層ポリイミド樹脂基板、アラミド不織布エポキシ基板（例えば、松下電器産業株式会社製のアリブ「ＡＬＩＶＨ」（登録商標）として販売されている樹脂多層基板）などが用いられる。
　なお、硬化温度の高い絶縁性樹脂１６が、本発明の第２絶縁性樹脂の一例にあたり、絶縁性樹脂１６よりも硬化温度の低い絶縁性樹脂１７が、本発明の第１絶縁性樹脂の一例にあたる。
　また、この回路基板１４上の電極部１５は、例としてＣｕの上にＮｉをメッキし表面をＡｕのフラッシュメッキしたものを使用するが、上記でＩＣチップ１１の電極部１２の材質として挙げたものと同じ材質であっても良い。また、電極部１５は、ＩＣチップ１１の電極部１２と材質が同じであってもよいし、異なっていてもよい。
　また、図２に示した絶縁性樹脂１６および絶縁性樹脂１７で構成される混合絶縁性樹脂（絶縁性樹脂シート１９）としては、例えば無機フィラーを配合した固体または半固体の絶縁性樹脂層のシートが用いられる。この混合絶縁性樹脂は、例えば６０～１２０℃（好ましくは、温度は低い方が良い）に熱せられた貼付けツール等により、例えば５～１０ｋｇｆ／ｃｍ２程度の圧力で、電極部１５が形成された回路基板１４上に貼り付けられる。
　ここで、絶縁性樹脂１６、１７としては、球状または破砕シリカ、アルミナ等のセラミックスなどの無機系フィラーを絶縁性樹脂に分散させて混合し、これをドクターブレード法などにより平坦化し溶剤成分を気化させ固体化したものが好ましいとともに、後工程のリフロー工程での高温に耐えうる程度の耐熱性（例えば、２４０℃に１０秒間耐えうる程度の耐熱性）を有することが好ましい。
　これらの絶縁性樹脂１６、１７として、例えば、絶縁性熱硬化性樹脂（例えば、エポキシ樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ビスマレイミド、フェノール樹脂、ポリエステル樹脂、シリコーン樹脂、オキセタン樹脂など、様々な樹脂を含むことができる）を用いる。これらの絶縁性熱硬化性樹脂は、単独で用いてもよく、２種類以上を組み合わせて用いてもよい。これらのうちでは、特にエポキシ樹脂が好適である。エポキシ樹脂には、ビスフェノール型エポキシ樹脂、多官能エポキシ樹脂、可撓性エポキシ樹脂、臭素化エポキシ樹脂、グリシジルエステル型エポキシ樹脂、高分子型エポキシ樹脂の群から選ばれるエポキシ樹脂も用いることができる。その中でも、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などが好適に用いられる。また、これらを変性させたエポキシ樹脂も用いられる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。
　また、場合によっては、絶縁性熱硬化性樹脂に絶縁性熱可塑性樹脂（例えば、ポニフェニレンサルファイド（ＰＰＳ）、ポリカーボネイト、変性ポリフェニレンオキサイド（ＰＰＯ）など）を混合したものなどを使用することもできる。絶縁性熱硬化性樹脂に熱可塑性樹脂を混合したものを使用する場合には、熱硬化性樹脂の方が支配的に機能するため、熱硬化性樹脂のみの場合と同様に加熱することにより硬化する。
　ここでは、代表例として絶縁性熱硬化性樹脂を用いた場合について、以下の説明を続ける。
　上記のような絶縁性熱硬化性樹脂と組み合わせて用いる硬化剤としては、チオール系化合物、変性アミン系化合物、多官能フェノール系化合物、イミダゾール系化合物、および酸無水物系化合物の群から選ばれる化合物を用いることができる。これらは単独で用いてもよく、２種類以上を組み合わせて用いてもよい。
　絶縁性樹脂１６および絶縁性樹脂１７として、上記した絶縁性熱硬化性樹脂と硬化剤の組み合わせで硬化温度に差があるものが用いられ、絶縁性樹脂１６に比べて絶縁性樹脂１７の方に硬化温度が低いものが選ばれる。例えば、示差熱走査熱量測定（ＤＳＣ）で測定した絶縁性樹脂１６の硬化反応ピーク温度が約１７０℃であれば、絶縁性樹脂１７の硬化反応ピーク温度が約１２０℃などの組み合わせが挙げられる。
　また、温度制御、工程上の温度分布などの観点から、絶縁性樹脂１６と絶縁性樹脂１７の硬化温度の差は、少なくとも３０℃以上とするのが好ましい。より好ましくは４０℃以上の差とする。この硬化温度の差が３０℃未満の場合には、温度制御がしづらく、絶縁性樹脂１７を硬化させる際に絶縁性樹脂１６も硬化し始めてしまう。
　なお、硬化温度が低い方の絶縁性樹脂１７の硬化反応ピーク温度は、回路基板１４への貼り付け時の温度以上でなければならない。これらの硬化温度として、絶縁性樹脂１６の硬化反応ピーク温度で約１１０～２００℃、絶縁性樹脂１７の硬化反応ピーク温度で約８０～１６０℃から選択されるが、好ましくは絶縁性樹脂１６の硬化反応ピーク温度で約１３０～１８０℃、絶縁性樹脂１７の硬化反応ピーク温度で約８０～１３０℃が良い。これらの２種類の硬化反応ピーク温度ができるだけ近くない方が良いこと、および一般的な使用条件を考慮して、このような硬化反応ピーク温度の絶縁性樹脂を用いるのが好ましい。
　さらに、絶縁性樹脂１７のガラス転移点（Ｔｇ）は、絶縁性樹脂１６を硬化させる温度以下であれば、絶縁性樹脂１７を圧縮するための圧力をより小さくできるので、加圧時に絶縁性樹脂１６の硬化収縮を阻害しにくくなり、より好ましい。
　なお、以下の説明では、絶縁性樹脂１７の硬化反応ピーク温度を１２０℃、絶縁性樹脂１６の硬化反応ピーク温度を１７０℃として説明する。
　硬化温度が異なるこれらの２種類の絶縁性樹脂１６、１７で構成される絶縁性樹脂シート１９は、図２に示すように、それぞれの樹脂層が交互になるように縞状に配置する。この配置は、回路基板１４へ貼り付ける時に、図２のように配置しても良いし、あらかじめ図２のようなシート状になるように作成しておいても良い。
　そして、この絶縁性樹脂シート１９を回路基板１４上に配置する際には、図１（ａ）および（ｂ）に示すように、回路基板１４上の電極部１５に当たるエリアには、少なくとも絶縁性樹脂１６がくるように配置する。
　次に、電子部品搭載装置において、部品保持部材の先端の熱せられた接合ツール１０により、上記前工程でバンプ１３が電極部１２上に形成されたＩＣチップ１１を吸着保持しつつ、そのＩＣチップ１１を、上記前工程で準備された回路基板１４に対して、ＩＣチップ１１に形成されたバンプ１３が対応する回路基板１４の電極部１５上に位置するように位置合わせした後（図１（ａ）参照）、ＩＣチップ１１を回路基板１４に押圧実装する（図１（ｂ）参照）。この位置合わせは、公知の位置認識動作を使用する。
　このときに押圧実装する際の荷重は、バンプ１３の頭部が回路基板１４の電極部１５に届いていれば良く、バンプ１３の頭部が多少は変形する程度の低い荷重でも良い。接合ツール１０により加熱も行うのは、電極部１５が形成された回路基板１４上に絶縁性樹脂１６、１７を貼り付ける場合と同様に、ＩＣチップ１１の接合面に絶縁性樹脂１６、１７を貼り付けるためである。
　以上に説明した回路基板１４にＩＣチップ１１を位置合わせするまでの工程が、本発明の実装ステップの一例にあたる。また、上記にて位置合わせする際に加える低い荷重が、本発明の事前加圧の一例にあたる。このときに加える荷重は、後述する接合する際に加える加圧とは異なる。
　また、上記にて絶縁性樹脂１６、１７をＩＣチップ１１に貼り付けるために行う加熱が、本発明の事前加熱の一例にあたる。このときの加熱は、後述する第１絶縁性樹脂硬化ステップおよび第２絶縁性樹脂硬化ステップにおいて絶縁性樹脂１７および１６を硬化させるための加熱とは異なる。
　次に、加熱加圧ツール１８を用いてＩＣチップ１１の上から加熱加圧をし、ＩＣチップ１１と回路基板１４の間の絶縁性樹脂１６、１７を固める。
　ここで、加圧を行う前に、ＩＣチップ１１と回路基板１４の間の絶縁性樹脂１７を先に固めることによって、実装工程での位置合わせの精度を維持するために、絶縁性樹脂１７の硬化反応ピーク温度１２０℃よりも高く、かつ絶縁性樹脂１６の硬化反応ピーク温度１７０℃よりも低い温度、例えば１５０℃で数秒～２０秒程度加熱し、絶縁性樹脂１７を硬化させる。
　このときに、絶縁性樹脂１７を硬化させるために例えば１５０℃で加熱する上記の工程が、本発明の第１絶縁性樹脂硬化ステップの一例にあたる。
　その後、ＩＣチップ１１の電極部１２と回路基板１４の電極部１５を、バンプ１３を介して電気的に接続するため、加熱加圧ツール１８を用いてＩＣチップ１１の上から加熱加圧を行い、この加熱加圧の際に絶縁性樹脂１６を硬化させる。
　このときの加熱の温度は、絶縁性樹脂１６の硬化反応ピーク温度１７０℃よりも高い温度、例えば２１０℃に設定する。
　このときの加圧は、ＩＣチップ１１の電極部１２と回路基板１４の電極部１５との間のバンプ１３を介した接触抵抗を低抵抗にするために、上記した実装工程における荷重よりも高い加圧が必要である。このとき、バンプ１３は、その頭部が、回路基板１４の電極部１５上で変形されながら押しつけられていく。ＩＣチップ１１を介してバンプ１３側に印加する荷重は、バンプ１３の外径により異なるが、バンプ１３の頭部が、必ず変形する程度の荷重を加えることが必要である。この荷重は、最低で２０（ｇｆ／バンプ１ケあたり）であるのが好ましい。このときにＩＣチップ１１を介してバンプ１３側に印加する荷重の上限は、ＩＣチップ１１、バンプ１３、回路基板１４などが損傷しない程度とする。
　なお、上記で行う実装工程における荷重よりも高い加圧が、本発明の本格加圧の一例にあたり、実装ステップの後に、ＩＣチップ１１と回路基板１４を接合するための上記の加圧を行う工程が、本発明の本格加圧ステップの一例にあたる。また、このときに、絶縁性樹脂１６を硬化させるために例えば２１０℃で加熱する工程が、本発明の第２絶縁性樹脂硬化ステップの一例にあたる。
　また、上記において１５０℃まで加熱した後に、２１０℃の加熱を開始するまでの期間が、本発明の、第１の硬化温度に達するまで加熱した後の所定期間の一例にあたる。この所定期間は、数秒という短い期間であってもよいし、数日という長い期間であってもよい。この所定期間中は、例えば１５０℃という第１の硬化温度を維持していてもよいし、第１の硬化温度よりも低い温度に一旦下がるような状態であってもよい。
　なお、ＩＣチップ１１と回路基板１４の間の絶縁性樹脂１７の硬化のタイミングは、接合工程で加圧する前であれば良いので、実装工程における加熱で硬化させても良い。
　つまり、上記の説明では、接合ツール１０を用いて回路基板１４上にＩＣチップ１１を実装する際に、絶縁性樹脂１６および１７をＩＣチップ１１に貼り付ける程度の温度で加熱することとしたが、このときに接合ツール１０で加熱する温度を、絶縁性樹脂１７の硬化反応ピーク温度１２０℃よりも高い温度、例えば１５０℃として、実装工程において絶縁性樹脂１７を硬化させるようにしてもよい。
　すなわち、本発明の第１絶縁性樹脂硬化ステップは、本発明の実装ステップ後に行ってもよいし、本発明の実装ステップ中に行ってもよい。
　また、上記に説明したように、絶縁性混合樹脂を回路基板１４上に配置する際に、電極部１５に当たるエリアには少なくとも絶縁性樹脂１６がくるように配置しなければならない。接合時に加圧する際にバンプ１３と電極部１５間の電気的接合状態が必要であるが、電極部１５に当たるエリアに絶縁性樹脂１７がくるように配置した場合には、電気的接合状態が不十分な高抵抗の状態のままで、接合時の加圧の前にバンプ１３と電極部１５の接触部分周囲の絶縁性樹脂１７が固定されてしまうので、加圧時に低抵抗の電気的接合状態が得られなくおそれがあるからである。
　本実施の形態１の実装構造体の製造方法は、接合工程の加圧時の前に硬化温度の低い絶縁性樹脂１７を硬化させて固定させるので、実装工程においてＩＣチップ１１と回路基板１４とが高精度に位置が合った状態で加圧が行え、バンプ１３の電極部１５からの位置ズレを抑制できる。
　なお、上記では、電極部１２上にバンプ１３を形成させたＩＣチップ１１を回路基板１４に接合する構成について説明したが、回路基板側にバンプを形成させておき、その回路基板にＩＣチップを接合する構成についても、本実施の形態１の実装構造体の製造方法を適用できる。
　図３（ａ）～（ｃ）に、バンプを形成させた回路基板２４にＩＣチップ２１を接合する構成の、本実施の形態１の実装構造体の製造方法を説明するための断面模式図を示す。なお、図１（ａ）～（ｃ）と同じ構成部分には、同じ符号を用いている。
　図３（ａ）～（ｃ）は、それぞれ図２（ａ）および（ｂ）の実装工程、図２（ｃ）の接合工程に対応した工程を示している。
　図３（ａ）に示すように、回路基板２４の表面には、回路配線或いは電極部２５が形成されており、図１の構成で電極部１２上にバンプ１３を形成した方法と同様の方法により、電極部２５上にバンプ（突起電極）２３を形成する。
　そして、バンプ２３が形成された回路基板２４上に、ＩＣチップ２１の大きさより若干大きな寸法にてカットされた絶縁性樹脂シート１９を配置する。絶縁性樹脂シート１９は図１で用いたものと同じもので、その構成は図２に示す通りである。
　この絶縁性樹脂シート１９を回路基板２４上に配置する際には、図３（ａ）および（ｂ）に示すように、回路基板２４上のバンプ２３が形成されているエリアには、少なくとも硬化温度の高い絶縁性樹脂１６がくるように配置する。
　次に、電子部品搭載装置において、部品保持部材の先端の熱せられた接合ツール１０により、ＩＣチップ２１を吸着保持しつつ、そのＩＣチップ２１に形成された電極部２２が回路基板２４上に形成されたバンプ２３に対応する位置となるように位置合わせした後（図３（ａ）参照）、ＩＣチップ２１を回路基板２４に押圧実装する（図３（ｂ）参照）。この位置合わせは、公知の位置認識動作を使用する。このとき、接合ツール１０により加熱も行うのは、ＩＣチップ２１の接合面に絶縁性樹脂シート１９を貼り付けるためである。
　なお、図３に示す構成においては、ＩＣチップ２１に形成された電極部２２が本発明の対向電極の一例にあたる。
　次に、加熱加圧ツール１８を用いてＩＣチップ２１の上から加熱加圧をし、ＩＣチップ２１と回路基板２４の間の絶縁性樹脂１６、１７を固める。
　ここで、本格加圧を行う前に、ＩＣチップ２１と回路基板２４の間の絶縁性樹脂１７を先に固めることによって、実装工程での位置合わせの精度を維持するために、絶縁性樹脂１７の硬化反応ピーク温度１２０℃よりも高く、かつ絶縁性樹脂１６の硬化反応ピーク温度１７０℃よりも低い温度、例えば１５０℃で数秒～２０秒程度加熱し、絶縁性樹脂１７を硬化させる。
　その後、ＩＣチップ２１の電極部２２と回路基板２４の電極部２５を、バンプ２３を介して電気的に接続するため、加熱加圧ツール１８を用いてＩＣチップ２１の上から加熱加圧を行い、この加熱加圧の際に絶縁性樹脂１６を硬化させる。
　このときの加熱の温度は、絶縁性樹脂１６の硬化反応ピーク温度１７０℃よりも高い温度、例えば２１０℃に設定する。
　なお、ＩＣチップ２１と回路基板２４の間の絶縁性樹脂１７の硬化のタイミングは、接合工程で加圧する前であれば良いので、実装工程における加熱で硬化させても良い。
　図３（ａ）～（ｃ）に示した構成の実装構造体においても、本実施の形態１の製造方法を用いることにより、実装工程におけるバンプ２３と電極部２２との位置ズレを抑制できる。
　（実施の形態２）
　次に、本発明の実施の形態２にかかる実装構造体の製造方法およびその製造方法により製造された実装構造体の構成について説明する。
　図４（ａ）に、本実施の形態２の製造方法を用いて製造された実装構造体の断面模式図を示す。図１（ａ）～（ｃ）と同じ構成部分には、同じ符号を用いている。
　本実施の形態２の実装構造体の製造方法は、図１を用いて説明した実施の形態１の製造方法と同様であるが、実施の形態１の場合とは、ＩＣチップ１１と回路基板１４の間に挟んで封止するための絶縁性樹脂の構成が異なる。
　本実施の形態２で使用する絶縁性樹脂は、実施の形態１の場合と同様に、硬化温度の異なる２種類の絶縁性樹脂により構成された混合樹脂を用いるが、これらの２種類の絶縁性樹脂の混合樹脂内における配置および樹脂量が実施の形態１の場合と異なる。
　図４（ｂ）に、回路基板１４上に配置する本実施の形態２の絶縁性樹脂シート２９の構成例の斜視図を示す。
　回路基板１４上に配置する本実施の形態２の絶縁性樹脂シート２９は、硬化温度の異なる２種類の絶縁性樹脂により構成された混合樹脂であり、図４（ｂ）に示すように、硬化温度の高いシート状の絶縁性樹脂２６内に、絶縁性樹脂２６よりも硬化温度の低い絶縁性樹脂２７の領域が複数配置されている。
　本実施の形態２の絶縁性樹脂シート２９は、例えば、シート状の絶縁性樹脂２６の必要な箇所に貫通する穴を開け、その穴に絶縁性樹脂２７を充填することにより作成できる。
　絶縁性樹脂２７を絶縁性樹脂２６内の必要な箇所に選択して配置できるため、ＩＣチップ１１に形成されたバンプ１３がＩＣチップ１１の全面に存在する際の使用が好まれる。
　図４（ｂ）に示した本実施の形態２の絶縁性樹脂シート２９を図２に示した実施の形態１の絶縁性樹脂シート１９と比較してわかるように、本実施の形態２の方が、硬化温度の高い絶縁性樹脂２６中の硬化温度の低い絶縁性樹脂２７が占める量が少ない。
　したがって、実施の形態１の場合に比べて、ＩＣチップ１１に形成されたバンプ１３と回路基板１４の電極部１５とがズレないよう保持する力は小さくなるが、その分、接合工程における加圧時に、必要となる荷重量を少なくすることができる。
　（実施の形態３）
　次に、本発明の実施の形態３にかかる実装構造体の製造方法およびその製造方法により製造された実装構造体の構成について説明する。
　図５（ａ）に、本実施の形態３の製造方法を用いて製造された実装構造体の断面模式図を示す。図１（ａ）～（ｃ）と同じ構成部分には、同じ符号を用いている。
　本実施の形態３の実装構造体の製造方法は、図１を用いて説明した実施の形態１の製造方法と同様であるが、実施の形態１の場合とは、ＩＣチップ１１と回路基板１４の間に挟んで封止するための絶縁性樹脂の構成が異なる。
　本実施の形態３で使用する絶縁性樹脂は、実施の形態１の場合と同様に、硬化温度の異なる２種類の絶縁性樹脂により構成された混合樹脂を用いるが、これらの２種類の絶縁性樹脂の混合樹脂内における配置および樹脂量が実施の形態１および実施の形態２の場合と異なる。
　図５（ｂ）に、回路基板１４上に配置する本実施の形態３の絶縁性樹脂シート３９の構成例の斜視図を示す。
　回路基板１４上に配置する本実施の形態３の絶縁性樹脂シート３９は、硬化温度の異なる２種類の絶縁性樹脂により構成された混合樹脂であり、図５（ｂ）に示すように、硬化温度の高いシート状の絶縁性樹脂３６の内部に、絶縁性樹脂３６よりも硬化温度の低い絶縁性樹脂３７が点在するように複数配置されている。
　本実施の形態３の絶縁性樹脂シート３９は、例えば、硬化温度の高い薄いシート状の絶縁性樹脂３６の上に、硬化温度の低い絶縁性樹脂３７をその上から少量塗布し、さらにその上に薄いシート状の絶縁性樹脂３６を重ね合わせるなどして作成できる。
　なお、本実施の形態３の絶縁性樹脂シート３９が、本発明の、第２の絶縁性樹脂が第１の絶縁性樹脂の周りを取り囲むように配置されている２種類の絶縁性樹脂の一例にあたる。
　図５（ｂ）に示した本実施の形態３の絶縁性樹脂シート３９を図４（ｂ）に示した実施の形態２の絶縁性樹脂シート２９と比較してわかるように、本実施の形態３の方が、硬化温度の高い絶縁性樹脂３６中の硬化温度の低い絶縁性樹脂３７が占める量がさらに少ない。
　したがって、実施の形態２の場合に比べて、ＩＣチップ１１に形成されたバンプ１３と回路基板１４の電極部１５とがズレないよう保持する力はより小さくなるが、その分、接合工程における加圧時に、必要となる荷重量をより少なくすることができる。
　次に、本発明の効果について、具体例を用いて以下に説明する。
　本発明の電子部品の一例であるＩＣチップとして、厚み１５０μｍ、１０ｍｍ□Ｓｉの四辺にＡｌパッドの電極（サイズは７０×７０μｍ）が各辺１２０個あるものを使用する。そのＩＣチップの電極のうち、各辺１ｍｍ間隔にあたる電極にφ２５μｍのＡｕ線を用いて、電極接合部の直径５０μｍ、高さ６５μｍ（先端にいくほど径が小さくなり、先端は尖っている）のバンプを作成した。このようにして、ＩＣチップの各辺に１０個のバンプを形成した。
　このＩＣチップの下面図を、図６（ａ）に示す。
　図６（ａ）に示す黒丸は、バンプの位置を示している。このように、バンプがＩＣチップの四辺に１０個ずつ配置されている。
　回路基板には、ＡＬＩＶＨ基板で厚み３４０μｍのものを用い、上記ＩＣチップの各電極に対応する箇所に、４０μｍ□サイズで、Ｃｕの下地にＮｉとフラッシュＡｕメッキによる電極を設けたものを使用した。なお、回路基板の電極の中心とＩＣチップの電極の中心が一致するように設計されている。
　低い硬化温度を持つ絶縁性樹脂として、エポキシ樹脂５０重量％に、低温で反応するイミダゾール系の硬化剤と粒子径１～１０μｍのシリカ（ＳｉＯ２）とを合計５０重量％混合したものを用いた。また、高い硬化温度を持つ絶縁性樹脂として、エポキシ樹脂５０重量％に、上記より高い温度で反応するイミダゾール系の硬化剤と粒子径１～１０μｍのシリカ（ＳｉＯ２）とを合計５０重量％混合したものを用いた。それぞれの硬化反応ピーク温度は、ＤＳＣによる測定で、約１２０℃と約１７０℃であった。
　なお、エポキシ樹脂は、ビスフェノールＡ型エポキシ樹脂＋多官能のエポキシ（ＪＥＲ製エピコート８２８）を使用した。１２０℃で硬化する硬化剤として、２，４－ジアミノ－６－〔２′－メチルイミダゾリル－（１）′〕－エチル－Ｓ－トリアジンイソシアヌル酸付加物を主成分とするイミダゾール系硬化物（四国化成製２ＭＡＯＫ）を使用した。１７０℃で硬化する硬化剤として、２－フェニル－５，５－ジヒドロキシメチルイミダゾールを主成分とするイミダゾール系硬化剤（四国化成製２ＰＨＺ）を使用した。無機フィラーＳｉＯ２として、日本アエロジル製のものを用いた。その他成分として、シランカップリング剤を微量、混入させた。
　以下に示す比較例、実施例１～３の４種類の絶縁性樹脂を使用して、実装機と加熱圧着機を用いて試料（実装構造体）を作成した。なお実施例１～３の絶縁性樹脂を使用する場合については、従来プロセスの他に、３種類の異なるプロセスを用いて、それぞれ試料を作成した。また、それぞれの効果の違いを出すため、加熱圧着機を用いた工程では、水平面に対して加熱加圧ツールを０．１°傾けて使用した。
　まず、今回用いた各プロセスについて説明する。
　なお、以下に説明する「従来プロセス」とは、実装構造体を製造するために用いられていた従来の製造プロセスの一例であり、「プロセス１」、「プロセス２」および「プロセス３」とは、それぞれ、本発明の製造方法の一例にあたるものである。
　従来プロセスでは、３０℃の接合ツールで１０Ｎ荷重をかけ、実装機にてＩＣチップを回路基板に実装した。そしてその後、２１０℃の加熱加圧ツールで５０Ｎ荷重をかけ、加熱圧着機にて、加熱加圧して試料を作成した。
　プロセス１では、１５０℃の接合ツールで１０Ｎ荷重をかけ、実装機にてＩＣチップを回路基板に実装した。そしてその後、２１０℃の加熱加圧ツールで５０Ｎ荷重をかけ、加熱圧着機にて、加熱加圧して試料を作成した。
　プロセス２では、３０℃の接合ツールで１０Ｎ荷重をかけ、実装機にてＩＣチップを回路基板に実装した。そしてその後、加熱圧着機にて、２１０℃の加熱加圧ツールで、低温で硬化する絶縁性樹脂が固まる時間まで加圧しない状態で加熱した後、５０Ｎ荷重をかけ、高温で硬化する絶縁性樹脂を固めて試料を作成した。
　プロセス３では、３０℃の接合ツールで１０Ｎ荷重をかけ、実装機にてＩＣチップを回路基板に実装した。そしてその後、加熱圧着機にて、１５０℃の加熱加圧ツールで５０Ｎ荷重をかけ、低温で硬化する絶縁性樹脂が固まる時間まで加熱するとともに、接合後の実装構造体の厚さになるまで加圧した。さらにその後、加圧しない状態で、高温で硬化する絶縁性樹脂が固まるまで２１０℃の加熱を行って試料を作成した。
　図７に、上記各プロセスの、実装ステップおよび加熱加圧ステップの処理内容を示す。
　なお、上記の各プロセスにおける「３０℃」の加熱が、本発明の事前加熱の一例にあたり、「１０Ｎ」の荷重が、本発明の事前加圧の一例にあたる。また、上記の各プロセスにおける「５０Ｎ」の荷重が、本発明の本格加圧ステップにおける本格加圧の一例にあたる。
　また、従来プロセスおよびプロセス２における「２１０℃」の加熱が、本発明の「第１の硬化温度を経由して第２の硬化温度に達するまでの温度上昇が連続的である」の一例にあたり、また、本発明の「実装ステップ後、本格加圧前の加熱により温度上昇と、第２絶縁性樹脂硬化ステップにおける加熱による温度上昇が連続的である」の一例にもあたる。
　また、プロセス１における「実装時に１５０℃の接合ツールで加熱した後に、加熱加圧ステップで２１０℃の加熱加圧ツールで加熱する」際の温度変化が、本発明の「実装ステップの事前加圧中の加熱による温度上昇と、第２絶縁性樹脂硬化ステップにおける加熱における温度上昇が不連続的である」の一例にあたる。
　ＩＣチップと回路基板間に挟んで封止する絶縁性樹脂として、下記の比較例、実施例１～３に示した絶縁性樹脂を用いて、従来プロセス、プロセス１～３で試料を作成した。
　（比較例）
　絶縁性樹脂として、硬化反応ピーク温度１７０℃の絶縁性樹脂を用いて、試料を作成した。図８（ｃ）に示した従来の絶縁性樹脂１０６の一例である。
　（実施例１）
　絶縁性樹脂として、厚み５０μｍで、硬化反応ピーク温度１２０℃の絶縁性樹脂および硬化反応ピーク温度１７０℃の絶縁性樹脂を、それぞれ幅０．５ｍｍ、長さ１１ｍｍのものを用意し、図２のように縞状に配置した絶縁性樹脂シートを用いて、試料を作成した。
　具体的には、ここでは、１２本の硬化反応ピーク温度１２０℃の絶縁性樹脂と、１１本の硬化反応ピーク温度１７０℃の絶縁性樹脂を、縞状になるように交互に配置した絶縁性樹脂シートを使用した。
　（実施例２）
　絶縁性樹脂として、１１ｍｍ□サイズで厚み５０μｍの硬化反応ピーク温度１７０℃の絶縁性樹脂にφ１ｍｍの穴を３６個（６個×６列）開け、それらの穴に液状の硬化反応ピーク温度１２０℃の絶縁性樹脂を充填して、図４（ｂ）のような絶縁性樹脂シートを作成し、この絶縁性樹脂シートを用いて、試料を作成した。
　（実施例３）
　絶縁性樹脂として、１１ｍｍ□サイズで厚み２５μｍの硬化反応ピーク温度１７０℃の絶縁性樹脂の上に、液状の硬化反応ピーク温度１２０℃の絶縁性樹脂を約１ｍｍ３量塗布し、その上から１１ｍｍ□サイズで厚み２５μｍの硬化反応ピーク温度１７０℃の絶縁性樹脂を重ね合わせて、図５（ｂ）のような絶縁性樹脂シートを作成し、この絶縁性樹脂シートを用いて、試料を作成した。
　絶縁性樹脂シートにおける硬化温度の低い絶縁性樹脂量の割合は、実施例１～実施例３のそれぞれの絶縁性樹脂シートにおいて、約４８％、約２３％、約１４％であり、実施例１における割合が一番多く、実施例３における割合が一番少ない。
　作成後の試料（実装構造体）におけるズレ量の評価は、作成後の試料をＸ線透過装置にて接合部を観察し、回路基板側の電極中心部からのバンプ中心のズレ量を測定した。
　比較例、実施例１～３のそれぞれの絶縁性樹脂を用いて、従来プロセスで試料を作成した。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
 　表１における「実装後」とは、３０℃の接合ツールで１０Ｎ荷重をかけ、実装機にてＩＣチップを回路基板に実装した時点におけるズレ量を示している。また、「従来の加熱加圧工程後」とは、図７の実装ステップで実装した後に、加熱加圧ステップにおいて２１０℃の加熱加圧ツールで５０Ｎ荷重をかけて試料を作成した後のズレ量を示している。
　表１より、従来構造の絶縁性樹脂を用いた比較例に対して、実施例１～３のいずれの場合においても位置ズレ抑制の効果が見られた。
　また、硬化温度の低い絶縁性樹脂量の割合が多いほど、位置ズレ抑制の効果が大きかった。
　実施例１～３のそれぞれの絶縁性樹脂を用いて、プロセス１およびプロセス２でも試料を作成した。その結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
 　表２より、プロセス１またはプロセス２で試料を作成した場合、従来のプロセスに比べて、位置ズレ量を抑制できることがわかった。
　また、プロセス１とプロセス２を比較すると、プロセス１の方が位置ズレ抑制の効果が大きかった。
　プロセス２では、接合工程の際に硬化温度の低い絶縁性樹脂を固定させるの対し、プロセス１では、実装工程の時点で硬化温度の低い絶縁性樹脂を固定させている。つまり、実装後すぐにＩＣチップと回路基板を固定する方が、ズレ抑制の効果が大きいと言える。
　また、プロセス３のように、本格加圧した後に硬化温度の高い絶縁性樹脂を硬化させても、位置ズレ抑制の効果が得られる。
　なお、この実施例で用いた樹脂材料や硬化剤は一例であり、別のものでもよい。目的の硬化温度のもので、半導体チップと回路基板間を満たし密着するもので、一般に使用されるものであればよい。
　なお、この実施例では、図６（ａ）のように、バンプをＩＣチップの四辺に配置した例で説明したが、図６（ｂ）のようにバンプを千鳥配置した場合や、図６（ｃ）のようにバンプをＩＣチップ全面に配置したような場合にも、本発明の実装構造体の製造方法を適用できる。
　本発明でＩＣチップと回路基板との接合に用いる絶縁性混合樹脂は、硬化温度の低い絶縁性樹脂がバンプの位置にくるように配置する。図６（ｂ）や図６（ｃ）のようにバンプの数が多くなると、硬化温度の低い絶縁性樹脂を配置できる領域が小さくなるので、これらの場合には、図２に示したような構成の絶縁性樹脂を用いるよりも、図４（ｂ）や図５（ｂ）に示したような構成の絶縁性樹脂を用いる方が、バンプ以外の領域に硬化温度の低い絶縁性樹脂を配置しやすい。
　また、バンプの数が多くなると、バンプが設けられた電極の下にもトランジスタ等が配置されるため、接合の際に加える荷重は小さくした方がよい。一方、先に固定される硬化温度の低い樹脂量の割合が多くなると、その後の接合時に加える荷重を大きくしなければならない。
　したがって、バンプの数が多いほど、絶縁性混合樹脂中の硬化温度の低い樹脂の割合を小さくすればよい。バンプが多い場合には、接合時に加える荷重が小さいので、その際に生じるズレ量も小さく、硬化温度の低い樹脂の割合が少なくても、十分なズレ位置抑制の効果が得られる。
　以上に説明したように、本発明の実装構造体およびその製造方法は、２種類の硬化温度の異なる絶縁性樹脂を使用し、接合工程の加圧時の前に硬化温度の低い絶縁性樹脂を硬化させて固定させることで、実装工程において電子部品と回路基板とが高精度に位置が合った状態で、加圧が行え、バンプの電極からの位置ズレを抑制できる。
　２種類の硬化温度の異なる絶縁性樹脂のうち、硬化温度が低い方の絶縁性樹脂を本格加圧が完了する前に硬化させることにより、接合工程におけるバンプと相対する電極との位置ズレを抑制することができる。また、硬化温度が高い方の絶縁性樹脂を硬化させるまでの温度上昇は、連続的であっても不連続的であっても、この効果を発揮できる。
　本発明の実装構造体の製造方法は、実装後に、加熱加圧による接合を行った際に、接合部の電極からの位置ズレ等を低減することが可能となり、様々なタイプの半導体素子の回路基板への実装に汎用的に適用できる。
　本発明に係る実装構造体の製造方法および実装構造体は、加熱加圧を行う接合工程において生じるバンプと相対する電極との位置ズレを抑制する効果を有し、インタポーザや電子部品が装着される他の部品などの被装着体に、ＩＣチップ、ＣＳＰ、ＭＣＭ、ＢＧＡや表面弾性波（ＳＡＷ）デバイスなどの電子部品を単体状態で実装する製造方法、およびその製造方法により製造された実装構造体等として有用である。

Claims (13)

  1. 　第１の硬化温度で硬化する第１絶縁性樹脂および前記第１の硬化温度よりも高い第２の硬化温度で硬化する第２絶縁性樹脂の２種類の絶縁性樹脂を、回路基板上に形成する絶縁性樹脂配置ステップと、
    　電子部品または前記回路基板に形成されたバンプが、前記回路基板または前記電子部品の対向電極に相対するように、前記２種類の絶縁性樹脂の上から前記電子部品を位置合わせする、少なくとも前記バンプと前記対向電極とが接触する程度の事前加圧を含む実装ステップと、
    　前記実装ステップの後、本格加圧を行って前記電子部品と前記回路基板とを接合する本格加圧ステップとを備えた実装構造体の製造方法であって、
    　前記本格加圧前または前記本格加圧中に、前記第１絶縁性樹脂が前記第１の硬化温度に達するように加熱する第１絶縁性樹脂硬化ステップと、
    　前記第１絶縁性樹脂の硬化後、前記本格加圧中または前記本格加圧後に、前記第２絶縁性樹脂が前記第２の硬化温度に達するように加熱する第２絶縁性樹脂硬化ステップと、を少なくとも備えた、実装構造体の製造方法。
  2. 　前記第１絶縁性樹脂硬化ステップの前記本格加圧前の加熱とは、前記実装ステップの前記事前加圧中の加熱、または、前記実装ステップ後、前記本格加圧ステップ前の加熱である、請求の範囲第１項記載の実装構造体の製造方法。
  3. 　前記実装ステップの前記事前加圧中の加熱による温度上昇、または、前記実装ステップ後、前記本格加圧ステップ前の加熱による温度上昇と、前記第２絶縁性樹脂硬化ステップにおける加熱による温度上昇とは、連続的である、請求の範囲第２項記載の実装構造体の製造方法。
  4. 　前記実装ステップの前記事前加圧中の加熱による温度上昇、または、前記実装ステップ後、前記本格加圧ステップ前の加熱による温度上昇と、前記第２絶縁性樹脂硬化ステップにおける加熱による温度上昇とは、不連続的である、請求の範囲第２項記載の実装構造体の製造方法。
  5. 　前記第１の硬化温度を経由して前記第２の硬化温度に達するまでの温度上昇は、連続的である、請求の範囲第１項記載の実装構造体の製造方法。
  6. 　前記第１の硬化温度に達するまで加熱した後、所定期間後に、前記第２の硬化温度に達するまで加熱する、請求の範囲第１項記載の実装構造体の製造方法。
  7. 　前記実装ステップ中に、前記第１の硬化温度よりも低い温度による事前加熱を行う、請求の範囲第１項記載の実装構造体の製造方法。
  8. 　前記本格加圧による圧力は、前記バンプの数が多い実装構造体の場合の方が、前記バンプの数がより少ない実装構造体の場合よりも小さい、請求の範囲第１項～第７項のいずれかに記載の実装構造体の製造方法。
  9. 　前記絶縁性樹脂配置ステップでは、前記回路基板の前記バンプまたは前記対向電極が前記第２の絶縁性樹脂の領域に配置されるように前記２種類の絶縁性樹脂を配置する、請求の範囲第１項～第８項のいずれかに記載の実装構造体の製造方法。
  10. 　前記２種類の絶縁性樹脂は、前記第１の絶縁性樹脂の領域と前記第２の絶縁性樹脂の領域が縞状に配置されるように形成されている、請求の範囲第９項記載の実装構造体の製造方法。
  11. 　前記２種類の絶縁性樹脂は、前記第２の絶縁性樹脂が前記第１の絶縁性樹脂の周りを取り囲むように配置されている、請求の範囲第１項～第８項のいずれかに記載の実装構造体の製造方法。
  12. 　前記第１の絶縁性樹脂と前記第２の絶縁性樹脂との硬化温度の差は、３０℃以上である、請求の範囲第１項～第１１項のいずれかに記載の実装構造体の製造方法。
  13. 　電子部品と、回路基板と、前記電子部品および前記回路部品の間に挟まれ封止する絶縁性樹脂とを備えた実装構造体であって、
    　前記電子部品または前記回路基板にはバンプが形成されており、前記バンプは、相対する、前記回路基板または前記電子部品の対向電極に接続されており、
    　前記絶縁性樹脂は、硬化温度が異なる２種類の絶縁性樹脂が複数の領域に配置されており、前記２種類の絶縁性樹脂のうち硬化温度の高い方の絶縁性樹脂の領域に前記バンプが配置されている実装構造体。
PCT/JP2009/001264 2008-05-23 2009-03-23 実装構造体の製造方法、および実装構造体 WO2009141949A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010512917A JP5552423B2 (ja) 2008-05-23 2009-03-23 実装構造体
US12/992,306 US8436253B2 (en) 2008-05-23 2009-03-23 Method of manufacturing mounting structure and mounting structure
CN200980118786.4A CN102037549B (zh) 2008-05-23 2009-03-23 安装结构体的制造方法、以及安装结构体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-135928 2008-05-23
JP2008135928 2008-05-23

Publications (1)

Publication Number Publication Date
WO2009141949A1 true WO2009141949A1 (ja) 2009-11-26

Family

ID=41339893

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001264 WO2009141949A1 (ja) 2008-05-23 2009-03-23 実装構造体の製造方法、および実装構造体

Country Status (4)

Country Link
US (1) US8436253B2 (ja)
JP (1) JP5552423B2 (ja)
CN (1) CN102037549B (ja)
WO (1) WO2009141949A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211042A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd 電子デバイス
JP2017130607A (ja) * 2016-01-22 2017-07-27 株式会社村田製作所 部品実装基板、部品実装基板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134553A1 (en) 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features
CN112959689B (zh) * 2021-03-05 2022-05-24 吉林大学 一种异种树脂梯度连续编织碳纤维复合材料制备装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319253A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Ind Co Ltd 電子部品実装体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JP2002222899A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd 電子部品、電子部品の製造方法および電子回路装置の製造方法
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
JP2004153113A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物
WO2006000020A1 (en) 2004-06-29 2006-01-05 European Nickel Plc Improved leaching of base metals
JP3854979B2 (ja) 2004-08-05 2006-12-06 松下電器産業株式会社 電子部品の実装方法及び基板モジュール
WO2006112384A1 (ja) 2005-04-15 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319253A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Ind Co Ltd 電子部品実装体の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211042A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd 電子デバイス
JP2017130607A (ja) * 2016-01-22 2017-07-27 株式会社村田製作所 部品実装基板、部品実装基板の製造方法

Also Published As

Publication number Publication date
CN102037549A (zh) 2011-04-27
US8436253B2 (en) 2013-05-07
US20110061913A1 (en) 2011-03-17
JPWO2009141949A1 (ja) 2011-09-29
CN102037549B (zh) 2014-07-09
JP5552423B2 (ja) 2014-07-16

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
KR100502222B1 (ko) 전자부품의 실장방법 및 그 장치
CN101322233B (zh) 使用超声振动在电气器件之间结合的方法
WO2011089862A1 (ja) 実装体の製造方法および実装装置
KR20140104472A (ko) 접속 방법, 접속 구조체, 절연성 접착 부재, 및 접착 부재 부착 전자 부품 및 그의 제조 방법
JP4097378B2 (ja) 電子部品の実装方法及びその装置
KR20140061247A (ko) 접속 구조체의 제조 방법 및 접속 방법
KR101842855B1 (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
KR20120049144A (ko) 전자부품을 가진 배선기판 및 그 제조방법
JP5552423B2 (ja) 実装構造体
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
WO2010016170A1 (ja) 圧着装置、圧着方法、実装体および押圧板
JP3966686B2 (ja) 接続材料
JP4097379B2 (ja) 電子部品の実装方法及びその装置
JP6433604B2 (ja) 非可逆回路素子、非可逆回路装置およびこれらの製造方法
WO2012077447A1 (ja) 半導体素子の実装方法、及び実装体
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
KR20120022580A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
JP3718190B2 (ja) 面実装構造体の形成方法および面実装構造体
JP2003318322A (ja) インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2014237843A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP7434758B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP2010267772A (ja) 実装構造体の製造方法
JP6536968B2 (ja) 接続材料

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980118786.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09750311

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010512917

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12992306

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09750311

Country of ref document: EP

Kind code of ref document: A1