ITUB20155111A1 - Dispositivo a semiconduttore e relativo procedimento - Google Patents

Dispositivo a semiconduttore e relativo procedimento Download PDF

Info

Publication number
ITUB20155111A1
ITUB20155111A1 ITUB2015A005111A ITUB20155111A ITUB20155111A1 IT UB20155111 A1 ITUB20155111 A1 IT UB20155111A1 IT UB2015A005111 A ITUB2015A005111 A IT UB2015A005111A IT UB20155111 A ITUB20155111 A IT UB20155111A IT UB20155111 A1 ITUB20155111 A1 IT UB20155111A1
Authority
IT
Italy
Prior art keywords
semiconductor die
electrical contact
mounting substrate
anisotropic conductive
semiconductor device
Prior art date
Application number
ITUB2015A005111A
Other languages
English (en)
Inventor
Pierangelo Magni
Alberto Arrigoni
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITUB2015A005111A priority Critical patent/ITUB20155111A1/it
Priority to US15/175,930 priority patent/US10522504B2/en
Publication of ITUB20155111A1 publication Critical patent/ITUB20155111A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/8159—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/81591—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

"Dispositivo a semiconduttore e relativo procedimento"
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai dispositivi a semiconduttore .
Una o più forme di attuazione possono essere applicate per es. al montaggio di die flip-chip su un substrato (per es . con un numero elevato di ingressi/ uscite (I/O, "Input/ Output" )) usando colonne ( "pillar") di contatto elettrico .
Sfondo tecnologico
E' possibile adottare vari procedimenti per connettere dei die a dei substrati , guali le schede a circuito stampato - RGB ( "Printed Circuit Board") usando dei pillar. Una crescita elettrolitica di un metallo (per es. rame) sulla parte superiore di die pad, eventualmente con un rivestimento superficiale ( "topping") di materiale rifusibile (per es. stagno) nella parte superiore può essere un esempio di un tale pillar.
Questi procedimenti possono comprendere per es. il mass reflow o la termocompressione .
Il mass reflow è un'operazione effettuata in un ambiente controllato (per es. in un forno a temperatura controllata) per produrre una riflusso del materiale di topping dei pillar su aree di metallo di una PCB al fine di assicurare la continuità elettrica.
La termocompressione è un'operazione effettuata al fine di fornire per un certo tempo un contatto elettrico dei pillar mentre il materiale tra il die e un substrato è sottoposto a reticolazione per fornire una forza tramite una contrazione.
Il fatto di operare ad alta temperatura, il che può indurre degli stress sulle giunzioni, può essere un fattore critico del mass reflow.
Un tempo di ciclo lungo può essere uno svantaggio della termocompressione.
Entrambi i processi (mass reflow e termocompressione) possono risultare critici in termini di affidabilità del package, per es. conducendo a una vita su scheda ( "life-onboard") dei componenti ridotta a causa della perdita di contatto elettrico.
Inoltre, la deformazione/danneggiamento del materiale di topping (per es. lo stagno) durante 1'effettuazione dei test dei pillar (EWS) può condurre alla formazione di "tacche" (indent) in cui 1'aria può essere intrappolata con il rischio di causare un malfunzionamento della connessione elettrica a causa degli stress termici durante la vita dell'applicazione .
In aggiunta, i pillar situati agli angoli del die possono essere soggetti a stress rilevanti di taglio e di trazione a causa dei differenti coefficienti di espansione del die a semiconduttore (per es. silicio) e della PCB (per es. un substrato organico). Gli stress di taglio e di trazione in tali aree possono condurre a un malfunzionamento delle connessioni elettriche.
Inoltre, si è osservato che i dispositivi ball grid array - BGA che usano per es. dei pillar in Cu possono non fornire gli stessi livelli di affidabilità dei package in plastica, il che può essere un fattore limitativo in varie aree, quali il settore veicolistico.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è di fornire dispositivi che offrono un contatto migliore tra un die a semiconduttore e un substrato.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un dispositivo a semiconduttore avente le caratteristiche richiamate nelle rivendicazioni che seguono.
Una o più forme di attuazione possono anche riferirsi ad un corrispondente procedimento.
Le rivendicazioni formano parte integrante dell'insegnamento tecnico gui fornito in relazione a una o più forme di attuazione.
Una o più forme di attuazione possono offrire uno o più dei seguenti vantaggi:
- usare una membrana conduttiva anisotropa porta ad avere reguisiti meno stringenti in termini di accuratezza di posizionamento del die su un substrato e sulle formazioni elettricamente conduttive (per es. i pad di metallo) fornite su di esso;
- al posizionamento di un die a semiconduttore su una membrana anisotropa possono applicarsi reguisiti di accuratezza meno stringenti: per esempio, uno scostamento ("offset") quale 1/4 della spaziatura (passo o pitch) fra i pillar può ancora fornire un contatto elettrico corretto dei pillar con i pad di metallo del substrato;
- la membrana anisotropa può accettare differenze tra i coefficienti di espansione termica (e un relativo scostamento o "mismatch" durante la vita del package) fornendo nel contempo prestazioni elettriche soddisfacenti anche in condizioni di offset con lo stress di taglio assorbito dalla membrana.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle guali:
- la Figura 1 è una vista in sezione trasversale di un dispositivo a semiconduttore secondo una o più forme di attuazione,
- le Figure 2 e 3 riproducono su scala ingrandita la porzione della Figura 1 indicata dalla freccia II, e
- la Figura 4, che include guattro porzioni indicate con da a) a d), è un esempio di un processo secondo una o più forme di attuazione.
Descrizione dettagliata
Nella descrizione che segue sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a "una forma di attuazione" nel guadro della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come "in una forma di attuazione" che possono essere presenti in vari punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono 1'ambito di protezione o la portata delle forme di attuazione.
Nelle figure, il riferimento 10 indica un dispositivo a semiconduttore con un substrato di montaggio 12 su cui sono provviste formazioni elettricamente conduttive 120, per es. piste o linee elettricamente conduttive. In una o più forme di attuazione, il substrato di montaggio 12 può comprendere una scheda a circuito stampato - PCB.
Tali substrati con formazioni elettricamente conduttive 120 sono convenzionali nella tecnica, il rende superfluo fornire in questa sede una descrizione più dettagliata.
In una o più forme di attuazione, il substrato 12 può essere provvisto di pin di contatto 122, per es. dei ball pin, per montare il dispositivo 10 su una corrispondente apparecchiatura elettrica (non visibile nelle figure).
II riferimento 14 indica un die (o chip) a semiconduttore che si intende montare sul substrato 12.
In una o più forme di attuazione , il die a semiconduttore 14 può essere provvisto di pillar di contatto elettrico 140 per realizzare un contatto elettrico con le formazioni elettricamente conduttive 120.
In una o più forme di attuazione, i pillar di contatto 140 possono essere provvisti secondo una configurazione ( "pattern") o un layout dei contatti (per es. di I/O) complementare a una configurazione o a un layout delle formazioni elettricamente conduttive 120 (per es. le piste o le linee elettriche) sul substrato 12.
In una o più forme di attuazione, i pillar di contatto elettrico 140 possono comprendere (in un modo di per sé noto) una crescita elettrolitica di un materiale metallico (per es., rame - Cu) su die pad del die a semiconduttore 14 (opzionalmente con una punta arrotondata, vale a dire non piatta) che sporge verso il basso dal die a semiconduttore 14, come rappresentato nelle Figure da 1 a 3.
In una o più forme di attuazione, i pillar di contatto elettrico 140 possono comprendere un topping di un materiale rifusibile (per es., stagno - Sn) che guarda verso il substrato 12 (vale a dire, 3). La possibile presenza di un materiale "morbido", guaie lo stagno, può fornire una superficie morbida durante 1'esame tramite sonda ( "probing") del wafer (test elettrico), compensando la non planarità di tutte le punte (per es., le sonde possono "affondare" leggermente in un materiale guaie lo stagno).
Il riferimento 16 indica una membrana conduttiva anisotropa disposta tra il die a semiconduttore 14 e il substrato di montaggio 12 al fine di fornire un contatto elettrico tra i pillar di contatto elettrico 140 del die a semiconduttore 14 e le formazioni elettricamente conduttive 120 sul substrato di montaggio.
In una o più forme di attuazione, una membrana conduttiva anisotropa, quale 16, può comprendere un materiale con fibre metalliche che, una volta compresso, ha la capacità di realizzare connessioni elettriche selettive e verticali ( "verticali" significando la direzione trasversale del piano della membrana).
In una o più forme di attuazione , la membrana conduttiva anisotropa 16 può comprendere una matrice elettricamente isolante (per es., una gomma) avente fibre elettricamente conduttive (per es., fibre di metallo) distribuite in essa.
In una o più forme di attuazione , la membrana conduttiva anisotropa 16 può comprendere una gomma conduttiva anisotropa.
Esempi di una membrana conduttiva anisotropa adatta per l'uso in una o più forme di attuazione sono le gomme conduttive anisotrope commercialmente disponibili presso la TESERO CO., LTD. di Tokio, Giappone.
Una o più forme di attuazione possono prevedere di spingere i pillar di contatto elettrico 140 del die a semiconduttore 14 contro la membrana conduttiva anisotropa 16, in modo tale che la membrana 16 possa essere compressa tra i pillar 140 e il substrato di montaggio 12 per fornire un contatto elettrico tra i pillar 140 e le formazioni elettricamente conduttive 120 sul substrato di montaggio 12.
In una o più forme di attuazione, un elemento a cappuccio 18 comprendente per es. un materiale metallico quale il rame, eventualmente con una placcatura di nichel esterna, può essere accoppiato al die a semiconduttore 14 al fine di fornire una tale forza di compressione.
Per esempio, in una o più forme di attuazione, 1'elemento a cappuccio 18 può essere un elemento a vaschetta con il die a semiconduttore 14 in esso disposto.
In una o più forme di attuazione, il die a semiconduttore 14 può essere disposto in modo da trovarsi contro la parete (di fondo) di anima dell'elemento a cappuccio 18, eventualmente con 1'interposizione di uno strato adesivo 20, per es., di un materiale collante.
In una o più forme di attuazione, 1'elemento a cappuccio 18 può essere accoppiato (per es., perifericamente) al substrato di montaggio 12.
In una o più forme di attuazione, 1'elemento a cappuccio 18 può essere accoppiato con il substrato di montaggio 12, per es., mediante incollaggio per mezzo di adesivi conduttivi (per es., comprendenti una carica a base di argento, per la schermatura elettromagnetica e la connessione a massa) o non conduttivi, come indicato schematicamente in 22.
In una o più forme di attuazione , la membrana conduttiva anisotropa 16 può essere accoppiata con il substrato 12 in modo adesivo, per es. incollandola sul substrato 12.
In una o più forme di attuazione, 1'intera struttura rappresentata nella Figura 1 può essere sagomata e dimensionata al fine di fornire una forza di compressione dei pillar 140 contro la membrana conduttiva anisotropa 16, tale per cui le aree/locazioni compresse tra i pillar 140 e le formazioni elettricamente conduttive 120 sul substrato 12 siano rese elettricamente conduttive, fornendo così connessioni elettriche verticali selettive (vale a dire, circondate da aree non conduttive) tra i pillar 140 e le formazioni 120.
In una o più forme di attuazione, tale sagomatura e dimensionamento possono comportare per es. di selezionare la "altezza" o la profondità della cappuccio 18 in modo coordinato con lo spessore del die a semiconduttore 14, 1'altezza o la lunghezza dei pillar 140, lo spessore della membrana 16 così come i possibili spessori degli strati di colla 20, 22, lo spessore dello strato di colla tra la membrana 16 e il substrato 12 (e così via). Le specifiche caratteristiche e il tipo di membrana conduttiva isotropa 16 usata possono dettare le opzioni progettuali cui si è fatto riferimento in precedenza.
Un dispositivo come gui descritto può compensare ampiamente le tolleranze nelle parti del dispositivo 10 e nell'accoppiamento tra loro.
Le Figure 2 e 3 sono esempi schematici della capacità della membrana conduttiva anisotropa 16 di fornire un contatto elettrico tra i pillar di contatto elettrico 140 e le formazioni elettricamente conduttive 120 sul substrato di montaggio 12 anche in presenza di un offset (laterale) tra di essi. I reguisiti di accuratezza, per es., nel posizionamento della membrana conduttiva anisotropa 16 sul substrato 12 e sulle formazioni (pad di metallo) 120 possono così essere resi meno stringenti.
L'illustrazione esemplificativa della Figura 3 fa vedere che un offset 0 grande guanto 1/4 del pitch (della spaziatura) tra i pillar 14 può ancora fornire un contatto elettrico adeguato tra i pillar 140 e i pad elettricamente conduttivi 120 sul substrato di montaggio 12.
Le varie parti della Figura 4 sono esemplificative di un processo che può essere adottato per assemblare un dispositivo come esemplificato nelle figure precedenti. Specificamente, la parte a) della Figura 4 rappresenta un die a semiconduttore 14 disposto nel cappuccio 18 e accoppiato (per es., incollato in 20) con esso con i pillar di contatto 140 che guardano verso 1'esterno dell'elemento a cappuccio 18 (per es., a vaschetta).
La parte b) rappresenta la membrana 16 applicata (per es., in modo adesivo) sul substrato 12 con le formazioni elettricamente conduttive 120 che guardano verso la membrana 16.
La parte c) rappresenta la cappuccio 18 - con il die a semiconduttore 14 disposto in esso - montato sul substrato 12, per es., accoppiandolo al substrato 12 in 22.
La sequenza delle parti da a) a c) della Figura 4 è esemplificativa di una o più forme di attuazione in cui il die a semiconduttore 14 può essere posizionato dall'alto nell'elemento a cappuccio 18 che guarda verso 1'alto, con 1'elemento a cappuccio 18 con il die a semiconduttore 14 in esso disposto che viene successivamente capovolto per il montaggio sul substrato 12 con la membrana 16 applicata su di esso.
Un tale approccio non è in alcun modo imperativo in quanto, per es., 1'accoppiamento dell'elemento a cappuccio 18 con il die a semiconduttore 14 può avere luogo con gli elementi rappresentati girati di 180° rispetto all'illustrazione della parte a) della Figura 4, vale a dire con 1'elemento a cappuccio 18 accoppiato dall'alto con il die a semiconduttore 14, in modo tale che per un montaggio sul substrato 12 può non essere necessario un capovolgimento .
Analogamente, in una o più forme di attuazione, un movimento di capovolgimento può coinvolgere il substrato 12 e la membrana 16 accoppiata con esso, vale a dire con il substrato 12 originariamente disposto con le formazioni elettricamente conduttive 120 che guardano verso il basso e la membrana 16 accoppiata al substrato 12 dal basso - e non dall'alto come rappresentato nella porzione b) - con 1'assemblaggio risultante che comprende il substrato 12 "sopra" e la membrana 16 "sotto", con un eventuale capovolgimento per un accoppiamento con 1'elemento a cappuccio 18 e il die a semiconduttore 14 come rappresentato nella parte c). In una o più forme di attuazione, tale capovolgimento può non essere richiesto in guanto la configurazione di accoppiamento esemplificata nella Figura c) può essere implementata con il substrato 12/membrana 16 collocata sopra 1'elemento a cappuccio 18 avente il die a semiconduttore 14 disposto in esso.
Questi esempi (ed altri possibili dispositivi concepibili) indicano che gli orientamenti dei vari elementi rappresentati nella Figura 4 possono essere differenti da quelli presentati qui puramente a titolo di esempio.
Quale che sia la disposizione, il risultato finale di una o più forme di attuazione può essere la produzione di un dispositivo a semiconduttore 12 come rappresentato nella parte d) della Figura 4, che corrisponde sostanzialmente alla struttura esemplificata nella Figura 1.
Oltre a fornire un processo di assemblaggio semplice, una o più forme di attuazione possono permettere di ammettere differenze dei coefficienti di espansione termica delle varie parti coinvolte (compresa una discordanza relativa che insorge eventualmente durante la vita del package).
Questo può avvenire, per es., per mezzo della membrana 16, in grado di fornire prestazioni elettriche soddisfacenti anche in condizioni di offset e/o di assorbire gli stress di taglio che possono insorgere come risultato di coefficienti di espansione termica differenti.
Questo può applicarsi sia agli stress statici sia a quelli variabili, con offset, per es., di circa 8 micron (8 x IO<-6>m) come quelli che possono eventualmente originarsi ad una temperatura di 150 °C su dei die di 10x10 mm che conducono a variazioni di 2,25 micron (2,25 x IO<-6>m) sul materiale di silicio del die a semiconduttore 14 e 10,5 micron (10,5 x IO<-6>m) sul materiale del substrato (PCB) 12 , compensati dalla membrana anisotropa 16.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare , anche in modo apprezzabile , rispetto a quanto è stato descritto puramente a titolo di esempio, senza uscire dall' ambito di protezione .
1/ ambito di protezione è definito dalle rivendicazioni che seguono.

Claims (10)

  1. RIVENDICAZIONI 1. Dispositivo a semiconduttore (10), comprendente : - un substrato di montaggio (12 ) avente su di esso formazioni elettricamente conduttive (120) , un die a semiconduttore (14) accoppiato con il substrato di montaggio (12), il die a semiconduttore (14) con dei pillar di contatto elettrico (140) rivolti verso la superficie di montaggio (12), - una membrana conduttiva anisotropa (16) tra il die a semiconduttore (14) e il substrato di montaggio (12), la membrana (16) compressa tra i pillar di contatto elettrico (140) e il substrato di montaggio (12) in modo da fornire un contatto elettrico tra i pillar di contatto elettrico (140) del die a semiconduttore (14) e le formazioni elettricamente conduttive (120) sul substrato di montaggio (12).
  2. 2. Dispositivo a semiconduttore secondo la rivendicazione 1, in cui la membrana conduttiva anisotropa (16) comprende una matrice elettricamente isolante avente fibre elettricamente conduttive in essa distribuite .
  3. 3. Dispositivo a semiconduttore secondo la rivendicazione 1 o la rivendicazione 2, in cui la membrana conduttiva anisotropa (16) comprende una gomma conduttiva anisotropa.
  4. 4. Dispositivo a semiconduttore secondo una gualsiasi delle rivendicazioni precedenti , in cui: - i pillar di contatto elettrico (140) comprendono un corpo conduttivo, preferibilmente di rame, e/o - i pillar di contatto elettrico (140) comprendono un topping saldabile, preferibilmente di stagno.
  5. 5. Dispositivo a semiconduttore secondo una gualsiasi delle rivendicazioni precedenti, comprendente un elemento a cappuccio (18) accoppiato al die a semiconduttore (14), 1'elemento a cappuccio (18) accoppiato (22), preferibilmente in modo adesivo , con il substrato di montaggio (12) per spingere i pillar di contatto elettrico (140) del die a semiconduttore (14) contro la membrana conduttiva anisotropa (16).
  6. 6. Dispositivo a semiconduttore secondo la rivendicazione 5, in cui 1'elemento a cappuccio (18) è un elemento a vaschetta avente il die a semiconduttore (14) disposto in esso.
  7. 7. Dispositivo a semiconduttore secondo la rivendicazione 5 o la rivendicazione 6, in cui 1'elemento a cappuccio (18) comprende un materiale metallico.
  8. 8. Dispositivo a semiconduttore secondo una gualsiasi delle rivendicazioni da 5 a 7, in cui il die a semiconduttore (14) è accoppiato in modo adesivo (20) con l'elemento a cappuccio (18).
  9. 9. Procedimento di assemblaggio di un dispositivo a semiconduttore (10) secondo una gualsiasi delle rivendicazioni precedenti, comprendente: attaccare, preferibilmente per via adesiva, la membrana conduttiva anisotropa (16) al substrato di montaggio (12), e accoppiare il die a semiconduttore (14) con il substrato di montaggio (12) con la membrana conduttiva anisotropa (16) tra il die a semiconduttore (14) e il substrato di montaggio (12), la membrana conduttiva anisotropa (16) compressa tra i pillar di contatto elettrico (140) e il substrato di montaggio (12) in modo da fornire un contatto elettrico tra i pillar di contatto elettrico (140) del die a semiconduttore (14) e le formazioni elettricamente conduttive (120) sul substrato di montaggio.
  10. 10. Procedimento secondo la rivendicazione 9, comprendente: - accoppiare un elemento a cappuccio (18) con il die a semiconduttore (14), e - accoppiare (22) l'elemento a cappuccio (18) con il substrato di montaggio (12) per spingere i pillar di contatto elettrico (140) del die a semiconduttore (14) contro la membrana conduttiva anisotropa (16).
ITUB2015A005111A 2015-11-04 2015-11-04 Dispositivo a semiconduttore e relativo procedimento ITUB20155111A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ITUB2015A005111A ITUB20155111A1 (it) 2015-11-04 2015-11-04 Dispositivo a semiconduttore e relativo procedimento
US15/175,930 US10522504B2 (en) 2015-11-04 2016-06-07 Semiconductor device and corresponding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITUB2015A005111A ITUB20155111A1 (it) 2015-11-04 2015-11-04 Dispositivo a semiconduttore e relativo procedimento

Publications (1)

Publication Number Publication Date
ITUB20155111A1 true ITUB20155111A1 (it) 2017-05-04

Family

ID=55315610

Family Applications (1)

Application Number Title Priority Date Filing Date
ITUB2015A005111A ITUB20155111A1 (it) 2015-11-04 2015-11-04 Dispositivo a semiconduttore e relativo procedimento

Country Status (2)

Country Link
US (1) US10522504B2 (it)
IT (1) ITUB20155111A1 (it)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091331A (ja) 1983-10-26 1985-05-22 Ricoh Co Ltd 光書込装置
JPS62122137A (ja) 1985-11-22 1987-06-03 Hitachi Ltd Ｉｃチツプ実装方法
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
KR100352865B1 (ko) 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
US6209069B1 (en) * 1998-05-11 2001-03-27 Intel Corporation Method and apparatus using volatile lock architecture for individual block locking on flash memory
US20010008169A1 (en) * 1998-06-30 2001-07-19 3M Innovative Properties Company Fine pitch anisotropic conductive adhesive
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
JP2000258495A (ja) * 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
US6840777B2 (en) * 2000-11-30 2005-01-11 Intel Corporation Solderless electronics packaging
CN1308963C (zh) * 2002-03-25 2007-04-04 索尼化学株式会社 导电颗粒和粘结剂
TWM281269U (en) 2005-06-24 2005-11-21 Optimum Care Int Tech Inc Conducting apparatus for memory component
JP2009527893A (ja) 2005-11-29 2009-07-30 エヌエックスピー ビー ヴィ 柔軟介入物接触を有するバンプなしフリップチップ組立体
US7829380B2 (en) * 2006-10-31 2010-11-09 Qimonda Ag Solder pillar bumping and a method of making the same
JP2008130905A (ja) * 2006-11-22 2008-06-05 Toshiba Corp 半導体装置の製造方法及びそのテスト装置
KR101219139B1 (ko) * 2009-12-24 2013-01-07 제일모직주식회사 이방 도전성 페이스트, 필름 및 이를 포함하는 회로접속구조체
TWI423409B (zh) * 2010-04-20 2014-01-11 Raydium Semiconductor Corp 晶片結構及其晶片接合結構與製造方法
DE102011080729A1 (de) 2011-08-10 2013-02-14 Tesa Se Elektrisch leitfähige Haftklebemasse und Haftklebeband
US9064757B2 (en) * 2012-02-29 2015-06-23 Mediatek Inc. Enhanced flip chip structure using copper column interconnect

Also Published As

Publication number Publication date
US10522504B2 (en) 2019-12-31
US20170125371A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
KR101919248B1 (ko) 휘어짐 제어 구조체를 갖는 반도체 디바이스 패키지
US7919851B2 (en) Laminate substrate and semiconductor package utilizing the substrate
CN1983581A (zh) 半导体器件
US20170339783A1 (en) SemiFlexible Printed Circuit Board With Embedded Component
US20140117525A1 (en) Power module package and method of manufacturing the same
US7638418B2 (en) Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same
JP4340578B2 (ja) 部品実装基板及び部品実装構造
US10347569B2 (en) Leadframe package with stable extended leads
ITUB20155111A1 (it) Dispositivo a semiconduttore e relativo procedimento
KR20080095677A (ko) 플립 칩 패키지 및 그 패키지 제조방법
JP2008130678A (ja) 半導体装置、積層型半導体装置およびインターポーザ基板
US9646907B2 (en) Mold package and manufacturing method thereof
US9768126B2 (en) Stacked semiconductor packages with cantilever pads
JP6131875B2 (ja) 半導体パッケージ
KR20130053957A (ko) 반도체 패키지 및 그 제조방법
JP5542853B2 (ja) 半導体装置および半導体装置の製造方法
CN110544633A (zh) 芯片集成方法及芯片集成结构
US20160029486A1 (en) Solder joint structure and electronic component module including the same
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads
JP4688647B2 (ja) 半導体装置とその製造方法
JP4436748B2 (ja) 半導体装置およびその実装方法
KR101041413B1 (ko) 전단 시험용 시험편
JP5565175B2 (ja) 半導体装置および半導体装置の製造方法
JP2016225492A (ja) 半導体パッケージ
JPH01161840A (ja) フレキシブルプリント配線板