CN110544633A - 芯片集成方法及芯片集成结构 - Google Patents
芯片集成方法及芯片集成结构 Download PDFInfo
- Publication number
- CN110544633A CN110544633A CN201810522594.0A CN201810522594A CN110544633A CN 110544633 A CN110544633 A CN 110544633A CN 201810522594 A CN201810522594 A CN 201810522594A CN 110544633 A CN110544633 A CN 110544633A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- glue
- cured
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000010354 integration Effects 0.000 title claims abstract description 53
- 239000003292 glue Substances 0.000 claims abstract description 172
- 239000000758 substrate Substances 0.000 claims abstract description 136
- 239000000853 adhesive Substances 0.000 claims abstract description 73
- 230000001070 adhesive effect Effects 0.000 claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- 238000001723 curing Methods 0.000 claims description 44
- 238000007639 printing Methods 0.000 claims description 26
- 238000010146 3D printing Methods 0.000 claims description 19
- 238000005516 engineering process Methods 0.000 claims description 13
- 229920001187 thermosetting polymer Polymers 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 9
- 239000002994 raw material Substances 0.000 claims description 8
- 239000004814 polyurethane Substances 0.000 claims description 6
- 229920002635 polyurethane Polymers 0.000 claims description 6
- 229920006305 unsaturated polyester Polymers 0.000 claims description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 22
- 230000035882 stress Effects 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 229920001225 polyester resin Polymers 0.000 description 8
- 239000004645 polyester resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001029 thermal curing Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000002041 carbon nanotube Substances 0.000 description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 description 3
- 239000011231 conductive filler Substances 0.000 description 3
- 229910021389 graphene Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000013538 functional additive Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000004838 Heat curing adhesive Substances 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
本发明公开了一种芯片集成方法及芯片集成结构，涉及半导体制造工艺领域，所述方法包括：提供衬底，在所述衬底的芯片安装位置形成粘接胶；提供芯片，将所述芯片通过所述粘结胶粘接于所述衬底上；在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶；对所述绝缘胶进行固化；制作芯片引线，所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底。采用上述技术方案可抑制芯片与衬底之间的连接导线断裂、脱粘失效等问题的发生，降低应力集中现象带来的影响。
Description
技术领域
本发明涉及半导体制造工艺领域，特别涉及一种芯片集成方法及芯片集成结构。
背景技术
芯片集成，是指将芯片引线及其芯片外部电路集成至器件的衬底上。传统工艺中，会采用已封装的芯片进行芯片集成。已封装的芯片带有引脚，其引脚是从芯片(Die)中用于向芯片内部电路元件提供电接触的接触焊盘引出。在将已封装的芯片集成至器件时，会将芯片引线焊接至衬底，并将芯片外部电路制备于器件的衬底上，以实现芯片的电气连接。
发明人在实施本发明创造的过程中发现，现有技术至少存在如下缺陷：
由于芯片与衬底的尺寸及材料性质不同，在使用器件的过程中，芯片与衬底的连接处会因几何尺寸与材料性质的突变产生应力集中的现象，特别是柔性电子器件，其在使用过程中出现应力集中现象的可能性更大，应力集中现象则容易引起芯片与衬底之间的连接导线断裂、脱粘失效等问题。
发明内容
基于此，有必要提供一种芯片集成方法及芯片集成结构，可降低应力集中现象带来的影响。
根据本发明实施例的第一方面，提供一种芯片集成方法，所述方法包括：
提供衬底，在所述衬底的芯片安装位置形成粘接胶；
提供芯片，将所述芯片通过所述粘结胶粘接于所述衬底上；
在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶；
对所述绝缘胶进行固化；
制作芯片引线，所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底。
在一种可选的实施方式中，所述绝缘胶采用3D打印技术打印形成。
在一种可选的实施方式中，所述绝缘胶为紫外光固化胶，所述绝缘胶采用紫外线固化方式进行固化。
在一种可选的实施方式中，所述在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶，具体为：
采用3D打印技术在所述芯片的侧面和所述芯片周围的衬底上打印绝缘胶，使所述绝缘胶形成从所述芯片的侧面至所述衬底延伸的斜面；所述斜面与所述衬底的夹角为0～45度。
在一种可选的实施方式中，所述芯片引线采用3D打印技术打印形成。
在一种可选的实施方式中，制作所述芯片引线的步骤包括：
以导电浆料为原料打印形成待固化导线，所述待固化导线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底；
对所述待固化导线进行固化，得到所述芯片引线。
在一种可选的实施方式中，所述导电浆料为热固化浆料；所述导电浆料的固化温度为80～100摄氏度，所述待固化导线采用热固化方式进行固化。
在一种可选的实施方式中，所述方法还包括：
对所述绝缘胶进行固化后，在所述衬底上形成芯片外部电路；
将所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底并与所述芯片外部电路连接。
在一种可选的实施方式中，所述芯片外部电路采用3D打印技术打印形成。
在一种可选的实施方式中，所述芯片外部电路与所述芯片引线一体打印形成。
在一种可选的实施方式中，所述芯片集成方法还包括：
以导电浆料为原料于所述衬底上打印形成待固化线路；
对所述待固化线路进行固化，得到所述芯片外部电路。
在一种可选的实施方式中，所述粘结胶采用3D打印技术打印形成。
在一种可选的实施方式中，所述粘结胶为热固化胶；所述粘结胶的固化温度为80～100摄氏度，所述粘接胶采用热固化方式进行固化。
根据本发明实施例的第二方面，提供一种芯片集成结构，所述芯片集成结构包括：
衬底、粘接于所述衬底上的芯片、位于所述芯片的侧面和所述芯片周围的衬底上的绝缘胶、以及芯片引线；所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底。
在一种可选的实施方式中，所述芯片集成结构还包括形成于所述衬底上的芯片外部电路，所述芯片引线与所述芯片外部电路连接。
在一种可选的实施方式中，所述芯片引线与所述芯片外部电路一体形成。
在一种可选的实施方式中，所述芯片集成结构还包括位于所述芯片和所述衬底之间的粘结胶，所述粘接胶将所述芯片粘接于所述衬底，所述绝缘胶包覆于所述粘结胶侧部。
在一种可选的实施方式中，所述绝缘胶具有从所述芯片的侧面至所述衬底延伸的斜面；所述斜面与所述衬底的夹角为0～45度。
在一种可选的实施方式中，所述绝缘胶为丙烯酸树脂胶、不饱和聚酯胶及聚氨酯胶中的至少一种或者至少两种的混合物。
相比于现有技术，本发明具有如下突出的有益效果：
本发明提供了一种芯片集成方法及芯片集成结构，通过粘结胶将芯片粘接于衬底上，可提高芯片与衬底之间的粘接能力；通过固化在所述芯片的侧面和所述芯片周围的衬底上的绝缘胶，增强芯片与衬底的结合能力，抑制芯片与衬底之间的连接导线断裂、脱粘失效等问题的发生，且由于芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底，衬底受到的应力在到达连接导线时经绝缘胶的缓冲而衰弱，因此降低了应力集中现象对连接导线的影响。
附图说明
图1是本发明实施例提供的一种芯片集成方法的流程图；
图2为本发明实施例二提供的衬底的示意图；
图3为本发明实施例二提供的一种芯片集成方法的步骤一的一个示意图；
图4为本发明实施例二提供的一种芯片集成方法的步骤二的一个示意图；
图5为本发明实施例二提供的一种芯片集成方法的步骤二的又一个示意图；
图6为本发明实施例二提供的一种芯片集成方法的步骤四的一个示意图；
图7为图6中的A的局部放大图；
图8为本发明实施例二提供的一种芯片集成方法的步骤四的又一个示意图；
图9为本发明实施例二提供的一种芯片集成方法的步骤六的一个示意图；
图10为本发明实施例二提供的一种芯片集成方法的步骤六的又一个示意图；
图11为本发明实施例二提供的一种芯片集成方法的步骤七的一个示意图；
图12为本发明实施例二提供的一种芯片集成方法的步骤七的又一个示意图；
图13为本发明实施例三提供的一种芯片集成结构的一个示意图；
图14为本发明实施例三提供的一种芯片集成结构的另一个示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
实施例一
图1是实施例一提供的一种芯片集成方法的流程图。
具体的，参考图1，本实施例提供的一种芯片集成方法，所述方法包括：
S110、提供衬底，在所述衬底的芯片安装位置形成粘接胶；
S120、提供芯片，将所述芯片通过所述粘结胶粘接于所述衬底上；
S130、在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶；
其中，绝缘胶具有电绝缘性；芯片的接触焊盘用于向芯片内部电路元件提供电接触；通过从接触焊盘引出芯片引线，便于通过芯片引线实现芯片内部电路与芯片外部电路的连接。所述芯片周围的衬底，是指围绕所述芯片的预设区域内的衬底。
S140、对所述绝缘胶进行固化；
S150、制作芯片引线，所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底。
即通过粘结胶将芯片粘接于衬底上，可提高芯片与衬底之间的粘接能力；通过固化在所述芯片的侧面和所述芯片周围的衬底上的绝缘胶，增强芯片与衬底的结合能力，抑制芯片与衬底之间的连接导线断裂、脱粘失效等问题的发生，且由于芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底，衬底受到的应力在到达连接导线时经绝缘胶的缓冲而衰弱，因此降低了应力集中现象对连接导线的影响。
通过控制绝缘胶粘度、绝缘胶打印厚度、打印机设置角度，调节绝缘胶与衬底之间形成的角度，绝缘胶打印并固化后与衬底之间形成的角度为0°-45°，优选为10°，这个角度能够得到最佳粘结强度。
在一种可选的实施方式中，所述绝缘胶采用3D打印技术打印形成。
进一步，可根据实际需求来调整绝缘胶打印厚度；例如，根据芯片体积的要求确定绝缘胶打印厚度。
进一步，所述在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶，具体为：采用3D打印技术在所述芯片的侧面和所述芯片周围的衬底上打印绝缘胶，使所述绝缘胶形成从所述芯片的侧面至所述衬底延伸的斜面；所述斜面与所述衬底的夹角为0～45度。优选地，所述夹角为10度，利于提高绝缘胶与衬底的粘结强度。可选的，所述斜面为直线型斜面、凹形斜面、凸形斜面或凹-凸形斜面等。具体地，可通过预先配置的绝缘胶粘度、绝缘胶打印厚度和打印机设置角度实现对所述夹角的设置，以使所述绝缘胶符合实际设计需求。其中，3D打印技术是一种以数字模型文件为基础，运用可粘合材料，通过逐层打印的方式来构造物体的技术。通过3D打印技术，可实现更精准地涂覆绝缘胶，提高芯片集成结构的可靠性，更利于实现制造工艺的自动化。具体地，绝缘胶为光固化胶。即通过采用光固化胶提高粘结强度，提高芯片集成结构的可靠性，进而提高器件的可靠性，相对于热固化胶来说，降低了能源消耗。
进一步，所述绝缘胶为紫外光固化胶，所述绝缘胶采用紫外线固化方式进行固化。
即利用紫外光固化胶固化时温度低的特点，实现了芯片集成工艺的低温化，使得可适用衬底范围大大增加，可应用于对焊接温度环境有要求的器件，提高器件的稳定性。
具体地，所述绝缘胶为丙烯酸树脂胶、不饱和聚酯胶和聚氨酯胶中的至少一种或至少两种的混合物。优选的，所述绝缘胶为丙烯酸树脂胶、不饱和聚酯胶或聚氨酯胶。
进一步，所述芯片引线采用3D打印技术打印形成。
具体地，制作所述芯片引线的步骤包括：以导电浆料为原料打印形成待固化导线，所述待固化导线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底；
对所述待固化导线进行固化，得到所述芯片引线。
具体地，所述以导电浆料为原料打印形成待固化导线，所述待固化导线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底，具体为：
基于芯片引线设计规则，以导电浆料为原料打印形成待固化导线，所述待固化导线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底。
即通过3D打印技术，可实现更精准地制作芯片引线，相对于传统的腐蚀工艺来说，其省去了繁琐的步骤，具有环保、制造工艺简单、快速等特点。
可选的，所述芯片引线设计规则包括芯片上的接触焊盘的引出位置、芯片引线在衬底一端的位置；所述芯片引线的设计规则还可以包括芯片上各个接触焊盘的引出顺序。
具体地，所述导电浆料为热固化浆料，所述待固化导线采用热固化方式进行固化；可选的，可根据衬底的耐高温程度选择热固化浆料的固化温度，以防止热固化浆料的固化温度超过衬底的耐受温度；在本实施方式中，所述导电浆料的固化温度为80～100摄氏度。
即相对于传统工艺中将芯片引线高温焊接至衬底的做法来说，采用固化温度为80～100摄氏度的热固化浆料引出芯片引线，可增加衬底的可选范围。
进一步，导电浆料中的导电填料为微米银粉、纳米银粉、微米铜粉、纳米铜粉、银包铜粉、微米金粉、纳米金粉、石墨烯和碳纳米管中的至少一种或至少两种的混合物。
具体地，导电浆料还包括树脂；通过树脂等材料，使得导电浆料具有粘度，其固化后具有良好的附着力，有助于导电浆料固化后与绝缘胶紧密接触，避免从绝缘胶上滑落。
具体地，导电浆料还包括其他功能助剂，例如，用于使导电浆料固化后具有耐环境老化性能的功能助剂。
进一步，可根据实际需求，调整导电浆料的厚度、固化时间及固化温度。例如，根据衬底的温度要求来确定导电浆料的固化温度。
具体地，所述方法还包括：
对所述绝缘胶进行固化后，在所述衬底上形成芯片外部电路；
将所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底并与所述芯片外部电路连接。
需要说明的是，对所述绝缘胶进行固化后，在所述衬底上形成芯片外部电路，可以是在执行步骤150之前进行，可以是在执行步骤150之后进行，亦可以是与步骤150同时进行，本发明实施例不作限定。
进一步，所述芯片外部电路采用3D打印技术打印形成。
可选的，所述芯片外部电路与所述芯片引线一体打印形成。
具体地，所述芯片集成方法还包括：
以导电浆料为原料于所述衬底上打印形成待固化线路；
对所述待固化线路进行固化，得到所述芯片外部电路。
通过保证芯片外部电路与芯片引线的介质一致性，提高芯片工作稳定性，同时也有利于简化制造工艺。
进一步，所述粘结胶采用3D打印技术打印形成。
即通过采用3D打印技术来打印粘结胶、绝缘胶、导电浆料，统一工艺的实现方法，利于简化制造工艺的控制，提高可靠性。
具体地，可根据芯片高度需求，调整粘结胶的施胶厚度。
具体地，可根据芯片的散热需求，调整粘结胶的配方成分，以提高散热功能。
具体地，所述粘结胶为热固化胶，所述粘接胶采用热固化方式进行固化；可选的，可根据衬底的耐高温程度选择热固化胶的固化温度，以防止热固化胶的固化温度超过衬底的耐受温度；在本实施方式中，所述粘结胶的固化温度为80～100摄氏度。
相对于传统工艺中将芯片引线高温焊接至衬底的做法来说，采用固化温度为80～100摄氏度的热固化胶将芯片粘接至衬底，可增加衬底的可选范围。
具体地，所述粘结胶为环氧树脂胶、聚酯树脂胶、有机硅树脂胶和导电胶中的至少一种或至少两种的混合物。
优选的，所述粘结胶为环氧树脂胶、聚酯树脂胶、有机硅树脂胶或导电胶；若所述粘结胶为环氧树脂胶、聚酯树脂胶或有机硅树脂胶，则衬底与芯片之间的粘接效果更佳；若所述粘结胶为导电胶，则由于导电材料散热性能好，芯片可通过导电胶进行散热。
具体地，所述导电胶的导电填料为微米银粉、纳米银粉、微米铜粉、纳米铜粉、银包铜粉、微米金粉、纳米金粉、石墨烯和碳纳米管中的至少一种或至少两种的混合物。
下面结合图2～图12对本发明实施例二提供的芯片集成方法进行详细描述。
步骤一：提供衬底，在所述衬底的芯片安装位置形成粘接胶；
如图2所示，其是本发明实施例二提供的衬底的示意图；图3为本发明实施例二提供的一种芯片集成方法的步骤一的一个示意图；如图3所示，粘结胶2打印于衬底1的预定位置上。
步骤二：提供芯片，将所述芯片通过所述粘结胶粘接于所述衬底上；
图4为本发明实施例二提供的一种芯片集成方法的步骤二的一个示意图；
图5为本发明实施例二提供的一种芯片集成方法的步骤二的又一个示意图；如图4所示，所述芯片3通过所述粘结胶2粘接于所述衬底1上。图5中未示出粘结胶2。
步骤三：对所述粘结胶进行固化；
本实施例中，粘结胶2为热固化胶，其采用热固化方式进行固化，固化温度为80～100摄氏度。在其他实施例中，亦可选择其他固化温度的粘结胶。
步骤四：在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶；
图6为本发明实施例二提供的一种芯片集成方法的步骤四的一个示意图；
图7为图6中的A的局部放大图；图8为本发明实施例二提供的一种芯片集成方法的步骤四的又一个示意图；如图6所示，绝缘胶4涂覆在芯片3的侧面和芯片3周围的衬底；如图7所示，绝缘胶4从芯片3的侧面至衬底1形成凹形斜面7；在本实施方式中，凹形斜面7与所述衬底的夹角θ为0～45度；优选地，夹角θ为10度。如图8所示，绝缘胶4涂覆在芯片3周围的衬底上；图8中未示出粘结胶2。
步骤五：对所述绝缘胶进行固化；
具体地，绝缘胶4为紫外光固化胶，其采用紫外线固化方式进行固化。
步骤六：制作芯片引线；
图9为本发明实施例二提供的一种芯片集成方法的步骤六的一个示意图；
图10为本发明实施例二提供的一种芯片集成方法的步骤六的又一个示意图。如图9和图10所示，所述芯片引线5自所述芯片3沿固化后的所述绝缘胶4表面延伸至所述衬底1，需要说明的是，图9中示出的芯片引线5和绝缘胶4之间的空隙仅为区分显示芯片引线5与绝缘胶4，实际工艺中，芯片引线5应与绝缘胶4接触。图10中未示出粘结胶2。
步骤七：在所述衬底上形成芯片外部电路。
图11为本发明实施例二提供的一种芯片集成方法的步骤七的一个示意图；
图12为本发明实施例二提供的一种芯片集成方法的步骤七的又一个示意图。需要说明的是，图11和图12中示出了芯片外部电路的部分线路6，而未示出芯片外部电路的全部电路，线路6的导线粗细，及衬底1上形成的芯片外部电路应以实际电路设计为准，本发明实施例不做限定。在所述衬底1上形成芯片外部电路6，将所述芯片引线5自所述芯片3沿固化后的所述绝缘胶4表面延伸至所述衬底1并与所述芯片外部电路6连接。图12中未示出粘结胶2。
实施例三
图13为本发明实施例三提供的一种芯片集成结构的一个示意图；图14为本发明实施例三提供的一种芯片集成结构的另一个示意图。
如图13和图14所示，所述芯片集成结构包括：
衬底11、粘接于所述衬底11上的芯片13、位于所述芯片13的侧面和所述芯片周围的衬底上的绝缘胶14、以及芯片引线15；所述芯片引线15自所述芯片13沿固化后的所述绝缘胶14表面延伸至所述衬底11。
即通过位于所述芯片的侧面和所述芯片周围的衬底上的绝缘胶，增强芯片与衬底的结合能力，抑制芯片与衬底之间的连接导线断裂、脱粘失效等问题的发生，且由于芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底，衬底受到的应力在到达连接导线时经绝缘胶的缓冲而衰弱，因此降低了应力集中现象对连接导线的影响。
具体地，绝缘胶14为光固化胶。
进一步，所述绝缘胶为丙烯酸树脂胶、不饱和聚酯胶和聚氨酯胶中的至少一种或至少两种的混合物。优选的，所述绝缘胶为丙烯酸树脂胶、不饱和聚酯胶或聚氨酯胶。
具体地，所述芯片集成结构还包括形成于所述衬底上的芯片外部电路(图13和图14中未示出)，所述芯片引线与所述芯片外部电路连接。
需要说明的是，芯片外部电路应以实际电路设计为准，本发明实施例不做限定。
具体地，所述芯片引线与所述芯片外部电路一体形成。
进一步，所述芯片集成结构还包括位于所述芯片13和所述衬底11之间的粘结胶12，所述粘接胶12将所述芯片13粘接于所述衬底11，所述绝缘胶14包覆于所述粘结胶12侧部。
即通过粘结胶将芯片粘接于器件的衬底上，可提高芯片与衬底之间的粘接能力。
具体地，所述粘结胶12为热固化胶；所述粘结胶的固化温度为80～100摄氏度。
具体地，所述粘结胶12为环氧树脂胶、聚酯树脂胶、有机硅树脂胶和导电胶中的至少一种或至少两种的混合物。
优选的，所述粘结胶12为环氧树脂胶、聚酯树脂胶、有机硅树脂胶或导电胶；若所述粘结胶12为环氧树脂胶、聚酯树脂胶或有机硅树脂胶，则衬底与芯片之间的粘接效果更佳；若所述粘结胶为导电胶，则由于导电材料散热性能好，芯片可通过导电胶进行散热。
具体地，所述导电胶的导电填料为微米银粉、纳米银粉、微米铜粉、纳米铜粉、银包铜粉、微米金粉、纳米金粉、石墨烯和碳纳米管中的至少一种或至少两种的混合物。
进一步，所述绝缘胶14具有从所述芯片的侧面至所述衬底延伸的斜面；所述斜面与所述衬底的夹角为0～45度；优选地，所述夹角为10度，利于提高绝缘胶与衬底的粘结强度。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (19)
1.一种芯片集成方法，其特征在于，包括：
提供衬底，在所述衬底的芯片安装位置形成粘接胶；
提供芯片，将所述芯片通过所述粘结胶粘接于所述衬底上；
在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶；
对所述绝缘胶进行固化；
制作芯片引线，所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底。
2.根据权利要求1所述的芯片集成方法，其特征在于，所述绝缘胶采用3D打印技术打印形成。
3.根据权利要求2所述的芯片集成方法，其特征在于，所述绝缘胶为紫外光固化胶，所述绝缘胶采用紫外线固化方式进行固化。
4.根据权利要求2所述的芯片集成方法，其特征在于，所述在所述芯片的侧面和所述芯片周围的衬底上涂覆绝缘胶，具体为：
采用3D打印技术在所述芯片的侧面和所述芯片周围的衬底上打印绝缘胶，使所述绝缘胶形成从所述芯片的侧面至所述衬底延伸的斜面；所述斜面与所述衬底的夹角为0～45度。
5.根据权利要求1-3任一项所述的芯片集成方法，其特征在于，所述芯片引线采用3D打印技术打印形成。
6.根据权利要求5所述的芯片集成方法，其特征在于，制作所述芯片引线的步骤包括：
以导电浆料为原料打印形成待固化导线，所述待固化导线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底；
对所述待固化导线进行固化，得到所述芯片引线。
7.根据权利要求6所述的芯片集成方法，其特征在于，所述导电浆料为热固化浆料；所述导电浆料的固化温度为80～100摄氏度，所述待固化导线采用热固化方式进行固化。
8.根据权利要求1-3任一项所述的芯片集成方法，其特征在于，所述方法还包括：
对所述绝缘胶进行固化后，在所述衬底上形成芯片外部电路；
将所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底并与所述芯片外部电路连接。
9.根据权利要求8所述的芯片集成方法，其特征在于，所述芯片外部电路采用3D打印技术打印形成。
10.根据权利要求9所述的芯片集成方法，其特征在于，所述芯片外部电路与所述芯片引线一体打印形成。
11.根据权利要求8所述的芯片集成方法，其特征在于，还包括：
以导电浆料为原料于所述衬底上打印形成待固化线路；
对所述待固化线路进行固化，得到所述芯片外部电路。
12.根据权利要求1-3任一项所述的芯片集成方法，其特征在于，所述粘结胶采用3D打印技术打印形成。
13.根据权利要求12所述的芯片集成方法，其特征在于，所述粘结胶为热固化胶；所述粘结胶的固化温度为80～100摄氏度，所述粘接胶采用热固化方式进行固化。
14.一种芯片集成结构，其特征在于，包括：衬底、粘接于所述衬底上的芯片、位于所述芯片的侧面和所述芯片周围的衬底上的绝缘胶、以及芯片引线；所述芯片引线自所述芯片沿固化后的所述绝缘胶表面延伸至所述衬底。
15.根据权利要求14所述的芯片集成结构，其特征在于，还包括形成于所述衬底上的芯片外部电路，所述芯片引线与所述芯片外部电路连接。
16.根据权利要求15所述的芯片集成结构，其特征在于，所述芯片引线与所述芯片外部电路一体形成。
17.根据权利要求14所述的芯片集成结构，其特征在于，还包括位于所述芯片和所述衬底之间的粘结胶，所述粘接胶将所述芯片粘接于所述衬底，所述绝缘胶包覆于所述粘结胶侧部。
18.根据权利要求17所述的芯片集成结构，其特征在于，所述绝缘胶具有从所述芯片的侧面至所述衬底延伸的斜面；所述斜面与所述衬底的夹角为0～45度。
19.根据权利要求14-18任一项所述的芯片集成结构，其特征在于，所述绝缘胶为丙烯酸树脂胶、不饱和聚酯胶及聚氨酯胶中的至少一种或者至少两种的混合物。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810522594.0A CN110544633A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成方法及芯片集成结构 |
| CN201811265966.2A CN110544674A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成结构 |
| CN201811266071.0A CN110544634A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810522594.0A CN110544633A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成方法及芯片集成结构 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811266071.0A Division CN110544634A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成方法 |
| CN201811265966.2A Division CN110544674A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110544633A true CN110544633A (zh) | 2019-12-06 |
Family
ID=68701242
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811266071.0A Pending CN110544634A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成方法 |
| CN201811265966.2A Pending CN110544674A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成结构 |
| CN201810522594.0A Pending CN110544633A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成方法及芯片集成结构 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811266071.0A Pending CN110544634A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成方法 |
| CN201811265966.2A Pending CN110544674A (zh) | 2018-05-28 | 2018-05-28 | 芯片集成结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (3) | CN110544634A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112072880A (zh) * | 2020-09-02 | 2020-12-11 | 申艳华 | 一种提高胶体与导体覆膜密封和绝缘能力的灌胶方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278726A (en) * | 1992-01-22 | 1994-01-11 | Motorola, Inc. | Method and apparatus for partially overmolded integrated circuit package |
| US20040014309A1 (en) * | 2002-07-17 | 2004-01-22 | Texas Instruments Incorporated | Multilayer laser trim interconnect method |
| CN1531075A (zh) * | 2003-03-13 | 2004-09-22 | ������������ʽ���� | 电子装置及其制造方法 |
| CN102714164A (zh) * | 2010-01-18 | 2012-10-03 | 罗姆股份有限公司 | 半导体装置和其制造方法 |
| CN105161432A (zh) * | 2015-09-17 | 2015-12-16 | 中芯长电半导体（江阴）有限公司 | 一种芯片封装方法 |
| CN107610803A (zh) * | 2017-09-11 | 2018-01-19 | 中山大学 | 一种3d打印用复合导电线材及其制备方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068714A (en) * | 1989-04-05 | 1991-11-26 | Robert Bosch Gmbh | Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made |
| TW411595B (en) * | 1999-03-20 | 2000-11-11 | Siliconware Precision Industries Co Ltd | Heat structure for semiconductor package device |
| JP2001230360A (ja) * | 2000-02-18 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP4380130B2 (ja) * | 2002-09-13 | 2009-12-09 | ソニー株式会社 | 半導体装置 |
| US20080308914A1 (en) * | 2006-03-17 | 2008-12-18 | Chipmos Technologies Inc. | Chip package |
| TW200832650A (en) * | 2007-01-31 | 2008-08-01 | Siliconware Precision Industries Co Ltd | Multi-chip semiconductor package and manufacturing method thereof |
| CN100555592C (zh) * | 2007-02-08 | 2009-10-28 | 百慕达南茂科技股份有限公司 | 芯片封装结构及其制作方法 |
| US8444328B2 (en) * | 2009-12-11 | 2013-05-21 | International Business Machines Corporation | Electro-optical assembly fabrication |
| CN102097342B (zh) * | 2010-11-29 | 2013-04-17 | 南通富士通微电子股份有限公司 | 封装系统及装片胶厚度控制方法 |
| CN102751257B (zh) * | 2011-04-22 | 2016-06-08 | 三星半导体(中国)研究开发有限公司 | Cob模块及其制造方法 |
| US8866274B2 (en) * | 2012-03-27 | 2014-10-21 | Infineon Technologies Ag | Semiconductor packages and methods of formation thereof |
| JP6214337B2 (ja) * | 2013-10-25 | 2017-10-18 | キヤノン株式会社 | 電子部品、電子機器および電子部品の製造方法。 |
| CN103674399B (zh) * | 2013-12-25 | 2016-04-27 | 北京必创科技有限公司 | 一种应力分散mems塑封压力传感器及其制备方法 |
| CN104851961B (zh) * | 2015-03-24 | 2017-08-25 | 湘能华磊光电股份有限公司 | 发光器件的芯片级封装方法及结构 |
| CN109727935A (zh) * | 2016-04-08 | 2019-05-07 | Oppo广东移动通信有限公司 | 一种芯片封装结构、终端设备及方法 |
| CN105895785B (zh) * | 2016-04-25 | 2018-06-29 | 湘能华磊光电股份有限公司 | 倒装led芯片集成封装的光源组件结构及其制作方法 |
| CN106876344A (zh) * | 2017-01-23 | 2017-06-20 | 杰群电子科技（东莞）有限公司 | 一种半导体封装结构及封装方法 |
| CN106847716A (zh) * | 2017-02-28 | 2017-06-13 | 上海图正信息科技股份有限公司 | 一种芯片封装工艺 |
| CN108010877A (zh) * | 2017-12-29 | 2018-05-08 | 中芯长电半导体（江阴）有限公司 | 半导体芯片的封装结构及封装方法 |
-
2018
- 2018-05-28 CN CN201811266071.0A patent/CN110544634A/zh active Pending
- 2018-05-28 CN CN201811265966.2A patent/CN110544674A/zh active Pending
- 2018-05-28 CN CN201810522594.0A patent/CN110544633A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278726A (en) * | 1992-01-22 | 1994-01-11 | Motorola, Inc. | Method and apparatus for partially overmolded integrated circuit package |
| US20040014309A1 (en) * | 2002-07-17 | 2004-01-22 | Texas Instruments Incorporated | Multilayer laser trim interconnect method |
| CN1531075A (zh) * | 2003-03-13 | 2004-09-22 | ������������ʽ���� | 电子装置及其制造方法 |
| CN102714164A (zh) * | 2010-01-18 | 2012-10-03 | 罗姆股份有限公司 | 半导体装置和其制造方法 |
| CN105161432A (zh) * | 2015-09-17 | 2015-12-16 | 中芯长电半导体（江阴）有限公司 | 一种芯片封装方法 |
| CN107610803A (zh) * | 2017-09-11 | 2018-01-19 | 中山大学 | 一种3d打印用复合导电线材及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112072880A (zh) * | 2020-09-02 | 2020-12-11 | 申艳华 | 一种提高胶体与导体覆膜密封和绝缘能力的灌胶方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110544634A (zh) | 2019-12-06 |
| CN110544674A (zh) | 2019-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8896111B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI415228B (zh) | 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法 | |
| JP4821537B2 (ja) | 電子制御装置 | |
| JP2010123914A (ja) | 電子制御装置 | |
| US20140226290A1 (en) | Wiring substrate, component embedded substrate, and package structure | |
| JP5893736B2 (ja) | サブマウントおよび封止済み半導体素子ならびにこれらの作製方法 | |
| US20070102190A1 (en) | Circuit device and method of manufacturing the same | |
| JP6279162B2 (ja) | 半導体装置およびその製造方法 | |
| WO2015132969A1 (ja) | 絶縁基板及び半導体装置 | |
| CN110544633A (zh) | 芯片集成方法及芯片集成结构 | |
| US20160049358A1 (en) | Electronic circuit, production method thereof, and electronic component | |
| CN108573935B (zh) | 半导体装置及其制造方法 | |
| JP5404468B2 (ja) | 回路基板 | |
| JP2014003258A (ja) | 半導体装置およびその製造方法 | |
| JP4979542B2 (ja) | 実装構造体およびその製造方法 | |
| JP2011142366A (ja) | 電子制御装置 | |
| JP4735378B2 (ja) | 電子部品実装構造体およびその製造方法 | |
| JP2009021338A (ja) | 配線基板およびその製造方法 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN209434178U (zh) | 半导体元件的集成结构 | |
| JP4383324B2 (ja) | 半導体装置 | |
| JP2007042848A (ja) | 配線基板、電気素子装置並びに複合基板 | |
| CN209471948U (zh) | 芯片集成结构 | |
| CN103311197A (zh) | 用于功率模块的基板 | |
| WO2024095812A1 (ja) | 回路基板及び電子モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191206 |
|
| RJ01 | Rejection of invention patent application after publication |