JP4979542B2 - 実装構造体およびその製造方法 - Google Patents

Description

本発明は基材上に電子部品が搭載された実装構造体に関する。

半導体素子などの電子部品を、セラミックやポリイミド等の基材上に実装する方法として、金属ナノ粒子を接合材料として用いた方法が注目されている。金属ナノ粒子とは、Ａｕ、Ａｇ、Ｃｕ等の１００ｎｍ未満のサイズの金属粒子（以下、金属ナノ粒子と記載する）で、微小化によりバルク材料に比べて表面活性度が高く融点が低いため、低温での結合が可能であり、かつ結合しサイズが大きくなるとバルク材料同等の高い融点となり、電子部品の実装時の熱ストレス低減および実装後の耐熱温度向上が要求される幅広い製品への適用が期待されている。

金属ナノ粒子を接合材料として用いた従来の電子部品の実装過程を図７に示す。
図７（ａ１）（ｂ１）（ｃ１）は、実装工程における基材の平面図を示し、図７（ａ２）（ｂ２）（ｃ２）は、夫々図７（ａ１）（ｂ１）（ｃ１）に対応し、図７（ａ１）に示すＣ−Ｃ位置の断面を表わしている。その他、同様な関係にある。

まず、図７（ａ１）（ａ２）に示すように、基材１の上に導体配線２が形成された基材を用意し、次に図７（ｂ１）（ｂ２）に示すように、導体配線２の部品実装位置に金属ナノ粒子を含んだペースト材料を用いて接合材料部１３を形成する。

次に図７（ｃ１）（ｃ２）に示すように、電子部品３の電極１４を接合材料部１３に対向させて電子部品３を搭載し、さらに熱等のエネルギーを接合材料部１３に与えることにより、接合材料部１３を結合・硬化させて電子部品３の電極１４と基材１の導体配線２を接合させる。これによって図７（ｃ２）に示すように電子部品３の電極１４、接合材料部１３、導体配線２の順に層状に接続された実装構造体が出来あがっている。
特開２００５−１３６３９９号公報

しかし、このような従来の実装構造体では、電子部品３の搭載時に接合材料部１３が押し広げられ、導体配線２の間の短絡を生じやすい。図８は図７（ｃ２）において、配線間が短絡した状態を示している。

また、図７（ｃ２）に示すような従来の電子部品３の実装体の接合部構造は、電子部品３上の電極１４、接合材料部１３、導体配線２の順に層状に接続されているため、電子部品３と基材１の熱膨張係数が異なる場合には、電子部品３で発生する熱によるストレス、製品環境の熱ストレスなどにより、接合材料部１３が破壊して断線が生じやすい。

本発明は、製品環境の熱ストレスなどによっても接合材料部が断線しにくい実装構造体を提供することを目的とする。

本発明の請求項１記載の実装構造体は、基材に設けた第１導体配線の上に第２導体配線を設け、第２導体配線のみに電子部品の突起電極を埋没させて電気接続した実装構造体であり、前記第２導体配線は１００ｎｍ以下の金属微粒子から形成された多孔質であり、前記第２導体配線を、前記第１導体配線の前記突起電極との接合部のみに設けたことを特徴とする。
本発明の請求項２記載の実装構造体は、請求項１において、前記突起電極は、前記第１導体配線と接していることを特徴とする。

本発明の請求項３記載の実装構造体の製造方法は、基材に設けた導体配線に電子部品を実装するに際し、前記基材に形成した凹部にこの凹部の高さよりも低く第１の導体配線部を形成し、第１の導体配線部の一部に１００ｎｍ以下の粒径の金属粒子を含有したペースト材料を前記凹部から溢れ出ないように塗布して多孔質の第２の導体配線部を形成し、前記第２の導体配線部の材料が前記凹部から溢れ出ないように第２の導体配線部のみに前記電子部品の突起電極を挿入した後に第２の導体配線部を硬化することを特徴とする。

本発明の請求項４記載の実装構造体の製造方法は、請求項３において、１００ｎｍ以下の粒径の金属粒子を含有したペースト材料により第１の導体配線部を形成し、第２の導体配線部の材料を塗布する前に第１の導体配線部を硬化させることを特徴とする。

本発明の請求項５記載の実装構造体の製造方法は、請求項４において、第２の導体配線部の材料を塗布する前に、第２の導体配線部の領域を開口させたレジスト膜を形成することを特徴とする。

本発明の請求項６記載の実装構造体の製造方法は、請求項３〜請求項５の何れかにおいて、前記凹部をレジスト膜により形成することを特徴とする。
本発明の請求項７記載の実装構造体の製造方法は、請求項６において、電子部品の実装後に前記レジスト膜を除去することを特徴とする。

本発明の請求項８記載の実装構造体の製造方法は、請求項３〜請求項６の何れかにおいて、前記金属ナノペースト材料中に１μｍ以上のサイズの金属粒子を含有したものを使用することを特徴とする。

本発明の請求項９記載の実装構造体の製造方法は、請求項３〜請求項６の何れかにおいて、導体配線における他の部品との接続部に追加導体配線部を形成する工程を付加することを特徴とする。

本発明によれば、電子部品の突起電極が、多孔質な導電配線に埋設されているので、電子部品と導電配線、基材の間の熱伝達が効率よく、その結果、製品環境の熱ストレスを緩和して信頼性の高い実装構造体を実現できる。

また、レジストによる障壁を用いて製造するので、電子部品を搭載する時の接合材料の押し広がりを抑制し、導体配線の間の短絡を防止できる。

以下、本発明の各実施の形態を図１〜図６に基づいて説明する。
（実施の形態１）
図１は本発明の実施の形態１を示す。

図１（ａ）は実装構造体の平面図、図１（ｂ）は図１（ａ）に示すＡ−Ａ位置の断面図、図１（ｃ）は図１（ｂ）に示すＢ−Ｂ位置の断面を表している。
基材１の上には導体配線２が形成されている。導体配線２は１００ｎｍ以下の金属微粒子から形成されている。図１（ｂ）の例では導体配線２の全体が多孔質に形成されている。電子部品３の突起電極４の一部が、図１（ｂ）（ｃ）に示すように導体配線２中に埋没し、低温で溶融した導体配線２によって突起電極４と導体配線２が結合されている。ここで多孔質とは、１ｎｍ以上の空隙を多数個含有した状態を言う。低温とは、バルク状態の場合の溶融温度よりも低い温度である。

なお、導体配線２の全体が多孔質であるとしているが、導体配線２の中でも突起電極４の周辺部２ａを少なくとも多孔質に形成して実施できる。
この構成によれば、周辺環境による熱等のストレスが突起電極４の接合部に生じても、導体配線２の多孔質な部分の空隙の変形によりストレスを緩和し、突起電極４と導体配線２との接合部の破壊による断線を防ぐことができる。

また、電子部品３の突起電極４が導体配線２に埋設しているので、電子部品３の熱が、導体配線２を介して基材１へ伝達され、熱がたまらず、熱ストレスが緩和される。
ここで、多孔質の程度は、導体配線２の多孔質性にて熱的及び機械的ストレスを緩和するには、密度を１０％以上９０％未満にすることが望ましい。密度が１０％未満では空隙の割合が多すぎて、機械的ストレスに対して接合部の破壊による破断が起こる可能性がある。また、熱的ストレスに対して、空隙つまり空気層が多くなるために熱の伝導性が悪くなる可能性がある。逆に、密度が高すぎると、通常の接合部のバルク状態と同じ状態となり機械的ストレスに対して緩和しにくい構成となってしまう。

さらに、図１（ｂ）に示す通り、突起電極４が基材１に接触した構造の場合には、電子部品３が発生する熱が空隙を有した多孔質な導体配線２を経由せずに基材１に直接に伝わるため、放熱性を高めることができる。

また、導体配線２の厚は必ずしも全ての領域で同一にする必要はなく、接合強度が必要な突起電極４の周辺部２ａの導体配線２の厚さを図１（ｂ）に示すようにその他の部分よりも厚くした場合、つまり、周辺部２ａを凸部にした場合には、導体配線２の材料の使用量を減らし、コストを低減することができる。各領域の導体配線２の厚さは、例えば、突起電極４の埋没量は２μｍ以上、その他配線部は１μｍ以上あれば十分であることが実験により分かっている。

ここで具体的な構造の例を示す。図１（ａ）から図１（ｃ）を参照しながら説明する。突起電極４の形状は図１（ｂ）及び図１（ｃ）に示すように四角形状の□５０μｍ、高さ５μｍの高さを有する突起状の電極である。

また、導体配線２の形状は、回路配線としてチップ上に配置された突起電極４にむかって形成されている（図１（ａ））。幅寸法については７０μｍとし、長さについては任意である。このようにすれば、接合部付近では□５０μｍ寸法の突起電極４に対して７０μｍの線幅を有しているため接合部を覆うことができる。つまり、突起電極４を覆い隠すことができればよく、例えば、厚み４μｍとした。

さらに、接合部以外の導体配線２の厚みは材料削減を目的として１μｍとした。以上、１つの例を示したが、これに限定されない。
なお、図１の導体配線２の作製方法は、以下の実施の形態で説明する方法で作製した。つまり、実施の形態３、実施の形態４で、レジスト膜７を除去することで作製できる。

（実施の形態２）
図２は本発明の実施の形態２を示す。
図２（ａ）は実装体の平面図、図２（ｂ）は図２（ａ）に示すＡ−Ａ位置の断面を表しており、図２（ｃ）は図２（ｂ）に示すＢ−Ｂ位置の断面を表している。

図２（ｂ）（ｃ）に示すように、基材１の上に設けられた第１の導体配線５の上に第２の導体配線６が形成されている。第２の導体配線６のみが１ｎｍ以上の空隙を多数個含有し、第１の導体配線５は空隙を多数個含有していない。電子部品３の突起電極４は第２の導体配線６に埋没させて、かつ突起電極４の先端が第１の導体配線５に接触している。また、第２導体配線６は、第１導体配線５の前記突起電極４との接合部のみに設けられている。第２の導体配線６は、１００ｎｍ以下の金属微粒子から形成されており、電子部品３の突起電極４は第２の導体配線６に低温で結合されている。

この構成によれば、周辺環境による熱等のストレスが突起電極４の接合部に生じても、空隙の変形によりストレスを緩和し、接合部の破壊による断線を防き、かつ、電子部品３が発生する熱が空隙を有した第２の導体配線６を経由せずに基材１に伝わるため放熱性を高め、さらに空隙を有さない第１の導体配線５を経由して電子部品３からの電気信号が流れるため、導電性を高めることができる。

さらに、接合強度が必要な突起電極４の接合部のみに第２の導体配線６が形成されている場合には、導体配線材料の使用量を減らし、コストを低減することができる。
なお、第１の導体配線５の幅、厚みは、実施の形態１の導体配線２と同じであった。図２の導体配線２の作製方法は、以下の実施の形態で説明する方法で作製した。つまり、実施の形態３、実施の形態４で、レジスト膜７を除去することで作製できる。

（実施の形態３）
図３は本発明の実施の形態３の実装構造体の製造方法を示す。
図３（ａ１）（ｂ１）（ｃ１）（ｄ１）は、基材１の平面図、図３（ａ２）（ｂ２）（ｃ２）（ｄ２）は、夫々図３（ａ１）（ｂ１）（ｃ１）（ｄ１）に対応し、図３（ａ１）に示すＡ−Ａ位置の断面を表わし、図３（ａ３）（ｂ３）（ｃ３）（ｄ３）も夫々図３（ａ１）（ｂ１）（ｃ１）（ｄ１）に対応し、図３（ａ１）に示すＣ−Ｃ位置の断面を表わしている。

まず、図３（ａ１）（ａ２）（ａ３）に示すように、セラミックやポリイミド等の基材１を用意する。
次に図３（ｂ１）（ｂ２）（ｂ３）に示すように、基材１上にレジスト膜７等により凹部７ａを形成する。

そして図３（ｃ１）（ｃ２）（ｃ３）に示すように、凹部７ａに１００ｎｍ以下の粒径の金属粒子を含有したペースト材料を、凹部７ａの高さよりも低く充填して導体配線部８を形成する。

次に図３（ｄ１）（ｄ２）（ｄ３）に示すように、導体配線部８の材料が凹部７ａから溢れ出ないように、導体配線部８に電子部品３の突起電極４を挿入し、この状態で熱や電磁波等のエネルギーにより導体配線部８を硬化、焼成し、導体配線２の形成と電子部品３の実装を一括して行う。

この製造方法によれば、凹部７ａによって、導体配線部８のペースト材料が電子部品３を搭載するときの荷重により導体配線部８の領域外に押し広げられることがなく、導体配線２間の短絡を防ぐことができる。また、１００ｎｍ以下の粒径の金属粒子を含有したペースト材料の塗布条件または硬化条件を制御することにより、導体配線部８中に空隙を多数形成することができ多孔質体となる。

ここで、塗布条件および硬化条件の一例を示す。
塗布条件としてインクジェットユニット、あるいは、塗布ユニットなどの供給ユニットを用いて、突起電極４が導電配線２で覆い隠されるように２から３回の塗り工程を経て比較的厚く形成した。

また、硬化条件としては、熱風循環炉にて５℃／分の昇温速度にて硬化した。昇温速度が速すぎるとペースト材料内の溶剤が突沸して均一な空隙が形成されず、また、多孔質性（個数）にも影響する。以上は一例でありこれに限定されない。

周辺環境による熱等のストレスが突起電極４の接合部に生じても、空隙の変形によりストレスを緩和し、信頼性の高い接合構造を提供できる。
また、導体配線部８の空隙を多数形成する場合には、図３（ｄ２）に示すように突起電極４の先端が基材１に接触した構造にした方が、電子部品３が発生する熱が空隙を有した導体配線２を経由せずに基材１に直接伝わるため、放熱性を高めることができる。

なお、使用いたペーストは、３〜７ｎｍの微粒子の金粒子を６０ｗｔ％含み、溶剤がテトラデカンとデカノールの１：１混合液と、樹脂成分としてエポキシ樹脂で低沸点のものを用いた。密度１．６ｇ／ｃｃであった。粘度５０から２０ｍＰａ・ｓであった。

（実施の形態４）
図４は本発明の実施の形態４の実装構造体の製造方法を示す。
図４（ａ１）（ｂ１）（ｃ１）（ｄ１）（ｅ１）は基材１の平面図、図４（ａ２）（ｂ２）（ｃ２）（ｄ２）（ｅ２）は夫々図４（ａ１）（ｂ１）（ｃ１）（ｄ１）（ｅ１）に対応し、図４（ａ１）に示すＡ−Ａ位置の断面を表わし、図４（ａ３）（ｂ３）（ｃ３）（ｄ３）（ｅ３）も夫々図４（ａ１）（ｂ１）（ｃ１）（ｄ１）（ｅ１）に対応し、図４（ａ１）に示すＣ−Ｃ位置の断面を表わしている。

まず、図４（ａ１）（ａ２）に示すように、セラミックやポリイミド等の基材１を用意しする。
次に図４（ｂ１）（ｂ２）に示すように、基材１上にレジスト膜７などにより凹部７ａを形成する。

そして凹部７ａに、図４（ｃ１）（ｃ２）に示すように凹部７ａの高さよりも低く例えば１００ｎｍ以下の粒径の金属粒子を含有した実施の形態３で用いたペースト材料により第１の導体配線部９を形成する。

次に図４（ｄ１）（ｄ２）に示すように、第１の導体配線部９の少なくとも電子部品３の突起電極４に対応した領域に、凹部から溢れ出ないように１００ｎｍ以下の粒径の金属粒子を含有した実施の形態３で用いたペースト材料を塗布し第２の導体配線部１９を形成する。

次に図４（ｅ１）（ｅ２）に示すように、第２の導体配線部１９の材料が凹部７ａから溢れ出ないように、電子部品３の突起電極４を第２の導体配線部１９に挿入し、熱や電磁波等のエネルギーにより第２の導体配線部１９を硬化する。

図４に示すこの製造方法によれば、図３に示した製造方法と同じく、凹部７ａによって配線間の短絡を防ぐことができる。また、図４に示すように、接合強度確保が必要な突起電極４の接合部のみに第２の導体配線部１９を形成した場合には、材料費を低減できる。

また、第２の導体配線部１９を形成する１００ｎｍ以下の粒径の金属粒子を含有したペースト材料の塗布条件または硬化条件を制御することにより、第２の導体配線部１９中に空隙を多数形成することができ、周辺環境による熱等のストレスが突起電極４の接合部に生じても、空隙の変形によりストレスを緩和し、信頼性の高い接合構造を提供できる。

また、第１の導体配線部９を１００ｎｍ以下の粒径の金属粒子を含有したペースト材料で形成する場合には、図４（ｄ１）（ｄ２）（ｄ３）で第２の導体配線部１９のペースト材料を塗布する前に、第１の導体配線部９を空隙が多数有さないように硬化したほうが、電子部品３が発生する熱が空隙を有した第１の導体配線５を経由せずに基材１に伝わるため放熱性を高め、さらに空隙を多数有さない第２の導体配線６を経由して電子部品３からの電気信号が流れるため、導電性を高めることができる。

また、第２の導体配線部１９を形成する１００ｎｍ以下の粒径の金属粒子を含有したペースト材料が低粘度の場合には、図４（ｄ１）（ｄ２）（ｄ３）で第２の導体配線部１９を形成するペースト材料を塗布する前に、少なくとも第１の導体配線部９上の第２の導体配線部１９の領域を開口させたレジスト膜７を形成すると、ペースト材料の流れ出しを防ぐことができ、必要な第２の導体配線部１９の厚さを確保することができる。

図５は基材１の平面図を示し、図４（ｃ１）に示す第１の導体配線部９の形成後に、第２の導体配線部１９を形成するためのレジスト膜１１によって、第２の導体配線部１９の領域を開口させた例を表わしている。また、第１の導体配線部９と第２の導体配線部１９を形成するペースト材料は同一でも良いし、異なっていても良い。

また、図３または図４を例に説明した何れの実施の形態においても、電子部品３の実装体が他の部品等が接続する導体配線上の接続部は、基材１の凹部に導体配線２があるが、例えば１００ｎｍ以下の粒径の金属粒子を含有したペースト材料を塗布し追加導体配線部を形成する工程を付加することにより、電子部品３の実装体の導体配線２上の接続部が凸形状である必要がある場合にも適用できるようになる。

図６は他の部品との接続部１５に追加導体配線部１２を形成した例を表わし、図６（ａ）は基材１の平面図、図６（ｂ）は図６（ａ）に示すＡ−Ａ位置の断面を表わしている。
また、図３または図４をに示した実施の形態では、凹部の形成をレジスト膜７等により付加する手法で説明しているが、レーザー等により基材１を切削する手法を用いても良い。但し、レジスト膜７により凹部を形成した場合には、電子部品３の搭載後にレジスト膜７を除去することにより、前述の接続部１５を厚くする工程を付加しなくても良く、低コストの電子部品３の実装体を提供できる。

なお、上記実施形態において、使用するペースト中の１００ｎｍ以下の粒径の金属粒子が塗布前に凝集するのを防ぐために金属粒子に有機膜などで被覆させても良い。
また、上記説明した何れの実施の形態においても、使用する１００ｎｍ以下の粒径の金属粒子を含有したペースト材料に粒径が１μｍ以上の金属粒子を含有させると、導体配線２の硬化が短時間で完了するため、低コストの電子部品３の実装体を提供できる。

また、図１または図２を例に説明した何れの実施の形態においても、突起電極４の周りに封止樹脂などを充填して補強した方がなお良い。

本発明は、導体配線２の狭ピッチ化および耐熱ストレス化が必要なシステムＬＳＩやＬＥＤ等の幅広い半導体製品に適用できる。

実施の形態１の実装構造体の平面図とＡ−Ａ断面図およびＢ−Ｂ断面図 実施の形態２の実装構造体の平面図とＡ−Ａ断面図およびＢ−Ｂ断面図 実施の形態３の製造工程図と各工程のＡ−Ａ断面図およびＣ−Ｃ断面図 実施の形態４の製造工程図と各工程のＡ−Ａ断面図およびＣ−Ｃ断面図 第２の導体配線部の領域を開口させた例の平面図 追加導体配線部を形成した例を示す平面図とＡ−Ａ断面図 従来の実装構造体の製造工程における基材の平面図と各工程のＣ−Ｃ断面図 従来例における導体配線間の短絡例を示す断面図

符号の説明

１ 基材
２ 導体配線
３ 電子部品
４ 突起電極
５ 第１の導体配線
６ 第２の導体配線
７ レジスト膜
８ 導体配線部
９ 第１の導体配線部
１１ レジスト膜
１２ 追加導体配線
１５ 接続部
１９ 第２の導体配線部

Claims (9)

1. 基材に設けた第１導体配線の上に第２導体配線を設け、
   第２導体配線のみに電子部品の突起電極を埋没させて電気接続した実装構造体であり、前記第２導体配線は１００ｎｍ以下の金属微粒子から形成された多孔質であり、前記第２導体配線を、前記第１導体配線の前記突起電極との接合部のみに設けた
   実装構造体。
2. 前記突起電極は、前記第１導体配線と接している
   請求項１記載の実装構造体。
3. 基材に設けた導体配線に電子部品を実装するに際し、
   前記基材に形成した凹部にこの凹部の高さよりも低く第１の導体配線部を形成し、
   第１の導体配線部の一部に１００ｎｍ以下の粒径の金属粒子を含有したペースト材料を前記凹部から溢れ出ないように塗布して多孔質の第２の導体配線部を形成し、
   前記第２の導体配線部の材料が前記凹部から溢れ出ないように第２の導体配線部のみに前記電子部品の突起電極を挿入した後に第２の導体配線部を硬化する
   実装構造体の製造方法。
4. １００ｎｍ以下の粒径の金属粒子を含有したペースト材料により第１の導体配線部を形成し、第２の導体配線部の材料を塗布する前に第１の導体配線部を硬化させる
   請求項３に記載の実装構造体の製造方法。
5. 第２の導体配線部の材料を塗布する前に、第２の導体配線部の領域を開口させたレジスト膜を形成する
   請求項４に記載の実装構造体の製造方法。
6. 前記凹部をレジスト膜により形成する
   請求項３〜請求項５の何れか記載の実装構造体の製造方法。
7. 電子部品の実装後に前記レジスト膜を除去する
   請求項６に記載の実装構造体の製造方法。
8. 前記金属ナノペースト材料中に１μｍ以上のサイズの金属粒子を含有したものを使用する
   請求項３〜請求項６の何れかに記載の実装構造体の製造方法。
9. 導体配線における他の部品との接続部に追加導体配線部を形成する工程を付加することを特徴とする
   請求項３〜請求項６の何れかに記載の実装構造体の製造方法。

Images