JP2009117496A - 実装構造体およびその製造方法 - Google Patents
実装構造体およびその製造方法 Download PDFInfo
- Publication number
- JP2009117496A JP2009117496A JP2007286840A JP2007286840A JP2009117496A JP 2009117496 A JP2009117496 A JP 2009117496A JP 2007286840 A JP2007286840 A JP 2007286840A JP 2007286840 A JP2007286840 A JP 2007286840A JP 2009117496 A JP2009117496 A JP 2009117496A
- Authority
- JP
- Japan
- Prior art keywords
- conductor wiring
- mounting structure
- protruding electrode
- manufacturing
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】基材(1)に設けた導体配線(2)に電子部品の突起電極(4)を埋没させて電気接続するとともに、前記導体配線は、前記突起電極の少なくとも周辺部(2a)が多孔質であることを特徴とする。
【選択図】図1
Description
図7(a1)(b1)(c1)は、実装工程における基材の平面図を示し、図7(a2)(b2)(c2)は、夫々図7(a1)(b1)(c1)に対応し、図7(a1)に示すC−C位置の断面を表わしている。その他、同様な関係にある。
本発明の請求項3記載の実装構造体は、請求項1または請求項2において、前記導体配線は、前記突起電極との接合部のみ前記導体配線に凸部を有していることを特徴とする。
本発明の請求項6記載の実装構造体は、請求項1〜請求項5の何れかにおいて、前記多孔質の導体配線は、100nm以下の金属微粒子から形成された多孔質体であることを特徴とする。
熱または光のエネルギーにより前記導体配部を硬化させることを特徴とする。
本発明の請求項13記載の実装構造体の製造方法は、請求項12において、電子部品の実装後に前記レジスト膜を除去することを特徴とする。
(実施の形態1)
図1は本発明の実施の形態1を示す。
基材1の上には導体配線2が形成されている。導体配線2は100nm以下の金属微粒子から形成されている。図1(b)の例では導体配線2の全体が多孔質に形成されている。電子部品3の突起電極4の一部が、図1(b)(c)に示すように導体配線2中に埋没し、低温で溶融した導体配線2によって突起電極4と導体配線2が結合されている。ここで多孔質とは、1nm以上の空隙を多数個含有した状態を言う。低温とは、バルク状態の場合の溶融温度よりも低い温度である。
この構成によれば、周辺環境による熱等のストレスが突起電極4の接合部に生じても、導体配線2の多孔質な部分の空隙の変形によりストレスを緩和し、突起電極4と導体配線2との接合部の破壊による断線を防ぐことができる。
ここで、多孔質の程度は、導体配線2の多孔質性にて熱的及び機械的ストレスを緩和するには、密度を10%以上90%未満にすることが望ましい。密度が10%未満では空隙の割合が多すぎて、機械的ストレスに対して接合部の破壊による破断が起こる可能性がある。また、熱的ストレスに対して、空隙つまり空気層が多くなるために熱の伝導性が悪くなる可能性がある。逆に、密度が高すぎると、通常の接合部のバルク状態と同じ状態となり機械的ストレスに対して緩和しにくい構成となってしまう。
なお、図1の導体配線2の作製方法は、以下の実施の形態で説明する方法で作製した。つまり、実施の形態3、実施の形態4で、レジスト膜7を除去することで作製できる。
図2は本発明の実施の形態2を示す。
図2(a)は実装体の平面図、図2(b)は図2(a)に示すA−A位置の断面を表しており、図2(c)は図2(b)に示すB−B位置の断面を表している。
なお、第1の導体配線5の幅、厚みは、実施の形態1の導体配線2と同じであった。図2の導体配線2の作製方法は、以下の実施の形態で説明する方法で作製した。つまり、実施の形態3、実施の形態4で、レジスト膜7を除去することで作製できる。
図3は本発明の実施の形態3の実装構造体の製造方法を示す。
図3(a1)(b1)(c1)(d1)は、基材1の平面図、図3(a2)(b2)(c2)(d2)は、夫々図3(a1)(b1)(c1)(d1)に対応し、図3(a1)に示すA−A位置の断面を表わし、図3(a3)(b3)(c3)(d3)も夫々図3(a1)(b1)(c1)(d1)に対応し、図3(a1)に示すC−C位置の断面を表わしている。
次に図3(b1)(b2)(b3)に示すように、基材1上にレジスト膜7等により凹部7aを形成する。
塗布条件としてインクジェットユニット、あるいは、塗布ユニットなどの供給ユニットを用いて、突起電極4が導電配線2で覆い隠されるように2から3回の塗り工程を経て比較的厚く形成した。
また、導体配線部8の空隙を多数形成する場合には、図3(d2)に示すように突起電極4の先端が基材1に接触した構造にした方が、電子部品3が発生する熱が空隙を有した導体配線2を経由せずに基材1に直接伝わるため、放熱性を高めることができる。
図4は本発明の実施の形態4の実装構造体の製造方法を示す。
図4(a1)(b1)(c1)(d1)(e1)は基材1の平面図、図4(a2)(b2)(c2)(d2)(e2)は夫々図4(a1)(b1)(c1)(d1)(e1)に対応し、図4(a1)に示すA−A位置の断面を表わし、図4(a3)(b3)(c3)(d3)(e3)も夫々図4(a1)(b1)(c1)(d1)(e1)に対応し、図4(a1)に示すC−C位置の断面を表わしている。
次に図4(b1)(b2)に示すように、基材1上にレジスト膜7などにより凹部7aを形成する。
また、図3または図4をに示した実施の形態では、凹部の形成をレジスト膜7等により付加する手法で説明しているが、レーザー等により基材1を切削する手法を用いても良い。但し、レジスト膜7により凹部を形成した場合には、電子部品3の搭載後にレジスト膜7を除去することにより、前述の接続部15を厚くする工程を付加しなくても良く、低コストの電子部品3の実装体を提供できる。
また、上記説明した何れの実施の形態においても、使用する100nm以下の粒径の金属粒子を含有したペースト材料に粒径が1μm以上の金属粒子を含有させると、導体配線2の硬化が短時間で完了するため、低コストの電子部品3の実装体を提供できる。
2 導体配線
3 電子部品
4 突起電極
5 第1の導体配線
6 第2の導体配線
7 レジスト膜
8 導体配線部
9 第1の導体配線部
11 レジスト膜
12 追加導体配線
15 接続部
19 第2の導体配線部
Claims (15)
- 基材に設けた導体配線に電子部品の突起電極を埋没させて電気接続するとともに、前記導体配線は、前記突起電極の少なくとも周辺部が多孔質である
実装構造体。 - 前記突起電極は前記基材と接触している
請求項1記載の実装構造体。 - 前記導体配線は、前記突起電極との接合部のみ前記導体配線に凸部を有している
請求項1または請求項2記載の実装構造体。 - 基材に設けた第1導体配線の上に第2導体配線を設け、
第2導体配線に電子部品の突起電極を埋没させて電気接続するとともに、
第2導体配線は多孔質である
実装構造体。 - 第2導体配線を、第1導体配線の前記突起電極との接合部のみに設けた
請求項4記載の実装構造体。 - 前記多孔質の導体配線は、100nm以下の金属微粒子から形成された多孔質体である請求項1〜請求項5の何れかに記載の実装構造体。
- 基材に設けた導体配線に電子部品を実装するに際し、
前記基材に形成した凹部に100nm以下の粒径の金属粒子を含有したペースト材料を前記凹部の高さよりも低く充填して前記導体配線部を形成し、
前記導体配線部の材料が前記凹部から溢れ出ないように前記導電配線部に前記電子部品の突起電極を挿入し、
熱または光のエネルギーにより前記導体配部を硬化させる
実装構造体の製造方法。 - 前記突起電極が前記基材に接触した状態になるよう前記導電配線部に前記突起電極を挿入する
請求項7記載の実装構造体の製造方法。 - 基材に設けた導体配線に電子部品を実装するに際し、
前記基材に形成した凹部にこの凹部の高さよりも低く第1の導体配線部を形成し、
第1の導体配線部の少なくとも一部に100nm以下の粒径の金属粒子を含有したペースト材料を前記凹部から溢れ出ないように塗布して第2の導体配線部を形成し、
第2の導体配線部の材料が前記凹部から溢れ出ないように第2の導体配線部に前記電子部品の突起電極を挿入した後に第2の導体配線部を硬化する
実装構造体の製造方法。 - 100nm以下の粒径の金属粒子を含有したペースト材料により第1の導体配線部を形成し、第2の導体配線部の材料を塗布する前に第1の導体配線部を硬化させる
請求項9に記載の実装構造体の製造方法。 - 第2の導体配線部の材料を塗布する前に、第2の導体配線部の領域を開口させたレジスト膜を形成する
請求項8または請求項10に記載の実装構造体の製造方法。 - 前記凹部をレジスト膜により形成する
請求項7〜請求項11の何れか記載の実装構造体の製造方法。 - 電子部品の実装後に前記レジスト膜を除去する
請求項12に記載の実装構造体の製造方法。 - 前記金属ナノペースト材料中に1μm以上のサイズの金属粒子を含有たものを使用する
請求項7〜請求項12の何れかに記載の実装構造体の製造方法。 - 導体配線における他の部品との接続部に追加導体配線部を形成する工程を付加する
請求項7〜請求項12の何れかに記載の実装構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286840A JP4979542B2 (ja) | 2007-11-05 | 2007-11-05 | 実装構造体およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286840A JP4979542B2 (ja) | 2007-11-05 | 2007-11-05 | 実装構造体およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009117496A true JP2009117496A (ja) | 2009-05-28 |
JP2009117496A5 JP2009117496A5 (ja) | 2010-09-24 |
JP4979542B2 JP4979542B2 (ja) | 2012-07-18 |
Family
ID=40784316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007286840A Expired - Fee Related JP4979542B2 (ja) | 2007-11-05 | 2007-11-05 | 実装構造体およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4979542B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154730A (ja) * | 2013-02-08 | 2014-08-25 | Olympus Corp | 半導体装置、固体撮像装置、および半導体装置の製造方法 |
WO2018216698A1 (ja) * | 2017-05-25 | 2018-11-29 | スタンレー電気株式会社 | 発光機能を備えた透明パネル |
JP2020150237A (ja) * | 2019-03-15 | 2020-09-17 | パナソニックIpマネジメント株式会社 | 電子機器およびその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5234049U (ja) * | 1975-09-01 | 1977-03-10 | ||
JPS5714470U (ja) * | 1980-06-30 | 1982-01-25 | ||
JPH06209151A (ja) * | 1993-01-12 | 1994-07-26 | Sumitomo Bakelite Co Ltd | 印刷配線板の製造方法 |
JP2001203229A (ja) * | 2000-01-18 | 2001-07-27 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
WO2001086716A1 (en) * | 2000-05-12 | 2001-11-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
JP2005051204A (ja) * | 2003-07-16 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 電気部品実装モジュールおよびその製造方法 |
WO2006033402A1 (ja) * | 2004-09-24 | 2006-03-30 | Nihon University | セラミック電子部品の製造方法 |
JP2006202604A (ja) * | 2005-01-20 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 導電性ペーストならびにこれを用いる配線基板、多層基板および電子部品実装体の製造方法 |
-
2007
- 2007-11-05 JP JP2007286840A patent/JP4979542B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5234049U (ja) * | 1975-09-01 | 1977-03-10 | ||
JPS5714470U (ja) * | 1980-06-30 | 1982-01-25 | ||
JPH06209151A (ja) * | 1993-01-12 | 1994-07-26 | Sumitomo Bakelite Co Ltd | 印刷配線板の製造方法 |
JP2001203229A (ja) * | 2000-01-18 | 2001-07-27 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
WO2001086716A1 (en) * | 2000-05-12 | 2001-11-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
JP2005051204A (ja) * | 2003-07-16 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 電気部品実装モジュールおよびその製造方法 |
WO2006033402A1 (ja) * | 2004-09-24 | 2006-03-30 | Nihon University | セラミック電子部品の製造方法 |
JP2006202604A (ja) * | 2005-01-20 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 導電性ペーストならびにこれを用いる配線基板、多層基板および電子部品実装体の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154730A (ja) * | 2013-02-08 | 2014-08-25 | Olympus Corp | 半導体装置、固体撮像装置、および半導体装置の製造方法 |
WO2018216698A1 (ja) * | 2017-05-25 | 2018-11-29 | スタンレー電気株式会社 | 発光機能を備えた透明パネル |
JP2018197830A (ja) * | 2017-05-25 | 2018-12-13 | スタンレー電気株式会社 | 発光機能を備えた透明パネル |
US10955700B2 (en) | 2017-05-25 | 2021-03-23 | Stanley Electric Co., Ltd. | Transparent panel provided with light emitting function |
JP2020150237A (ja) * | 2019-03-15 | 2020-09-17 | パナソニックIpマネジメント株式会社 | 電子機器およびその製造方法 |
JP7223946B2 (ja) | 2019-03-15 | 2023-02-17 | パナソニックIpマネジメント株式会社 | 電子機器およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4979542B2 (ja) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
CN102856219B (zh) | 用于把金属表面附着到载体的方法以及包装模块 | |
JP2008226946A (ja) | 半導体装置およびその製造方法 | |
JP2007208082A (ja) | 半導体装置の製造方法 | |
JPWO2008047918A1 (ja) | 電子機器のパッケージ構造及びパッケージ製造方法 | |
KR100888324B1 (ko) | 도전성 접착제의 제조방법 | |
WO2017122306A1 (ja) | 放熱板構造体、半導体装置および放熱板構造体の製造方法 | |
TW201933561A (zh) | 半導體元件的安裝結構及半導體元件與基板的組合 | |
JP4979542B2 (ja) | 実装構造体およびその製造方法 | |
JP2005093826A (ja) | 導電性接着剤による接続構造体及びその製造方法 | |
US9196602B2 (en) | High power dielectric carrier with accurate die attach layer | |
JP2011187635A (ja) | 半導体装置およびその製造方法 | |
JP2010283215A (ja) | 電子装置および電子装置を製造する方法 | |
JP7425704B2 (ja) | 半導体装置の製造方法および半導体装置 | |
CN109786351A (zh) | 电连接器的加强 | |
JP2008244191A (ja) | 部品内蔵基板の製造方法 | |
JP6985599B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP2005109415A (ja) | 電子部品の実装構造 | |
WO2018168185A1 (ja) | 半導体装置 | |
CN110544674A (zh) | 芯片集成结构 | |
JP6723389B2 (ja) | はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法 | |
JP2014082526A (ja) | 電子機器の製造方法 | |
JP7502598B2 (ja) | 半導体装置と半導体装置の製造方法 | |
JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
WO2017077729A1 (ja) | 半導体モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120417 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4979542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |