JP2007208082A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007208082A
JP2007208082A JP2006026329A JP2006026329A JP2007208082A JP 2007208082 A JP2007208082 A JP 2007208082A JP 2006026329 A JP2006026329 A JP 2006026329A JP 2006026329 A JP2006026329 A JP 2006026329A JP 2007208082 A JP2007208082 A JP 2007208082A
Authority
JP
Japan
Prior art keywords
substrate
terminal
electrode
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006026329A
Other languages
English (en)
Other versions
JP4731340B2 (ja
Inventor
Nobuhiro Imaizumi
延弘 今泉
Masashi Nakagawa
誠志 中川
Takeshi Ishizuka
剛 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006026329A priority Critical patent/JP4731340B2/ja
Publication of JP2007208082A publication Critical patent/JP2007208082A/ja
Application granted granted Critical
Publication of JP4731340B2 publication Critical patent/JP4731340B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子の端子と基板の電極との間に低温で焼結する金属ナノ粒子を介在させることにより、低荷重下においても、端子と電極との間での良好な接合が得られる半導体装置の製造方法を提供する。
【解決手段】ＬＳＩチップ１（半導体素子）の金バンプ２（端子）に、Ａｇナノ粒子またはＳｎナノ粒子からなるナノ粒径の金属粒子１１をエポキシ樹脂１２に分散させてなる接合材料３を転写する（ａ）。このような構成の半導体素子１と基板４とを、接合材料３と電極５とが対向するように位置決めして、２００℃で加熱しながら低荷重下で接合させる（ｂ）。金属粒子１１はセラミックのように焼結して、粒子同士が結合して低温焼結による金属間結合が得られる。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に、半導体素子の端子と基板の電極とを接続させる方法に関する。
近年のコンピュータシステムの回路基板は、高速化かつ大集積化に対応できることが要求されるため、その高密度化及び微細配線化が必要になってきている。そのため、従来のＩＣパッケージを基板に実装するのではなく、各半導体素子（ＬＳＩチップ）を基板に直接実装することが行われている。半導体素子と回路基板との接続手法として、半導体素子の金端子と回路基板の電極とのフリップチップ接合が提供されている。
半導体素子の金端子と基板の電極とを接続するフリップチップ方式の接合の一つとして、接着剤を硬化させると同時に高荷重を印加し、半導体素子の金端子を押し潰すことによって基板の電極と接続させる圧接方式が提供されている。この接合方式は、接着剤を硬化させるときの収縮力と、金端子及び電極を押し潰したときの反発力とを利用して、接触を維持させることにより、両者の電気的接続を得る。
なお、本発明に関連する技術として、半田バンプを用いてＩＣチップを実装する方法（（例えば、特許文献１参照）、複合金属粒子を利用して基板上にＬＳＩチップを実装する方法（例えば、特許文献２参照）、超微粒子を含む層を介在させて基板の配線パターンとボンディングワイヤとを接続する方法（例えば、特許文献３参照）などが知られている。
特開昭５３−７９４６２号公報 特開２００１−２９８０４９号公報 特開２００５−１５８７８５号公報
近年、半導体素子の高性能化に伴って、金端子のピッチが狭小化しており、これにより金端子のサイズも小さくなる傾向にある。したがって、接合時に高荷重を必要とする上述したような圧接方式では、狭ピッチ用の小さな金端子を潰すことにより、基板が反って電気的接続領域以外の領域において半導体素子及び基板間のクリアランスが狭くなるため、製造中のパーティクルが挟み込まれてチップ回路が破損するという問題が生じている。これを防止するために、接合時の荷重を低くしてクリアランスを確保する場合には、金端子と基板の電極とを押し潰したときの反発力が不足し、隣り合う電極間で断線するという問題が生じる。この結果、狭ピッチな金端子が形成されている半導体素子に圧接方式を適用した場合、接合が離れてしまう接合限界が生じる。
本発明は斯かる事情に鑑みてなされたものであり、半導体素子の端子と基板の電極との間に低温で焼結する金属ナノ粒子を介在させることにより、低荷重下においても、半導体素子の端子と基板の電極との間での良好な接合を得ることができる半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、半導体素子の端子と基板の電極とを接続させる半導体装置の製造方法において、前記端子と前記電極との間にナノ粒径の金属粒子を介在させ、該金属粒子を焼結させて前記端子と前記電極との電気的接続を得ることを特徴とする。
本発明の半導体装置の製造方法にあっては、半導体素子の端子と基板の電極との間に、例えば銀、錫などのナノ粒径の金属粒子を介在させ、その金属粒子を焼結して半導体素子の端子と基板の電極とを接続させる。金属粒子が焼結したときの材料強度により、端子の狭ピッチ化に対して要求される低荷重下においても、良好な接合が得られる。
本発明に係る半導体装置の製造方法は、前記金属粒子として、前記端子及び／または前記電極と合金化する金属粒子を使用することを特徴とする。
本発明の半導体装置の製造方法にあっては、例えば金と合金化する錫などのナノ粒径の金属粒子を用いる。ナノ粒径の金属粒子の特徴は、金属の融点以下で粒子間が焼結し、バルク状に近い状態にできることにある。例えば、銀ナノ粒子を用いた場合、銀の融点９６０．８℃に対して、銀ナノ粒子の焼結温度は、接合温度と同等な２００℃である。ミクロンサイズの粒径の銀フィラーを用いた場合には、端子下に捕捉された粒子を、高荷重を与えることにより変形させ、粒子間の接触面積を大きくさせなければ良好な導通を確保することができない。これに対して、ナノ粒子を用いた場合は、接合温度下で粒子間が焼結することにより、荷重を与えなくても端子と良好な接触状態が得られる。また、端子または基板電極と合金化できる錫などの金属を用いた場合、２００℃の低温下で合金化層が形成できるため、半導体素子の端子と基板の電極との接合はより強固になる。
本発明に係る半導体装置の製造方法は、前記金属粒子を合成樹脂中に分散させた材料を前記端子に転写することを特徴とする。
本発明の半導体装置の製造方法にあっては、例えばエポキシ樹脂などの合成樹脂にナノ粒径の金属粒子を分散させた材料を半導体素子の端子に転写する。よって、基板上に特別な処理を施す必要がなく、容易に金属粒子を介在することができ、また、狭ピッチの端子に対して均一な量の金属粒子の供給が可能となる。更に、金属粒子が焼結したときの材料強度だけでなく、合成樹脂の硬化時の強度も加わることになり、接合強度がより向上する。
本発明に係る半導体装置の製造方法は、前記端子と前記電極とを接続した後に、前記半導体素子と前記基板との間に封止用の合成樹脂を注入することを特徴とする。
本発明の半導体装置の製造方法にあっては、半導体素子の端子と基板の電極とを接続させた後に、封止用の合成樹脂を注入する。よって、端子と電極との接続状態が安定する。
本発明に係る半導体装置の製造方法は、前記基板上に封止用の合成樹脂を予め形成しておき、前記端子と前記電極との接続、及び前記合成樹脂の硬化とを同時的に行うことを特徴とする。
本発明の半導体装置の製造方法にあっては、基板上に封止用の合成樹脂を予め形成しておき、金属粒子の焼結による半導体素子の端子及び基板の電極の接続と、その合成樹脂の硬化とを同時的に行う。端子と電極との接続状態が安定すると共に、接合部に加わる応力が封止用の合成樹脂内に分散して、接合の信頼性は向上する。
本発明の半導体装置の製造方法では、半導体素子の端子と基板の電極との間にナノ粒径の金属粒子を介在させ、金属粒子を焼結させて前記端子と前記電極との電気的接続を低荷重下で得るようにしたので、狭ピッチの端子を有する半導体素子についても、半導体素子及び基板間のクリアランスを損なうことなく、良好な電気的接続を実現することができる。
本発明の半導体装置の製造方法では、半導体素子の端子及び／または基板の電極と合金化するナノ粒径の金属粒子を使用するようにしたので、合金化層によって、半導体素子の端子と基板の電極との電気的接続をより良好にすることができる。
本発明の半導体装置の製造方法では、ナノ粒径の金属粒子を合成樹脂中に分散させた材料を半導体素子の端子に転写するようにしたので、焼結した金属粒子による強度だけでなく、合成樹脂の硬化時の強度も加えることができ、半導体素子の端子と基板の電極との電気的接続をより良好にすることができる。
本発明の半導体装置の製造方法では、半導体素子の端子と基板の電極とを接続した後に、半導体素子と基板との間に封止用の合成樹脂を注入するようにしたので、端子と電極との電気的接続状態を安定化することができる。
本発明の半導体装置の製造方法では、基板上に封止用の合成樹脂を予め形成しておき、半導体素子の端子と基板の電極との接続、及び合成樹脂の硬化とを同時的に行うようにしたので、端子と電極との電気的接続状態の安定化を図れると共に、接合部に加わる応力を封止用の合成樹脂内に分散できて接合の信頼性を向上することができる。
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。なお、本発明は以下の実施の形態に限定されるものではない。
まず、本発明の半導体装置の製造方法における接合原理について説明する。図１（ａ），（ｂ）は、この接合原理を説明するための図である。
図１（ａ）において、１は半導体素子としてのＬＳＩチップであり、ＬＳＩチップ１には端子としての金バンプ２が設けられている。この金バンプ２には、Ａｇナノ粒子またはＳｎナノ粒子からなるナノ粒径（５０〜２００ｎｍ程度）の金属粒子１１をエポキシ樹脂１２中に分散させてなる接合材料３が転写されている。また、４はシリコン製の基板であり、基板４には、Ｃｕ／Ｎｉ／Ａｕの３層構造からなる電極５が設けられている。
このような構成の半導体素子１とを基板４とを、接合材料３と電極５とが対向するように位置決めして、２００℃で加熱しながら１９．６Ｎの荷重で接合させる（図１（ｂ）参照）。これにより、金属粒子１１はセラミックのように焼結し、粒子同士が結合して低温焼結による金属間結合が得られる。
本発明では、ナノ粒径の金属粒子１１の焼結によって、ＬＳＩチップ１の金バンプ２と基板４の電極との電気的接続を得るので、低荷重下にあっても良好な接合状態を容易に実現することが可能である。
次に、金属粒子１１としてＡｇナノ粒子を用いた場合とＳｎナノ粒子を用いた場合とにおける接合部の構造の違いについて説明する。図２（ａ）はＡｇナノ粒子を用いた場合の接合部の構造、図２（ｂ）はＳｎナノ粒子を用いた場合の接合部の構造をそれぞれ示している。
Ａｇナノ粒子を用いた場合には、図２（ａ）に示すように、金バンプ２（端子）のＡｕ領域２１と電極５のＡｕ層２２との間に、Ａｇナノ粒子（金属粒子１１）が焼結したＡｇ領域２３が介在している。これに対して、Ｓｎナノ粒子を用いた場合には、図２（ｂ）に示すように、金バンプ２（端子）のＡｕ領域２１と電極５のＮｉ層２４との間に、電極５のＡｕ層２２及びＳｎナノ粒子（金属粒子１１）が合金化して焼結したＡｕＳｎ領域２５と、Ｓｎナノ粒子（金属粒子１１）単体が焼結したＳｎ領域２６とが混在している。
このようにＳｎナノ粒子は、Ａｕと合金化してＡｕＳｎに変化しながら焼結する。Ｓｎナノ粒子を用いる場合には、合金化層を形成するため、Ａｕと合金化しないＡｇナノ粒子を用いる場合に比べて、より強力な接合を得ることができる。なお、上述した例では、Ｓｎナノ粒子が電極５のＡｕ層２２と合金化することとしたが、Ｓｎナノ粒子は焼結時に金バンプ２（端子）と合金化することも起こり得る。
以下、本発明の半導体装置の製造方法の具体的な実施の形態について説明する。
（実施の形態１）
図３は、実施の形態１による製造方法の工程を示す図である。まず、粒子径：１００ｎｍの金属ナノ粒子（Ａｇナノ粒子またはＳｎナノ粒子）をエポキシ樹脂に分散させてなる接合材料３を、転写ステージ３１上に形成する（図３（ａ））。この転写ステージ３１には、スキージ（図示せず）が取り付けられており、転写ステージ３１とスキージとのギャップにより、接点材料３の厚さを制御できる。
ＬＳＩチップ１（半導体素子）は、１辺８．５ｍｍの矩形状であって、５０μｍ間隔で６８０個の金バンプ２（端子）が形成されている。また、金バンプ２（端子）の高さは３０μｍである。このため、転写ステージ３１とスキージとの間隔を１０μｍに設定し、ＬＳＩチップ１を４．９Ｎの荷重で転写ステージ３１上に押しつけ、ＬＳＩチップ１の各金バンプ２に接点材料３を転写する（図３（ａ））。
そして、フリップチップボンダ（ＦＣＢ−２、パナソニックＦＳエンジニアリング製）を用いて、接点材料３が転写されたＬＳＩチップ１を、電極５が設けられた基板４（ＢＴレジン製、厚さ０．３５ｍｍ）と位置合せし、加熱温度２００℃、荷重１９．６Ｎの条件で１０秒間の接合を行う（図３（ｂ））。
その後、ＬＳＩチップ１と基板４との間隙に、封止用の合成樹脂である封止樹脂３２（Ｕ８４４３、ナミックス製）を、６０℃に加熱したホットプレート上で注入し（図３（ｃ））、注入した封止樹脂３２を１５０℃で２時間硬化させる（図３（ｄ））。
（実施の形態２）
図４は、実施の形態２による製造方法の工程を示す図である。まず、実施の形態１と同一の条件にて、ＬＳＩチップ１の各金バンプ２に接点材料３を転写する（図４（ａ））。次に、１２０℃の温度で、接点材料３中の溶剤成分の除去と金属ナノ粒子の仮焼成とを行う（図４（ｂ））。
一方、電極５が設けられた基板４（ＢＴレジン製、厚さ０．３５ｍｍ）上に、塗布機（ＦＡＤ３２０ｓ、武蔵エンジニアリング製）を用いて、封止樹脂３３（ＵＦＲ１０７、ナガセケムテックス製）を塗布する（図４（ｃ））。
そして、フリップチップボンダ（ＦＣＢ−２、パナソニックＦＳエンジニアリング製）を用いて、接点材料３が転写されたＬＳＩチップ１と、封止樹脂３３が塗布された基板４とを位置合せし、加熱温度２００℃、荷重１９．６Ｎの条件で１０秒間の接合を行った後、恒温槽を用いて１５０℃で２時間、封止樹脂３３を硬化させる（図４（ｄ））。この封止樹脂３３の硬化時に、同時に金属ナノ粒子が焼成される。
上記第１実施の形態では、ＬＳＩチップ１（半導体素子）と基板４とを接合した後に、封止樹脂を注入するようにしているが、封止樹脂を注入して硬化させるまでの間、ＬＳＩチップ１（半導体素子）と基板４との熱膨張係数の差から生じる応力をサイズが小さい金バンプ２（端子）のみで支えなければならず、金バンプ２（端子）が破断する可能性が皆無とは言えない。これに対して、上記第２実施の形態では、予め基板４上に封止樹脂を塗布し、封止樹脂の硬化と金属ナノ粒子の焼結とを同時に行うようにしているので、接合部に加わる応力を封止樹脂内に分散させることにより、接合信頼性を向上することができる。
（比較例）
金バンプ（端子）に荷重をかけると同時に、合成樹脂（接着剤）の硬化を行う圧接方式を用いて、比較例を製造する。塗布機（ＦＡＤ３２０ｓ、武蔵エンジニアリング製）を用いて、実施の形態１，２と同様の基板上に封止樹脂（ＵＦＲ１０７、ナガセケムテックス製）を塗布し、フリップチップボンダ（ＦＣＢ−２、パナソニックＦＳエンジニアリング製）を用いて、実施の形態１，２と同様のＬＳＩチップ（半導体素子）と封止樹脂が塗布された基板とを位置合せし、加熱温度２００℃、荷重１９．６Ｎまたは荷重７８．４Ｎの条件で１０秒間の接合を行った後、恒温槽を用いて１５０℃で２時間、封止樹脂を硬化させる。
次に、以上のような実施の形態１，２及び比較例の製造方法によって製造した各半導体装置の特性を評価するために行った各種の評価試験の内容と結果とについて説明する。なお、以下では、実施の形態１の製造方法によって製造した半導体装置を実施例１、実施の形態２の製造方法によって製造した半導体装置を実施例２、接合時の荷重を１９．６Ｎとして比較例によって製造した半導体装置を比較例１、接合時の荷重を７８．４Ｎとして比較例によって製造した半導体装置を比較例２と略記する。
接合信頼性の評価には、接合信頼性試験項目である吸湿−リフロー性評価を模擬的に行う模擬吸湿リフロー試験を実施した。模擬吸湿−リフローの評価方法は、実装後の各サンプルを温度８５℃、湿度８５％、時間１２時間で吸湿させた後、リフロー工程の最大温度である２５０℃に維持したホットプレート上で２分間放置した。調査方法は、実装後及び模擬吸湿−リフロー後の電気的導通の変化を測定した。このときの合否判定は、導通抵抗の上昇率が５％以下とした。実施例１、実施例２、比較例１及び比較例２のそれぞれについて、５０サンプルずつ、この接合信頼性の評価を行った。
この結果、実施例１及び実施例２に関しては、すべてのサンプルで導通抵抗の上昇率が５％以下であり、良好な接合信頼性が得られた。これに対して、比較例１に関しては、５０サンプル中２８サンプルが不良となり、比較例２に関しては、５０サンプル中３サンプルが不良となった。
上記各サンプルについて、超音波映像装置（ＦＳ２００、日立建機ファインテック製）を用いて接合部の状態を観察した。比較例２のサンプルでは、接合部のＬＳＩチップ（半導体素子）中央部に剥離が観察できた。このサンプルを断面研磨し、ＳＥＭを用いて観察した結果、接合部の中央に、異物（シリコンウェハをダイシングした際に生じる屑など）を起点とした剥離が生じていた。このときのＬＳＩチップ（半導体素子）と基板とのクリアランスは、４μｍしかなかった。
比較例１の不良サンプルを断面研磨し、観察した結果、金バンプ（端子）と基板の電極との接触部に浮きが見られた。金バンプの潰れ量が少なかったため、接合荷重不足により、接合部が断線したものと考えられる。また、このときのＬＳＩチップ（半導体素子）と基板とのクリアランスは平均で１３μｍであった。
接合信頼性が良好であった実施例１及び実施例２のサンプルについても、断面研磨した後に観察したが、剥離は発生しておらず良好な接合を維持できていた。また、このときのＬＳＩチップ（半導体素子）と基板とのクリアランスは約１４μｍであり、接合信頼性と半導体素及び基板のクリアランスとの確保を両立できた。
なお、上述した例では、ナノ粒子径の金属粒子としてナノＡｇ粒子またはナノＳｎ粒子を用いることとしたが、これらのナノＡｇ粒子及びナノＳｎ粒子を混有させても良く、Ａｇ，Ｓｎ以外に、Ｂｉ，Ｚｎ，Ｎｉ，Ｉｎなどの金属製のナノ粒子を使用するようにしても良い。
以上の本発明の実施の形態に関し、更に以下の付記を開示する。
（付記１） 半導体素子の端子と基板の電極とを接続させる半導体装置の製造方法において、前記端子と前記電極との間にナノ粒径の金属粒子を介在させ、該金属粒子を焼結させて前記端子と前記電極との電気的接続を得ることを特徴とする半導体装置の製造方法。
（付記２） 前記金属粒子として、前記端子及び／または前記電極と合金化する金属粒子を使用することを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記金属粒子を合成樹脂中に分散させた材料を前記端子に転写することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４） 前記端子と前記電極とを接続した後に、前記半導体素子と前記基板との間に封止用の合成樹脂を注入することを特徴とする付記１乃至３の何れかに記載の半導体装置の製造方法。
（付記５） 前記基板上に封止用の合成樹脂を予め形成しておき、前記端子と前記電極との接続、及び前記合成樹脂の硬化とを同時的に行うことを特徴とする付記１乃至３の何れかに記載の半導体装置の製造方法。
（付記６） 前記金属粒子の構成金属は、銀，錫，ビスマス，亜鉛，ニッケル，インジウムからなる群から選ばれた金属を少なくとも１種類含むことを特徴とする付記１乃至５の何れかに記載の半導体装置の製造方法。
（付記７） 前記金属粒子の焼結温度は２５０℃以下であることを特徴とする付記１乃至６の何れかに記載の半導体装置の製造方法。
（付記８） 付記１乃至７の何れかに記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。
本発明の半導体装置の製造方法における接合原理を説明するための図である。 本発明の半導体装置の製造方法における接合部の構造を示す図である。 実施の形態１による製造方法の工程を示す図である。 実施の形態２による製造方法の工程を示す図である。
符号の説明
１ ＬＳＩチップ（半導体素子）
２ 金バンプ（端子）
３ 接合材料
４ 基板
５ 電極
１１ 金属粒子
１２ エポキシ樹脂（合成樹脂）
３１ 転写ステージ
３２，３３ 封止樹脂

Claims (5)

  1. 半導体素子の端子と基板の電極とを接続させる半導体装置の製造方法において、
    前記端子と前記電極との間にナノ粒径の金属粒子を介在させ、該金属粒子を焼結させて前記端子と前記電極との電気的接続を得ることを特徴とする半導体装置の製造方法。
  2. 前記金属粒子として、前記端子及び／または前記電極と合金化する金属粒子を使用することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記金属粒子を合成樹脂中に分散させた材料を前記端子に転写することを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記端子と前記電極とを接続した後に、前記半導体素子と前記基板との間に封止用の合成樹脂を注入することを特徴とする請求項１乃至３の何れかに記載の半導体装置の製造方法。
  5. 前記基板上に封止用の合成樹脂を予め形成しておき、前記端子と前記電極との接続、及び前記合成樹脂の硬化とを同時的に行うことを特徴とする請求項１乃至３の何れかに記載の半導体装置の製造方法。
JP2006026329A 2006-02-02 2006-02-02 半導体装置の製造方法 Expired - Fee Related JP4731340B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006026329A JP4731340B2 (ja) 2006-02-02 2006-02-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006026329A JP4731340B2 (ja) 2006-02-02 2006-02-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007208082A true JP2007208082A (ja) 2007-08-16
JP4731340B2 JP4731340B2 (ja) 2011-07-20

Family

ID=38487263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006026329A Expired - Fee Related JP4731340B2 (ja) 2006-02-02 2006-02-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4731340B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105425A1 (ja) * 2007-02-28 2008-09-04 Shinkawa Ltd. ボンディング装置及びボンディング方法
JP2009224615A (ja) * 2008-03-17 2009-10-01 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2009302511A (ja) * 2008-05-12 2009-12-24 Tanaka Holdings Kk バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
JP2010272818A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 実装構造体、およびその製造方法
KR101051045B1 (ko) 2009-06-02 2011-07-21 중앙대학교 산학협력단 도전성 접착제를 이용한 단자간 접속방법
CN101593712B (zh) * 2009-06-26 2012-01-04 天津大学 大功率芯片连接的低温烧结方法及纳米银膏厚度控制装置
US8106306B2 (en) 2008-09-05 2012-01-31 Samsung Electro-Mechanics Co., Ltd. Ceramic multi-layer circuit substrate and manufacturing method thereof
JP2012054358A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 電子装置の製造方法
JP2012069545A (ja) * 2010-09-21 2012-04-05 Toyoda Gosei Co Ltd 発光素子の搭載方法
WO2015005371A1 (ja) * 2013-07-09 2015-01-15 株式会社ダイセル 銀ナノ粒子を用いた半導体装置及びその製造方法
WO2015034078A1 (ja) 2013-09-09 2015-03-12 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
JP2015106654A (ja) * 2013-11-29 2015-06-08 富士通株式会社 接合方法、半導体装置の製造方法、及び半導体装置
FR3047111A1 (fr) * 2016-01-26 2017-07-28 Commissariat Energie Atomique Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
JPWO2016189692A1 (ja) * 2015-05-27 2018-03-15 オリンパス株式会社 基板、半導体装置、および基板の製造方法
CN111065930A (zh) * 2017-07-09 2020-04-24 德克萨斯仪器股份有限公司 母板和子板之间具有烧结连接的测试夹具
JP2020077723A (ja) * 2018-11-07 2020-05-21 ローム株式会社 半導体装置
JP2020107711A (ja) * 2018-12-27 2020-07-09 日東電工株式会社 半導体装置製造方法
WO2023153163A1 (ja) * 2022-02-09 2023-08-17 パナソニックＩｐマネジメント株式会社 フリップチップ実装構造およびフリップチップ実装方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150073A (ja) * 1996-11-15 1998-06-02 Sony Corp プリント配線板の製造方法
JPH1167839A (ja) * 1997-08-22 1999-03-09 Seiko Epson Corp 電子装置の製造方法
JP2002329958A (ja) * 2001-04-27 2002-11-15 Casio Comput Co Ltd 回路基板の接合方法
JP2004146731A (ja) * 2002-10-28 2004-05-20 Mitsubishi Electric Corp 多層配線基体の製造方法
JP2004297001A (ja) * 2003-03-28 2004-10-21 Nippon Steel Chem Co Ltd 電子装置の製造方法
JP2005136399A (ja) * 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法
JP2005302877A (ja) * 2004-04-08 2005-10-27 Denso Corp 電子装置の製造方法
JP2007184408A (ja) * 2006-01-06 2007-07-19 Nec Corp 電極接合方法
JP2008235926A (ja) * 2004-11-11 2008-10-02 Seiko Epson Corp 実装基板及び電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150073A (ja) * 1996-11-15 1998-06-02 Sony Corp プリント配線板の製造方法
JPH1167839A (ja) * 1997-08-22 1999-03-09 Seiko Epson Corp 電子装置の製造方法
JP2002329958A (ja) * 2001-04-27 2002-11-15 Casio Comput Co Ltd 回路基板の接合方法
JP2004146731A (ja) * 2002-10-28 2004-05-20 Mitsubishi Electric Corp 多層配線基体の製造方法
JP2004297001A (ja) * 2003-03-28 2004-10-21 Nippon Steel Chem Co Ltd 電子装置の製造方法
JP2005136399A (ja) * 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法
JP2005302877A (ja) * 2004-04-08 2005-10-27 Denso Corp 電子装置の製造方法
JP2008235926A (ja) * 2004-11-11 2008-10-02 Seiko Epson Corp 実装基板及び電子機器
JP2007184408A (ja) * 2006-01-06 2007-07-19 Nec Corp 電極接合方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105425A1 (ja) * 2007-02-28 2008-09-04 Shinkawa Ltd. ボンディング装置及びボンディング方法
WO2008105426A1 (ja) * 2007-02-28 2008-09-04 Shinkawa Ltd. ボンディング装置及びボンディング方法
US7726546B2 (en) 2007-02-28 2010-06-01 Shinkawa Ltd. Bonding apparatus and bonding method
US7743964B2 (en) 2007-02-28 2010-06-29 Shinkawa Ltd. Bonding apparatus and bonding method
JP2009224615A (ja) * 2008-03-17 2009-10-01 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2009302511A (ja) * 2008-05-12 2009-12-24 Tanaka Holdings Kk バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
US8106306B2 (en) 2008-09-05 2012-01-31 Samsung Electro-Mechanics Co., Ltd. Ceramic multi-layer circuit substrate and manufacturing method thereof
JP2010272818A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 実装構造体、およびその製造方法
KR101051045B1 (ko) 2009-06-02 2011-07-21 중앙대학교 산학협력단 도전성 접착제를 이용한 단자간 접속방법
CN101593712B (zh) * 2009-06-26 2012-01-04 天津大学 大功率芯片连接的低温烧结方法及纳米银膏厚度控制装置
JP2012054358A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 電子装置の製造方法
JP2012069545A (ja) * 2010-09-21 2012-04-05 Toyoda Gosei Co Ltd 発光素子の搭載方法
US8852970B2 (en) 2010-09-21 2014-10-07 Toyoda Gosei Co., Ltd. Method for mounting luminescent device
WO2015005371A1 (ja) * 2013-07-09 2015-01-15 株式会社ダイセル 銀ナノ粒子を用いた半導体装置及びその製造方法
WO2015034078A1 (ja) 2013-09-09 2015-03-12 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
KR20160054549A (ko) 2013-09-09 2016-05-16 도와 메탈테크 가부시키가이샤 전자 부품 탑재 기판 및 그 제조 방법
US9831157B2 (en) 2013-09-09 2017-11-28 Dowa Metaltech Co., Ltd. Method of attaching an electronic part to a copper plate having a surface roughness
JP2015106654A (ja) * 2013-11-29 2015-06-08 富士通株式会社 接合方法、半導体装置の製造方法、及び半導体装置
JPWO2016189692A1 (ja) * 2015-05-27 2018-03-15 オリンパス株式会社 基板、半導体装置、および基板の製造方法
US10332752B2 (en) 2015-05-27 2019-06-25 Olympus Corporation Substrate, semiconductor device, and manufacturing method of substrate
US11011490B2 (en) 2016-01-26 2021-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly comprising hybrid interconnecting means including intermediate interconnecting elements and sintered metal joints, and manufacturing process
FR3047111A1 (fr) * 2016-01-26 2017-07-28 Commissariat Energie Atomique Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
WO2017129687A1 (fr) * 2016-01-26 2017-08-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
CN111065930A (zh) * 2017-07-09 2020-04-24 德克萨斯仪器股份有限公司 母板和子板之间具有烧结连接的测试夹具
JP7339237B2 (ja) 2017-07-09 2023-09-05 テキサス インスツルメンツ インコーポレイテッド マザーボードとドーターボードとの間に焼結接続を備えるテストフィクスチャ
JP2020527702A (ja) * 2017-07-09 2020-09-10 日本テキサス・インスツルメンツ合同会社 マザーボードとドーターボードとの間に焼結接続を備えるテストフィクスチャ
JP2020077723A (ja) * 2018-11-07 2020-05-21 ローム株式会社 半導体装置
JP7199921B2 (ja) 2018-11-07 2023-01-06 ローム株式会社 半導体装置
US11842971B2 (en) 2018-11-07 2023-12-12 Rohm Co., Ltd. Semiconductor device with electrodes having a columnar portion
JP2020107711A (ja) * 2018-12-27 2020-07-09 日東電工株式会社 半導体装置製造方法
WO2023153163A1 (ja) * 2022-02-09 2023-08-17 パナソニックＩｐマネジメント株式会社 フリップチップ実装構造およびフリップチップ実装方法

Also Published As

Publication number Publication date
JP4731340B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
JP4731340B2 (ja) 半導体装置の製造方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
KR100229581B1 (ko) 전기 전도 성페이스트재료 및 응용
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US5897336A (en) Direct chip attach for low alpha emission interconnect system
US7420814B2 (en) Package stack and manufacturing method thereof
US20110147945A1 (en) Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
WO1996042107A1 (en) Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
US20020005247A1 (en) Electrically conductive paste materials and applications
US7679188B2 (en) Semiconductor device having a bump formed over an electrode pad
JP2008218643A (ja) 半導体装置及びその製造方法
US7239027B2 (en) Bonding structure of device packaging
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP4182996B2 (ja) 電子装置及びその製造方法
JP4191567B2 (ja) 導電性接着剤による接続構造体及びその製造方法
US20030193093A1 (en) Dielectric interposer for chip to substrate soldering
KR100366409B1 (ko) 접착성 전도체 및 이를 사용한 칩실장구조
JP2008244191A (ja) 部品内蔵基板の製造方法
JP2011187635A (ja) 半導体装置およびその製造方法
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JP5245270B2 (ja) 半導体装置及びその製造方法
JP4979542B2 (ja) 実装構造体およびその製造方法
JP5812123B2 (ja) 電子機器の製造方法
JP5333220B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP4894159B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees