FR3047111A1 - Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication - Google Patents

Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication Download PDF

Info

Publication number
FR3047111A1
FR3047111A1 FR1650583A FR1650583A FR3047111A1 FR 3047111 A1 FR3047111 A1 FR 3047111A1 FR 1650583 A FR1650583 A FR 1650583A FR 1650583 A FR1650583 A FR 1650583A FR 3047111 A1 FR3047111 A1 FR 3047111A1
Authority
FR
France
Prior art keywords
interconnection
connection pad
metal
assembly
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1650583A
Other languages
English (en)
Other versions
FR3047111B1 (fr
Inventor
Rabih Khazaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1650583A priority Critical patent/FR3047111B1/fr
Priority to EP17701352.1A priority patent/EP3408863A1/fr
Priority to US16/072,867 priority patent/US11011490B2/en
Priority to PCT/EP2017/051667 priority patent/WO2017129687A1/fr
Publication of FR3047111A1 publication Critical patent/FR3047111A1/fr
Application granted granted Critical
Publication of FR3047111B1 publication Critical patent/FR3047111B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Powder Metallurgy (AREA)

Abstract

L'invention a pour objet un assemblage comprenant : - au moins un premier élément (100) comprenant au moins un premier plot de connexion électrique (12) ; - au moins un second élément (200) comprenant au moins un second plot de connexion électrique (21) ; - des moyens d'interconnexion électrique et mécanique, caractérisé en ce que lesdits moyens d'interconnexion électrique et mécanique comprennent au moins : - au moins un premier élément intermédiaire métallique d'interconnexion (13), à la surface d'au moins le premier plot de connexion électrique ; - au moins un joint fritté de microparticules ou de nanoparticules métalliques empilé avec ledit premier élément intermédiaire d'interconnexion ; - la température de fusion dudit premier élément intermédiaire d'interconnexion étant supérieure à la température de frittage desdites microparticules ou de nanoparticules métalliques. L'invention a aussi pour objet un procédé de fabrication d'un assemblage de l'invention

Description

Assemblage comprenant des moyens d’interconnexion mixtes comportant des éléments intermédiaires d’interconnexion et des joints frittés métalliques et procédé de fabrication
Le domaine de l’invention est celui de l’assemblage 3D de semi-conducteurs comprenant des interconnexions électriques.
Les solutions d’assemblage 3D présentent un grand intérêt pour différentes applications en microélectronique et en électronique de puissance. La connectique entre la puce et le circuit peut être réalisée par différentes techniques et notamment par câblage filaire couramment dénommé « wire bonding >>, par des rubans ou par les technologies de type report « Flip Chip ».
Le microcâblage ou assemblage par fils est la technologie la plus ancienne et la plus répandue dans l'industrie de la micro-électronique pour réaliser l'interconnexion d'un circuit en "puce" avec son environnement (boîtier, circuit imprimé, circuit hybride ..), il peut s’agir de « Wedge bonding » ou de « Bail bonding » : - dans la technique de « wedge bonding », un fil, le plus souvent en aluminium est amené par l'outil (appelé stylet ou aiguille), puis appliqué sur le plot à souder. La liaison entre le fil et la zone à connecter s'effectue en combinant pression et vibration ultrasonore. Il s'agit d'une soudure « à froid». C'est l'énergie ultrasonique qui entraîne un ramollissement du fil semblable à l'effet obtenu par une élévation de température. Le fil est en suite guidé par l'outil sur le second plot et une soudure est effectuée ; - dans la technique de « Bail bonding », par exemple un fil d'or passe à travers un capillaire chauffé (100 à 200 °Q. La boule formée à la sortie du capillaire (par la décharge d'un condensateur ou par une flamme d'hydrogène) est soudée sur un plot de sortie du circuit. Le capillaire est ensuite déplacé pour effectuer la deuxième soudure. Le fil est arraché par le capillaire, une nouvelle boule est reformée et une nouvelle connexion peut être effectuée.
Les avantages des assemblages « Flip Chip » sont nombreux comme la forte intégration, la faible inductance parasite, et une meilleure évacuation du flux thermique généré par les semi-conducteurs.
La réalisation des interconnexions avec des « bumps >> en soudure figure parmi l’une des techniques les plus utilisées en assemblage « Flip Chip >>, et consiste à déposer de la pâte à braser sur des plots de connexion couramment dénommés par l’homme de l’art « pad >> localisés sur le circuit ou sur le composant électronique puis à aligner le composant et le circuit pour faire correspondre chaque « pad >> de circuit au « pad >> de semi-conducteur.
Le circuit et le substrat sont mis en contact et un procédé de brasage est réalisé permettant d’assurer le contact électrique et mécanique entre le semi-conducteur et le substrat. Cette technique n’est pas pratique pour toutes les applications et peut avoir plusieurs désavantages comme la nécessité des couches métalliques spécifiques sur les plots à connecter impliquant des procédés additionnels et par suite des coûts élevés, la nécessité d’une température au moins égale à celle de la fusion de la brasure, et la difficulté de rattraper une différence de plusieurs pm ou plusieurs dizaines de pm de hauteur pouvant être présente sur certains composants. De plus, le procédé de brasage induit un risque de court circuit non négligeable lorsque les distances entre électrodes sont faibles suite à l’écoulement de la brasure lors de sa fusion.
Une autre alternative comme le frittage direct de nanoparticules peut être utilisée comme décrit dans le brevet US 8,257,795 B2 « Nanoscale métal paste for interconnect and method of use». Elle consiste à remplacer la connexion dénommée couramment « bump » de brasure de la technique de « bump » en soudure par une pâte de nanoparticule (Ag, Au ou Cu) à fritter. Cette technologie présente également des inconvénients comme la nécessité d’une métallisation adaptée des plots (Au ou Ag mais non compatible avec l’AI très souvent utilisée comme finition des puces électroniques). Un second désavantage de cette technique est la faible hauteur du joint (généralement 10 microns) qui peut limiter la fiabilité thermomécanique des joints ainsi que le choix des underfills (matériaux encapsulant) qui doivent remplir les gaps (le plus souvent par capillarité). L’interconnexion par « stud bump » consiste quant à elle, à utiliser une machine de câblage « bail bonding ».
Plus précisément, une bille du métal est attachée au plot par utilisation des techniques de thermosonique ou thermo-compression. Le fil est coupé juste après la bille formant la forme de « stud bump >> encore dénommé élément intermédiaire d’interconnexion. Ensuite les « stud bumps >> formés sur le plot de connexion du semi-conducteur ou sur celui du circuit sont attachés à l’autre plot de connexion par thermo-compression Un inconvénient de cette technique est la possibilité d’avoir des problèmes d’adhésion entre la métallisation et le « stud bump >> lors de la thermocompression due à l’absence ou à la faible épaisseur de la couche métallique nécessaire. Le brevet US 2002/0093108 A1 « FLIP CHIP PAC K AG ED SEMICONDUCTOR DEVICE HAVING DOUBLE STUD BUMPS AND METHOD OF FORMING SAME >> permet d’éviter ce problème en réalisant des « stud bumps >> coté circuit et semi-conducteurs et en venant thermo-compresser « stud bump >> sur « stud bump >> après. Le second inconvénient est la nécessité d’une pression et d’une température élevée pour assurer l’assemblage par thermo-compression ce qui n’est pas compatible avec les composants sensibles à la pression. De plus, cette technique d’assemblage ne permet pas de rattraper une différence de hauteur de plusieurs pm ou plusieurs dizaines de pm pouvant être présente sur certains composants suite au procédé de fabrication.
La présente invention vise à résoudre un ou plusieurs des inconvénients des différentes techniques citées ci-dessus. Elle consiste à réaliser des interconnexions électriques et mécaniques mixtes comprenant des éléments d’interconnexion dits intermédiaires pouvant correspondre par exemple à des « stud bumps >> combinés avec des joints frittés obtenus par exemple à partir de pâte ou de film de microparticules ou de nanoparticules métalliques.
Plus précisément, la présente invention a pour objet un assemblage comprenant : - au moins un premier élément comprenant au moins un premier plot de connexion électrique ; - au moins un second élément comprenant au moins un second plot de connexion électrique ; - des moyens d’interconnexion électrique et mécanique caractérisé en ce que lesdits moyens d’interconnexion électrique et mécanique comprennent : - au moins un premier élément intermédiaire métallique d’interconnexion, à la surface d’au moins le premier plot de connexion électrique ; - au moins un joint fritté de microparticules ou de nanoparticules métalliques empilé avec ledit premier élément intermédiaire d’interconnexion ; - la température de fusion dudit premier élément intermédiaire d’interconnexion étant supérieure à la température de frittage desdites microparticules ou desdites nanoparticules métalliques.
Un des intérêts de la présente invention réside dans le fait que les éléments intermédiaires d’interconnexion sont préalablement définis, et présentent une tenue en température qui n’est pas altérée par le frittage des microparticules ou des nanoparticules métalliques, permettant de réaliser des interconnexions d’éléments empilés hétérogènes qui assurent les fonctionnalités recherchées.
Selon des variantes de l’invention, l’assemblage comporte en outre au moins un second élément intermédiaire métallique d’interconnexion, à la surface d’au moins un second plot de connexion électrique.
Selon des variantes de l’invention, au moins l’un des éléments comprend un composant semi-conducteur.
Selon des variantes de l’invention, au moins l’un des éléments comprend un circuit électronique.
Selon des variantes de l’invention, au moins l’un des éléments est un substrat céramique pouvant être en Al203 ou en Si3N4 ou en AIN et pouvant comporter au moins une couche métallique sur l’une de ses faces.
Selon des variantes de l’invention, le au moins premier plot de connexion et/ou le au moins second plot de connexion est(sont) en argent ou en or ou en cuivre.
Selon des variantes de l’invention, le au moins second plot de connexion est en aluminium, le au moins premier plot de connexion étant en argent ou en or ou en cuivre. En effet, cela permet la réalisation de l’opération de frittage nécessaire qui ne peut être réalisée sur un plot de connexion en aluminium.
Dans, le cas d’un assemblage comprenant au moins un premier élément intermédiaire d’interconnexion et au moins un second élément intermédiaire d’interconnexion, isolant ainsi au moins un premier plot de connexion d’au moins un joint fritté et au moins un second plot de connexion dudit joint fritté, il est possible d’avoir des plots de connexion en aluminium au niveau d’au moins un des deux éléments. L’assemblage peut ainsi comprendre un au moins second plot de connexion en aluminium, et/ou un au moins premier plot de connexion en aluminium.
Selon des variantes de l’invention, l’élément intermédiaire d’interconnexion est une bille métallique pressée.
Selon des variantes de l’invention, le joint fritté est en argent ou en or ou en cuivre ou en alliage de métaux comprenant deux des métaux précités.
Selon des variantes de l’invention, le joint fritté a une épaisseur de l’ordre de quelques microns, pouvant être comprise entre 1 micron et quelques dizaines de microns.
Selon des variantes de l’invention, l’élément intermédiaire d’interconnexion a une épaisseur de l’ordre de plusieurs dizaines de microns, pouvant être comprise entre 10 microns et 100 microns.
Selon des variantes de l’invention, l’assemblage comportant plusieurs éléments intermédiaires d’interconnexion, au moins une partie des interconnexions comprenant lesdits joints et lesdits éléments intermédiaires d’interconnexion présentent des hauteurs différentes de joints et/ou d’éléments d’interconnexion. L’invention a aussi pour objet un procédé de fabrication d’un assemblage comportant : - au moins un premier élément comprenant au moins un premier plot de connexion électrique ; - au moins un second élément comprenant au moins un second plot de connexion électrique ; - des moyens d’interconnexion électrique et mécanique comprenant au moins un premier élément intermédiaire métallique d’interconnexion, ledit procédé comprenant les étapes suivantes : - la réalisation d’au moins un premier élément intermédiaire d’interconnexion métallique sur au moins un premier plot de connexion; - l’utilisation d’au moins une pâte ou un film de microparticules ou nanoparticules métalliques ; - une opération de frittage de ladite pâte ou dudit film de microparticules ou nanoparticules métalliques, de manière à réaliser un joint fritté empilé avec au moins ledit élément intermédiaire d’interconnexion ; - la température de fusion dudit premier élément intermédiaire d’interconnexion étant supérieure à la température de frittage desdites microparticules ou des nanoparticules métalliques.
Selon des variantes de l’invention, le procédé comprend en outre la réalisation d’au moins un second élément intermédiaire d’interconnexion métallique sur au moins un second plot de connexion.
Selon des variantes de l’invention, l’opération de frittage est réalisée à une faible pression inférieure à 100 g/cm2.
Selon des variantes de l’invention, le procédé comprend en outre l’application d’une première pression sur au moins ledit premier élément intermédiaire d’interconnexion, avant l’opération de frittage.
Selon des variantes de l’invention, l’élément intermédiaire d’interconnexion est réalisé à la surface d’au moins un plot de connexion électrique, à partir d’un fil métallique en formant une bille métallique rendue solidaire dudit plot de connexion électrique par une technique thermosonique ou par thermocompression.
Selon des variantes de l’invention, l’élément intermédiaire est un pilier métallique, ledit pilier métallique (pouvant être en cuivre) peut être réalisé selon les procédés classiques de la microélectronique utilisant la photolithographie de résine et l’électro-déposition du cuivre pour former des piliers métalliques sur des substrats. La découpe du substrat pour avoir des pièces unitaires (puces) peut être faite généralement après l’obtention des piliers.
Selon des variantes de l’invention, l’opération de frittage est réalisée à une seconde pression inférieure à ladite première pression.
Selon des variantes de l’invention, le procédé comprend les étapes suivantes : - la réalisation d’au moins un premier élément d’interconnexion électrique à la surface d’au moins un premier plot de connexion électrique ; - le dépôt d’une pâte de microparticules ou de nanoparticules métalliques à la surface d’au moins ledit premier élément intermédiaire d’interconnexion ; - le positionnement d’au moins un second plot de connexion électrique en regard d’au moins ledit premier plot de connexion électrique pour former un ensemble comprenant au moins le premier élément et le second élément ; - une opération de frittage de ladite pâte de manière à former au moins un joint fritté métallique.
Selon des variantes de l’invention, le procédé comprend le chauffage et le pressage dudit premier élément intermédiaire d’interconnexion mis en contact avec un film sec de microparticules ou de nanoparticules métalliques pouvant être à la surface d’un support souple, conduisant à la pénétration d’une partie dudit premier élément intermédiaire dans ledit film sec métallique, à la cassure dudit film sec et à la formation d’au moins un élément de film sec métallique de microparticules ou de nanoparticules à la surface d’au moins ledit élément intermédiaire d’interconnexion. L’invention a aussi pour objet un assemblage obtenu selon le procédé de fabrication de l’invention. L’invention sera mieux comprise et d’autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles : - les figures 1 a à 1 f illustrent les principales étapes d’un premier exemple de procédé de fabrication d’un assemblage selon l’invention ; - les figures 2a à 2f illustrent les principales étapes d’un second exemple de procédé de fabrication d’une seconde variante d’assemblage selon l’invention, comprenant des seconds éléments intermédiaires d’interconnexion ; - les figure 3a à 3f illustrent les principales étapes d’un troisième exemple de procédé de fabrication d’un assemblage selon l’invention avec utilisation d’un film sec de nanoparticules métalliques ; - les figures 4a à 4e illustrent un exemple de procédé avec la réalisation de piliers métalliques ; - les figures 5a et 5b illustrent les caractéristiques électriques d’un composant HEMT en nitrure de Gallium assemblé en « flip chip >> sur un circuit de type DBC.
La présente invention a pour objet un assemblage et un procédé de fabrication d’un assemblage permettant de réaliser des interconnexions électriques pouvant fonctionner à des températures supérieures à 300 °C avec un profil de température de procédé inférieur à 250 °C et des pressions très faibles < 100 g/cm2.
Elle permet aussi de compenser des différences de hauteur d’éléments intermédiaires d’interconnexion électrique allant jusqu'à plusieurs dizaines de pm.
Elle consiste tout d’abord à réaliser au moins un élément intermédiaire d’interconnexion électrique. L’élément intermédiaire de connexion électrique peut typiquement être un élément correspondant à un « stup bump >>, sur un plot de connexion d’un premier élément pouvant typiquement être un circuit ou sur le plot de connexion d’un second élément pouvant typiquement comprendre un ou plusieurs composants semi-conducteurs ou les deux, l’élément intermédiaire pouvant être obtenu par technique thermosonique ou thermo-compression.
Une pression peut ensuite être appliquée sur l’élément intermédiaire de connexion de type « stud bump >> pour le déformer et dans le cas de plusieurs éléments intermédiaires d’interconnexion pour en uniformiser leur hauteur.
Les éléments intermédiaires d’interconnexion peuvent êtres couverts par de la pâte de microparticules ou de nanoparticules métalliques par dispense (quantité contrôlée sans utilisation des masques).
Les plots des semi-conducteurs sont alignés avec les plots correspondant de circuit et une faible pression (<100g/cm2) est appliquée pour assurer un contact entre les plots. Un cycle de température permettant de fritter la pâte de nanoparticules est ensuite appliqué. A la fin du procédé, une interconnexion électrique et mécanique est assurée entre le semi-conducteur et le circuit.
Cette technique d’interconnexion présente les avantages suivants : - une faible pression pour les composants sensibles (comparée à la thermo-compression) ; - une haute conductivité électrique et thermique comparée à la brasure classique ; - la possibilité d’un assemblage sans flux et sans masque permettant une simplicité du procédé de fabrication ; - une hauteur du joint ajustable par les « stud bumps » et la pâte permet une utilisation d’une plus grande variété de matériaux encapsulant à cause de la simplicité du remplissage des vides ayant des hauteurs plus élevée (encapsulant ayant des viscosités plus grandes et chargé avec des particules plus grandes) et une minimisation des contraintes thermomécaniques) ; - une compatibilité avec différentes finitions des plots utilisées en microélectroniques (Al, Au, Ag, Cu) pour l’interface avec les éléments intermédiaires d’interconnexion pouvant être de type «stud bumps» et des finitions de préférence en Au ou Ag pour l’interface avec la pâte de nanoparticules d’Ag ; - une compensation d’une différence de hauteur de plusieurs dizaines de pm avec les éléments intermédiaires d’interconnexion (en utilisant des fils de bonding de différentes épaisseurs, ou en appliquant des pressions différentes sur les éléments d’interconnexion). Des différences de hauteurs inferieures à une dizaine pm peuvent être compensées par la pâte de nanoparticules métalliques ; - un faible risque de court circuit entre différents plots de connexion proches de l’ordre d’une dizaine de pm (comparé à la brasure lors de la fusion) et possibilité de vérifier la fonctionnalité électrique (présence de court circuit ou de circuit ouvert) avant l’assemblage final puisque la pâte se solidifie lors du procédé d’assemblage contrairement à la brasure.
Un premier exemple de procédé de fabrication d’une première variante d’assemblage selon l’invention est décrit ci-après :
Première étape illustrée en figure 1a : A partir d’un premier élément de type substrat DBC, 100 comportant un substrat céramique 11, et une couche métallique inférieure 10 et des plots de connexion 12, on réalise des éléments intermédiaires d’interconnexion 13 par thermosonique.
Les plots de connexion sont réalisés avec une couche de finition Ni/Au (2pm/50nm). A l’aide d’une machine de « bail bonding >> en utilisant une technique thermosonique connue de l’homme de l’art, on réalise les éléments intermédiaires d’interconnexion 13.
Le diamètre du fil en Au utilisé est de 38 pm. La taille minimale des plots de connexion 12 sur lesquels les éléments intermédiaires d’interconnexion seront réalisés doit être de préférence au moins 2 fois supérieure au diamètre de fils de bonding.
Une matrice de 7x7 éléments intermédiaires d’interconnexion est réalisée avec une distance de 300 pm entre deux éléments intermédiaires d’interconnexion consécutifs.
Les conditions de liaison dénommée « bonding >> (température du substrat, puissance et temps des ultrasons, pression appliquée) sont optimisées pour obtenir une tenue en cisaillement de 80g / élément intermédiaire d’interconnexion.
Seconde étape illustrée en figure 1 b :
La hauteur des éléments intermédiaires d’interconnexion est uniformisée en appliquant une force de 100g/ élément intermédiaire d’interconnexion par une surface plane et rigide (verre ou silicium). Cette force est suffisante pour déformer les éléments intermédiaires d’interconnexion et obtenir une hauteur d’élément intermédiaire d’interconnexion de 40 pm. Le diamètre de l’élément intermédiaire d’interconnexion pressé est de 120 pm environ.
Troisième étape illustrée en figure 1c :
Une pâte de nanoparticules d’argent est utilisée pour attacher les éléments intermédiaires d’interconnexion réalisés sur le circuit DBC au métal de finition de la puce correspondant au second élément à assembler (le métal de finition peut typiquement être de l’or). Une quantité contrôlée de la pâte de nanoparticules 14 est déposée sur les éléments intermédiaires d’interconnexion à l’aide d’un dispenseur manuel. Le procédé de dispense peut se faire automatiquement grâce à des machines de dispenses automatiques présentes sur le marché (par exemple : ASYMTEK Quantum sériés).
Quatrième étape illustrée en figure 1d :
Une puce en silicium 200 comprenant un composant 20 et une couche une finition Ni/Au 21 est ensuite reportée en technique « Flip chip >> sur la matrice du circuit.
Cinquième étape illustrée en figure 1e :
Une pression de 100 g/cm2 est appliquée sur la puce pour assurer le contact entre les différents plots 21, les éléments de pâte 14 empilés préalablement aux éléments intermédiaires d’interconnexion 13 réalisés à la surface des plots de connexion 12 pour réaliser l’assemblage du circuit 100 et la puce 200.
Sixième étape illustrée en figure 1f :
Une étape de frittage de la pâte contenant des nanoparticules d’argent est réalisée en montant à 250 °C sous airpour 20 minutes avec une rampe de montée contrôlée (5 °C/min). Suite à cette étape, tous les matériaux organiques formant la pâte (solvant, liant, dispersant) sont évaporés et le joint final est formé juste d’argent. A la fin du procédé, un essai de rigidité mécanique en cisaillement est réalisé pour tester la rigidité mécanique du joint. Une force de 3 kg (moyenne de 3 tests réalisés) est nécessaire pour arracher la puce, ce qui revient à une force moyenne de 61g / empilement d’interconnexion. Le joint se détache à l’interface entre le joint fritté et la finition de la puce qui est l’interface la plus critique dans la présente configuration. Typiquement le joint fritté peut présenter une épaisseur comprise entre environ 1 pm et 10 pm.
Un second exemple de procédé de fabrication d’une seconde variante d’assemblage comportant des premiers et des seconds éléments intermédiaires d’interconnexion électrique et mécanique selon l’invention est décrit ci-après :
Première étape illustrée en figure 2a : A partir d’un premier élément de type substrat DBC, 100 comportant un substrat céramique 11, et une couche métallique inférieure 10 et des plots de connexion 12, on réalise des premiers éléments intermédiaires d’interconnexion 13 par thermosonique.
En parallèle, on réalise également sur un second élément type puce en silicium 200 comprenant un composant 20 et une couche une finition Ni/Au 21, des seconds éléments intermédiaires d’interconnexion 22 par thermosonique.
Seconde étape illustrée en figure 2b :
La hauteur des éléments intermédiaires d’interconnexion 13 et 22 est uniformisée en appliquant une force de 100g/ élément intermédiaire d’interconnexion par une surface plane et rigide (verre ou silicium). Cette force est suffisante pour déformer les éléments intermédiaires d’interconnexion et obtenir une hauteur d’élément intermédiaire d’interconnexion de 40 pm. Le diamètre de l’élément intermédiaire d’interconnexion pressé est de 120 pm environ.
Troisième étape illustrée en figure 2c :
Une pâte de nanoparticules d’argent est utilisée pour attacher les éléments intermédiaires d’interconnexion réalisés sur le circuit DBC aux éléments intermédiaires d’interconnexion de la puce correspondant au second élément à assembler (le métal de finition peut typiquement être de l’or). Une quantité contrôlée de la pâte de nanoparticules 14 est déposée sur les éléments intermédiaires d’interconnexion 13 à l’aide d’un dispenseur manuel. Le procédé de dispense peut se faire automatiquement grâce à des machines de dispenses automatiques présentes sur le marché (par exemple : ASYMTEK Quantum sériés).
Quatrième étape illustrée en figure 2d :
La puce en silicium 200 comprenant un composant 20, une couche une finition Ni/Au 21, des éléments intermédiaires d’interconnexion 22, est ensuite reportée en technique « Flip chip >> sur la matrice du circuit 100.
Cinquième étape illustrée en figure 2e :
Une pression de 100 g/cm2 est appliquée sur la puce pour assurer le contact entre les différents plots 21, les éléments intermédiaires d’interconnexion 22, les éléments de pâte 14 empilés préalablement aux éléments intermédiaires d’interconnexion 13 réalisés à la surface des plots de connexion 12 pour réaliser l’assemblage du circuit 100 et la puce 200.
Sixième étape illustrée en figure 2f :
Une étape de frittage de la pâte contenant des nanoparticules d’argent est réalisée en montant à 250 °C sous airpour 20 minutes avec une rampe de montée contrôlée (5 °C/min). Suite à cette étape, tous les matériaux organiques formant la pâte (solvant, liant, dispersant) sont évaporés et le joint final est formé juste d’argent.
Un troisième exemple de procédé de fabrication d’un assemblage comportant des premiers éléments intermédiaires d’interconnexion électrique et mécanique selon l’invention est décrit ci-après :
Les première et seconde étapes du procédé illustrées en figure 3a et 3b, sont identiques à celles du premier exemple de procédé (illustrées en figure 1a et 1b).
Troisième étape illustrée en figure 3c et en figure 3d :
Les premiers éléments d’interconnexion 13 à la surface des premiers plots métalliques 12 sont chauffés puis pressés sur un film sec métallique de microparticules ou de nanoparticules 31 qui est posé sur un matériau souple formant le support 30. La température est de l’ordre de 100 °C pour activer l’adhésion lors du contact avec le film. La hauteur des éléments intermédiaires d’interconnexion est choisie supérieure à la profondeur de pénétration dans le film, de manière à ce que les plots de connexion 12 ne soient pas en contact avec ledit film.
Les premiers éléments intermédiaires d’interconnexion pénètrent plusieurs pm dans le film et les surfaces du film sec qui sont en contact avec l’élément d’interconnexion peuvent se séparer du reste du film, créant des éléments de film sec 31 qui adhérent aux éléments intermédiaires d’interconnexion, (pour se faire, la force d’adhésion entre le premier élément et le film est supérieure à celle existant entre le film et le support souple), comme illustré en figure 3d. Le film est ainsi en quelque sorte tamponné sur les éléments d’interconnexion.
Quatrième étape illustrée en figure 3e :
Une puce en silicium comprenant un composant 20 et une couche une finition Ni/Au 21 est ensuite reportée en technique « Flip chip >> sur la matrice du circuit.
Cinquième étape et sixième étape illustrée en figure 3f :
Une pression de 10 kg/cm2 est appliquée sur la puce pour assurer le contact entre les différents plots 21, les éléments de film 31 empilés préalablement aux éléments intermédiaires d’interconnexion 13 réalisés à la surface des plots de connexion 12 pour réaliser l’assemblage du circuit 100 et la puce 200. Une étape de frittage du film contenant des nanoparticules d’argent est réalisée en montant à 250 °C sous air pour 20 minutes avec une rampe de montée contrôlée (5 °C/mn).
Un quatrième exemple de procédé de fabrication d’un assemblage comportant des premiers éléments intermédiaires d’interconnexion électrique et mécanique de type piliers, selon l’invention est décrit ci-après :
Première étape illustrée en figure 4a :
On réalise à la surface d’une puce en silicium comprenant un composant 20 et une couche une finition Ni/Au 21, des piliers en cuivre 22 par des procédés classiques de la microélectronique utilisant la photolithographie de résines et l’électro-déposition du cuivre pour former des piliers métalliques sur des substrats. La découpe du substrat pour avoir des pièces unitaires (puces) peut être faite généralement après l’obtention des piliers.
Seconde étape illustrée en figure 4b :
On réalise à la surface des piliers préalables élaborés 22, le dépôt de pâte de nanoparticules Une quantité contrôlée de la pâte de nanoparticules métalliques 14 est déposée sur les éléments intermédiaires d’interconnexion à l’aide d’un dispenseur manuel, de manière à former les éléments 23 de pâte métallique destinée à être frittée.
Troisième étape illustrée en figure 4c :
On vient reporter l’ensemble préalable élaboré et décrit précédemment sur un substrat DBC comportant un substrat céramique 11, et une couche métallique inférieure 10 et des plots de connexion 12.
Quatrième étape illustrée en figure 4d :
Une pression de 100 g/cm2 est appliquée sur la puce pour assurer le contact entre les différents plots 21, les éléments intermédiaires d’interconnexion 22, les éléments de pâte 23 empilés sur les plots de connexion 12 pour réaliser l’assemblage du circuit et de la puce.
Cinquième étape illustrée en figure 4e:
Une étape de frittage de la pâte contenant des nanoparticules d’argent est réalisée en montant à 250 °C sous airpour 20 minutes avec une rampe de montée contrôlée (5 °C/min). Suite à cette étape, tous les matériaux organiques formant la pâte (solvant, liant, dispersant) sont évaporés et le joint final est formé juste d’argent.
Le Demandeur a réalisé des essais pour assembler un composant de type transistor en GaN HEMT (High Electron Mobility Transistor), sur un substrat de type « DBC >> obtenu selon le premier exemple de procédé de fabrication d’un assemblage illustré en figure 1 a à 1 f.
Les essais menés après réalisation de l’assemblage selon l’invention ont prouvé la qualité de l’assemblage, le transitoire étant tout à fait fonctionnel.
Le composant présente une hauteur de grille inférieure de 10 pm à celle de drain et source.
Il a ainsi été possible de réaliser des interconnexions avec des éléments présentant des hauteurs adaptées et différentes.
La même interconnexion est réalisée et des tests électriques ont montré un transistor complètement fonctionnel comme illustré sur les figures 5a et 5b. La figure 5a représente les caractéristiques du courant Ids en fonction de la tension Vds (avec les références suivantes : d pour drain et s pour source) avec un temps de l’impulsion 100 ps, d’un transistor GaN avec des tensions grille-source Vgs entre -4V (transistor bloqué) et 2V, avec des pas d’augmentation de 1V. La figure 5b représente la variation du courant Ids en fonction de la tension Vgs pour une tension drain-source Vds de 1V montrant les courants Ids lorsque le transistor est bloqué et ouvert.
Comparé à une brasure classique ou à une colle conductrice, le frittage de nanoparticules d’argent présente plusieurs avantages comme une meilleure conductivité thermique (plus que 4 fois supérieure à celle obtenue avec des brasures classiques), une température de procédé inferieure à 300 °C et une température de fonctionnement supérieure à 300 °C (dans le cas de la brasure, la température du procédé est supérieure à la température de fonctionnement). La technique utilisée permet d’éviter les courts circuits pouvant avoir lieu lors de la fusion de la brasure.
De plus, le joint poreux entre l’élément intermédiaire d’interconnexion et le plot du semiconducteur permet de mieux encaisser les contraintes mécaniques induites par la différence des coefficients de dilatation thermique entre les composants assemblés lors des cycles thermiques.
Il est à noter que la hauteur des éléments intermédiaires d’interconnexion peut être contrôlée et uniformisée en appliquant une pression suffisante pour les déformer.
Différentes hauteurs d’éléments intermédiaires d’interconnexion peuvent être envisagées sur un même substrat en : - réalisant une première série avec les éléments les moins hauts puis en les pressant avec une pression convenable ; - en faisant une série d’éléments plus hauts puis en les pressant.
Cette hauteur des éléments intermédiaires d’interconnexion peut être contrôlée par le diamètre des fils, la pression de déformation exercée ou à travers la réalisation de « multi éléments intermédiaires d’interconnexion. Ces éléments intermédiaires d’interconnexion multi-hauteurs sont nécessaires si le profil de surface présente une variation de hauteur de plusieurs dizaines de pm qui ne peut pas être compensée par la pâte seule.
Dans la présente invention des éléments intermédiaires d’interconnexion « stud bumps » en Au peuvent être réalisés. Des éléments intermédiaires d’interconnexion peuvent aussi être réalisés en utilisant d’autres métaux ou alliages (Cu, Ag, alliage Ag). Les éléments intermédiaires d’interconnexion peuvent être pressés pour avoir une hauteur contrôlée avec une variation inférieure au pm. Il est toutefois possible de ne pas presser les « stud bumps » formés, pouvant générer une variation de hauteur de 1 à 5 pm environ.
La pâte de microparticules ou de nanoparticules peut être d’argent ou d’or ou de cuivre ou d’alliage cuivre/argent.
Il est à noter que dans le cas de frittage de microparticules, il convient d’utiliser de plus fortes pressions, pouvant typiquement être supérieures à 20 MPa.
Le dépôt de la pâte de nanoparticules peut être réalisé à l’aide d’un dispenseur. D’autres solutions de dépôt de pâte peuvent être envisagées comme le dépôt par sérigraphie « screen printing » ou l’impression directe « direct imprint » permettant d’avoir la pâte dans des zones bien localisées.

Claims (22)

  1. REVENDICATIONS
    1. Assemblage comprenant : - au moins un premier élément (100) comprenant au moins un premier plot de connexion électrique (12) ; - au moins un second élément (200) comprenant au moins un second plot de connexion électrique (21) ; - des moyens d’interconnexion électrique et mécanique, caractérisé en ce que lesdits moyens d’interconnexion électrique et mécanique comprennent au moins : - au moins un premier élément intermédiaire métallique d’interconnexion (13), à la surface d’au moins le premier plot de connexion électrique ; - au moins un joint fritté (14) de microparticules ou de nanoparticules métalliques empilé avec ledit premier élément intermédiaire d’interconnexion (13) ; - la température de fusion dudit premier élément intermédiaire d’interconnexion étant supérieure à la température de frittage desdites microparticules ou desdites nanoparticules métalliques.
  2. 2. Assemblage selon la revendication 1, comportant en outre au moins un second élément intermédiaire métallique d’interconnexion (13), à la surface d’au moins le second plot de connexion électrique.
  3. 3. Assemblage selon l’une des revendications 1 ou 2, dans lequel au moins l’un des éléments comprend un composant semi-conducteur.
  4. 4. Assemblage selon l’une des revendications 1 à 3, dans lequel au moins l’un des éléments comprend un circuit électronique.
  5. 5. Assemblage selon l’une des revendications 1 à 3, dans lequel au moins l’un des éléments est un substrat céramique pouvant être en AI2O3 ou en S13N4 ou en AIN et pouvant comporter au moins une couche métallique sur l’une de ses faces.
  6. 6. Assemblage selon l’une des revendications 1 à 5, dans lequel ledit plot de connexion est en argent ou en or ou en cuivre.
  7. 7. Assemblage selon la revendication 2 dans lequel, le au moins second plot de connexion est en aluminium, et/ou le au moins premier plot de connexion est en aluminium.
  8. 8. Assemblage selon l’une des revendications 1 à 7, dans lequel l’élément intermédiaire d’interconnexion est une bille métallique pressée.
  9. 9. Assemblage selon l’une des revendications 1 à 8, dans lequel le joint fritté est en argent ou en or ou en cuivre ou en alliage de métaux comprenant deux des métaux précités.
  10. 10. Assemblage selon l’une des revendications 1 à 9, dans lequel le joint fritté a une épaisseur de l’ordre de quelques microns, pouvant être comprise entre 1 micron et quelques dizaines de microns.
  11. 11. Assemblage selon l’une des revendications 1 à 10, caractérisé en ce que l’élément intermédiaire d’interconnexion a une épaisseur de l’ordre de plusieurs dizaines de microns, pouvant être comprises entre 10 microns et 100 microns.
  12. 12. Assemblage selon l’une des revendications 1 à 11, comprenant plusieurs éléments intermédiaires d’interconnexion et dans lequel, au moins une partie des interconnexions comprenant lesdits joints et lesdits éléments intermédiaires d’interconnexion présentent des hauteurs différentes de joints et/ou d’éléments d’interconnexion.
  13. 13. Procédé de fabrication d’un assemblage comportant : - au moins un premier élément (100) comprenant au moins un premier plot de connexion électrique (12) ; - au moins un second élément (200) comprenant au moins un second plot de connexion électrique (21) ; - des moyens d’interconnexion électrique et ; ledit procédé comprenant les étapes suivantes : - la réalisation d’au moins un premier élément intermédiaire d’interconnexion métallique (13) sur au moins un premier plot de connexion ; - l’utilisation d’au moins une pâte ou un film de microparticules ou nanoparticules métalliques ; - une opération de frittage de ladite pâte ou dudit film de microparticules ou nanoparticules métalliques, de manière à réaliser un joint fritté empilé avec au moins ledit élément intermédiaire d’interconnexion ; - la température de fusion dudit premier élément intermédiaire d’interconnexion étant supérieure à la température de frittage desdites microparticules ou de nanoparticules métalliques.
  14. 14. Procédé selon la revendication 13, comprenant en outre la réalisation d’au moins un second élément intermédiaire d’interconnexion métallique sur au moins un second plot de connexion.
  15. 15. Procédé selon l’une des revendications 13 ou 14, dans lequel l’opération de frittage est réalisée à une faible pression inférieure à 100 g/cm2.
  16. 16. Procédé selon l’une des revendications 13 à 15, comprenant en outre l’application d’une première pression sur au moins ledit premier élément intermédiaire d’interconnexion, avant l’opération de frittage.
  17. 17. Procédé selon l’une des revendications 13 à 16, dans lequel l’élément intermédiaire d’interconnexion est réalisé à la surface d’au moins un plot de connexion électrique, à partir d’un fil métallique en formant une bille métallique rendue solidaire dudit plot de connexion électrique par une technique thermosonique ou par thermo-compression.
  18. 18. Procédé d’interconnexion selon l’une des revendications 13 à 16, dans lequel l’élément intermédiaire est un pilier métallique, ledit pilier métallique étant réalisé par photolithographie de résine et électro-déposition d’un métal.
  19. 19. Procédé selon l’une des revendications 16 à 18, dans lequel l’opération de frittage est réalisée à une seconde pression inférieure à ladite première pression.
  20. 20. Procédé selon l’une des revendications 13 à 19, comprenant les étapes suivantes : - la réalisation d’au moins un premier élément d’interconnexion électrique à la surface d’au moins un premier plot de connexion électrique ; - le dépôt d’une pâte de microparticules ou de nanoparticules métalliques à la surface d’au moins ledit premier élément intermédiaire d’interconnexion ; - le positionnement d’au moins un second plot de connexion électrique en regard d’au moins ledit premier plot de connexion électrique pour former un ensemble comprenant au moins le premier élément et le second élément ; - une opération de frittage de ladite pâte de manière à former au moins un joint fritté métallique.
  21. 21. Procédé selon l’une des revendications 13 à 19, comprenant le chauffage et le pressage dudit premier élément intermédiaire d’interconnexion mis en contact avec un film sec de microparticules ou de nanoparticules métalliques pouvant être à la surface d’un support souple, conduisant à la pénétration d’une partie dudit premier élément intermédiaire dans ledit film métallique, à la cassure dudit film sec et à la formation d’au moins un élément de film sec métallique de microparticules ou de nanoparticules métalliques à la surface d’au moins ledit élément intermédiaire d’interconnexion.
  22. 22. Assemblage obtenu selon le procédé de fabrication de l’une des revendications 13 à 21.
FR1650583A 2016-01-26 2016-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication Active FR3047111B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1650583A FR3047111B1 (fr) 2016-01-26 2016-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
EP17701352.1A EP3408863A1 (fr) 2016-01-26 2017-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
US16/072,867 US11011490B2 (en) 2016-01-26 2017-01-26 Assembly comprising hybrid interconnecting means including intermediate interconnecting elements and sintered metal joints, and manufacturing process
PCT/EP2017/051667 WO2017129687A1 (fr) 2016-01-26 2017-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650583A FR3047111B1 (fr) 2016-01-26 2016-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
FR1650583 2016-01-26

Publications (2)

Publication Number Publication Date
FR3047111A1 true FR3047111A1 (fr) 2017-07-28
FR3047111B1 FR3047111B1 (fr) 2018-03-23

Family

ID=55486949

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1650583A Active FR3047111B1 (fr) 2016-01-26 2016-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication

Country Status (4)

Country Link
US (1) US11011490B2 (fr)
EP (1) EP3408863A1 (fr)
FR (1) FR3047111B1 (fr)
WO (1) WO2017129687A1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170309549A1 (en) * 2016-04-21 2017-10-26 Texas Instruments Incorporated Sintered Metal Flip Chip Joints
US10759658B2 (en) * 2018-12-10 2020-09-01 Texas Instruments Incorporated Hermetic vertical shear weld wafer bonding
US10910336B2 (en) * 2019-01-29 2021-02-02 Shih-Chi Chen Chip package structure
US11329018B2 (en) * 2019-10-23 2022-05-10 International Business Machines Corporation Forming of bump structure
US11348875B2 (en) * 2020-02-27 2022-05-31 Micron Technology, Inc. Semiconductor devices with flexible connector array
EP3872855A1 (fr) * 2020-02-27 2021-09-01 Siemens Aktiengesellschaft Substrat semi-fini pour un module électronique de puissance avec une structure de câblage avec des protubérances et procédé de fabrication correspondant
KR102273299B1 (ko) 2020-04-27 2021-07-06 알에프에이치아이씨 주식회사 열 확산 및 임피던스 정합을 위한 GaN 기반 고출력 트랜지스터 구조체 및 이를 제조하는 방법
US20230215830A1 (en) * 2020-06-15 2023-07-06 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing the same
WO2021259536A2 (fr) 2020-06-23 2021-12-30 Siemens Aktiengesellschaft Procédé de mise en contact d'un semi-conducteur de puissance sur un substrat
US20220262754A1 (en) * 2021-02-18 2022-08-18 International Business Machines Corporation Sintering a nanoparticle paste for semiconductor chip join
FR3121278A1 (fr) 2021-03-26 2022-09-30 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat par pressage
FR3121277B1 (fr) 2021-03-26 2024-02-16 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184408A (ja) * 2006-01-06 2007-07-19 Nec Corp 電極接合方法
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法
JP2009224615A (ja) * 2008-03-17 2009-10-01 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2010272818A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 実装構造体、およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928768A (en) * 1995-03-20 1999-07-27 Kabushiki Kaisha Toshiba Silicon nitride circuit board
US20020093108A1 (en) 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
US8257795B2 (en) 2004-02-18 2012-09-04 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
US20060030069A1 (en) * 2004-08-04 2006-02-09 Chien-Wei Chang Packaging method for manufacturing substrates
JP4343177B2 (ja) 2006-02-06 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9406579B2 (en) * 2012-05-14 2016-08-02 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in semiconductor package
US8823175B2 (en) 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
KR101565690B1 (ko) * 2014-04-10 2015-11-03 삼성전기주식회사 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184408A (ja) * 2006-01-06 2007-07-19 Nec Corp 電極接合方法
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法
JP2009224615A (ja) * 2008-03-17 2009-10-01 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2010272818A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 実装構造体、およびその製造方法

Also Published As

Publication number Publication date
WO2017129687A1 (fr) 2017-08-03
FR3047111B1 (fr) 2018-03-23
US11011490B2 (en) 2021-05-18
US20180374813A1 (en) 2018-12-27
EP3408863A1 (fr) 2018-12-05

Similar Documents

Publication Publication Date Title
FR3047111A1 (fr) Assemblage comprenant des moyens d&#39;interconnexion mixtes comportant des elements intermediaires d&#39;interconnexion et des joints frittes metalliques et procede de fabrication
US8546185B2 (en) Method for manufacturing semiconductor device
US7785926B2 (en) Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component
US7501337B2 (en) Dual metal stud bumping for flip chip applications
US5975408A (en) Solder bonding of electrical components
EP2175485B1 (fr) Connexion par emboitement de deux inserts soudés et sa méthode de fabrication
JP4731340B2 (ja) 半導体装置の製造方法
TW200915452A (en) Stable gold bump solder connections
US7443036B2 (en) Manufacturing method of semiconductor device
CN102856219B (zh) 用于把金属表面附着到载体的方法以及包装模块
WO2008148736A2 (fr) Procédé de production d&#39;un boîtier pour mems
KR20020036669A (ko) 반도체 장치의 플립 칩 실장 구조 및 실장 방법
TW201119079A (en) A bonding method for LED chip and bonded LED
EP3115129B1 (fr) Ensemble comportant un element susceptible de transmettre de la chaleur, un film de polymere bon conducteur thermique et isolant electrique, un joint fritte et un radiateur et procede de fabrication
EP3115128A1 (fr) Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l&#39;assemblage
CN103681564A (zh) 电子装置和制造电子装置的方法
JP2007184408A (ja) 電極接合方法
EP3031775B1 (fr) Procede de realisation d&#39;une connexion electrique dans un via borgne
JP2003092306A (ja) 半導体装置及びその製造方法
JP3721859B2 (ja) 半導体パッケージ
US20070166875A1 (en) Method of forming a microelectronic package and microelectronic package formed according to the method
WO2017009586A1 (fr) Procede de brasage par frittage d&#39;une poudre conductrice par thermo-compression ultrasonique et module electronique de puissance realise par ce procede
WO2022176563A1 (fr) Dispositif électronique
JP4333634B2 (ja) シリコンウェハーの接合方法
KR20060070677A (ko) 공융 접착제와 이를 이용한 전자소자 패키지 및 그 접착방법

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170728

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9