JPH10150073A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JPH10150073A
JPH10150073A JP30515296A JP30515296A JPH10150073A JP H10150073 A JPH10150073 A JP H10150073A JP 30515296 A JP30515296 A JP 30515296A JP 30515296 A JP30515296 A JP 30515296A JP H10150073 A JPH10150073 A JP H10150073A
Authority
JP
Japan
Prior art keywords
anisotropic conductive
conductive film
printed wiring
wiring board
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30515296A
Other languages
English (en)
Inventor
Masayuki Yasuda
誠之 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30515296A priority Critical patent/JPH10150073A/ja
Publication of JPH10150073A publication Critical patent/JPH10150073A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フリップチップタイプの表面実装部品を異方
性導電膜によりプリント配線板に実装する場合において
高密度実装化への対応を可能とする。 【解決手段】 ベアチップ１の一主面１ａ側に端子とな
る図示しない入出力パッドを形成し、この上にバンプ２
ａ，２ｂを形成した表面実装部品３を、熱硬化性樹脂６
中に導電性粒子７が分散された異方性導電膜８を介して
プリント配線板４上に実装する際、異方性導電膜８の外
周縁部８ａ，８ｂを予め熱硬化しておく。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ベアチップの一主
面側に端子となる入出力パッドが形成されており、この
上にバンプが形成されてなる表面実装部品を、熱硬化性
樹脂中に導電性粒子が分散されてなる異方性導電膜を介
してプリント配線板に実装するプリント配線板の製造方
法に関する。詳しくは、異方性導電膜の外周縁部を予め
熱硬化させておくことにより、表面実装部品の実装密度
の向上を可能とするプリント配線板の製造方法に係わる
ものである。
【０００２】
【従来の技術】半導体素子をモールド樹脂で被覆したい
わゆるモールドパッケージ等の各種チップ部品が実装さ
れてなる各種プリント配線板においては、面実装技術の
急速な発展により、チップ部品の高密度実装化が進めら
れている。そこで、モールドパッケージの小型化等が進
められているものの、現在以上の高密度実装化は難し
い。これに対し、近年においては、半導体素子をモール
ドパッケージから出して直接プリント配線板に実装す
る、いわゆるベア・チップ実装が検討されている。
【０００３】そして、上記のベア・チップ実装を行う方
法としては、例えばいわゆるワイヤボンディング方式等
が挙げられるが、近年においては高密度実装を可能とす
るフェースダウンボンディングとして、フリップチップ
方式が使用されてきている。
【０００４】上記フリップチップ方式においては、例え
ば半導体素子等のベアチップの一主面に入出力パッドを
形成し、この入出力パッド上にはんだや金等により形成
される微小突起である例えば球状のバンプを形成して、
フリップチップタイプの表面実装部品（以下、Ｆ／Ｃと
称する。）としておく。そして、プリント配線板の配線
回路パターン中の所定のランド部（電極）上に、Ｆ／Ｃ
のバンプが載置されるようにしてプリント配線板上にＦ
／Ｃを直接搭載する。さらに、この状態でＦ／Ｃのバン
プを溶融固化させてランド部と入出力パッド間を電気的
に接続し、配線回路パターンとＦ／Ｃを電気的に接続し
てプリント配線板にＦ／Ｃを実装するものである。そし
てこのとき、バンプとランド部間を確実に接続させるた
めに、これらの間にはんだ等の接続材料を配するように
している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ようにバンプとランド部間に接続材料としてはんだを供
給するのは煩雑且つ困難な作業である。また、このよう
な方法でさらに高密度化された入出力パッド及びランド
部の接続に対応するのは非常に困難である。
【０００６】そこで最近では、はんだの代わりに異方性
導電材料を接続材料として使用することが提案検討され
ている。この異方性導電材料は、熱硬化性樹脂中に導電
性を有する微細な粒子が分散されたものであり、上記粒
子同士が面接触して所定の方向にのみ導通するようにな
されたものである。このような異方性導電性材料として
は、通常の接着剤のように使用される異方性導電樹脂、
シート状とされている異方性導電膜等が挙げられる。そ
してこの中でも、異方性導電膜は取扱いが簡便であるこ
とから好ましいとされている。
【０００７】ところで、このように表面実装部品が実装
されているプリント配線板においては、表面実装部品の
さらなる高密度実装化が要求されている。しかしなが
ら、上記のように異方性導電膜を使用した場合、高密度
実装化への対応が難しい。
【０００８】これは、以下のような理由に依る。図５に
示すように、一主面１０１ａ上に配線回路パターン１０
２を有するプリント配線板１０１上に、熱硬化性樹脂１
０３中に導電性粒子１０４が分散されてなる異方性導電
膜１０５を介して、半導体素子等のベアチップ１０６の
一主面１０６ａ側にはんだ等よりなるバンプ１０７ａ，
１０７ｂが形成されてなる表面実装部品１０８を実装す
る場合、プリント配線板１０１上に異方性導電膜１０５
を介して表面実装部品１０８を載置し、表面実装部品１
０８をプリント配線板１０１に対して押圧しながら異方
性導電膜１０５を加熱して熱硬化させる。
【０００９】このとき、異方性導電膜１０５は、表面実
装部品１０８をプリント配線板１０１に対して押圧する
力により流動し、表面実装部品１０８の周辺部へと溢れ
出てしまう。このため、表面実装部品１０８の実装に必
要とされる面積は当該表面実装部品１０８の平面面積よ
りもかなり大きくなってしまい、この異方性導電膜１０
５が溢れた部分においては配線回路パターン１０２が実
装不可能となってしまうため、高密度実装化への対応が
難しくなる。
【００１０】そこで本発明は、従来の実情に鑑みて提案
されたものであり、フリップチップタイプの表面実装部
品を異方性導電膜によりプリント配線板に実装する場合
において高密度実装化への対応を可能とするプリント配
線板の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上述の目的を達成するた
めに本発明は、ベアチップの一主面側に端子となる入出
力パッドが形成されており、この上にバンプが形成され
てなる表面実装部品を、熱硬化性樹脂中に導電性粒子が
分散されてなる異方性導電膜を介してプリント配線板の
配線回路パターン上に載置し、表面実装部品をプリント
配線板に対して押圧しながら異方性導電膜を熱硬化さ
せ、バンプと配線回路パターン間を導電性粒子により電
気的に接続するとともに表面実装部品をプリント配線板
に接着して表面実装部品をプリント配線板に実装するプ
リント配線板の製造方法において、異方性導電膜の外周
縁部を予め熱硬化させておき、この異方性導電膜を表面
実装部品とプリント配線板の間に配してさらに熱硬化を
行い、これらの接着を行うことを特徴とするものであ
る。
【００１２】なお、本発明のプリント配線板の製造方法
においては、異方性導電膜の外周縁部の熱硬化をレーザ
ー加工により行うことが好ましい。
【００１３】本発明のプリント配線板の製造方法におい
ては、熱硬化性樹脂中に導電性粒子が分散された異方性
導電膜の外周縁部を予め熱硬化させておき、これを介し
て表面実装部品をプリント配線板上に載置し、表面実装
部品をプリント配線板に対して押圧しながら異方性導電
膜を熱硬化させ、バンプと配線回路パターン間を導電性
粒子により電気的に接続するとともに表面実装部品をプ
リント配線板に接着して表面実装部品をプリント配線板
に実装するため、押圧の際に異方性導電膜の内側が流動
し、表面実装部品の周辺部へ溢れ出そうとしても既に熱
硬化された外周縁部がこれをせき止め、異方性導電膜が
表面実装部品の周辺に広がることはない。
【００１４】
【発明の実施の形態】以下、本発明の具体的な実施の形
態について図面を参照しながら詳細に説明する。
【００１５】すなわち、本例のプリント配線板の製造方
法においては、先ず、図１に示すような半導体素子等の
ベアチップ１の一主面１ａ側に複数（ここでは２個とす
る。）の図示しない入出力パッドが形成されており、こ
の上にバンプ２ａ，２ｂが形成されてなる表面実装部品
３を用意する。なお、上記バンプ２ａ，２ｂは、金めっ
き、はんだめっき、金スタッド等の通常用いられている
手法により形成すれば良い。
【００１６】次に、図１中に示すような、一主面４ａ側
に配線回路パターン５が形成されるプリント配線板４を
用意する。上記プリント配線板４の配線回路パターン５
においては、バンプ２ａ，２ｂとの接続部となるランド
部５ａ，５ｂがバンプ２ａ，２ｂに対応する位置にそれ
ぞれ形成されており、プリント配線板４は通常のプリン
ト配線板と同様にガラスエポキシ基板等により構成さ
れ、配線回路パターン５は銅箔等の導電材料により形成
されている。
【００１７】さらに、図１中に示すような熱硬化性樹脂
６中に導電性粒子７が分散されてなる異方性導電膜８を
用意する。上記熱硬化性樹脂６としては、熱硬化性のエ
ポキシ系樹脂等が挙げられる。ただし、本例において
は、この異方性導電膜８の外周縁部（ここでは２方向の
みを示すこととする。）８ａ，８ｂが予め熱硬化されて
いる。
【００１８】このような外周縁部８ａ，８ｂが予め熱硬
化された異方性導電膜８は以下のようにして製造すれば
良い。上記のような異方性導電膜８は、元々長尺のテー
プ状或いは広面積のシート状で供給される。そして、こ
れを所定の大きさに金属ナイフ等により分断して使用す
るのが一般的である。
【００１９】これに対し、本例においては、異方性導電
膜８を所定の大きさに切り出す工程を炭酸ガス或いはＹ
ＡＧ等の熱レーザーによるアブレーション加工により行
う。すなわち、図２に示すように、広面積のシート状で
供給される異方性導電膜シート１８に対し、所定の形状
に沿って図中矢印Ｒで示すようにレーザー光を異方性導
電膜シート１８の面内方向に対して垂直に照射する。す
ると、図２中に示すようにレーザー光が照射された部分
には連続した貫通孔９が形成され、異方性導電膜シート
１８から所定形状の異方性導電膜が切り出される。
【００２０】また、このとき、図３に示すように、異方
性導電膜シート１８の図中矢印Ｒで示すレーザー光が照
射されて形成される貫通孔９の周辺部においては、異方
性導電膜シート１８中の熱硬化性樹脂が熱硬化して硬化
部分１０が形成されることとなる。
【００２１】従って、異方性導電膜シート１８から熱レ
ーザーによるアブレーション加工により所定の大きさの
異方性導電膜を切り出すと、その外周縁部は熱硬化され
た状態となり、図１中に示したような外周縁部８ａ，８
ｂが予め熱硬化された異方性導電膜８を得ることができ
る。
【００２２】また、このような外周縁部８ａ，８ｂが予
め熱硬化された異方性導電膜８は、シート状の異方性導
電膜シート１８から所定の大きさの異方性導電膜を切り
出した後、その切断面をレーザー光により局部加熱して
切断面周辺を熱硬化させて、外周縁部を熱硬化して製造
するようにしても良い。
【００２３】次に、図１中に示すように、プリント配線
板４の配線回路パターン５が形成される一主面４ａ上に
異方性導電膜８を介して表面実装部品３をバンプ２ａ，
２ｂ側が相対向するように載置する。なお、このとき、
バンプ２ａとランド部５ａの位置合わせを行い、バンプ
２ｂとランド部５ｂの位置合わせを行うようにする。
【００２４】続いて、図４に示すように、図中矢印Ｐ1
で示す方向に圧力を加え、表面実装部品３をプリント配
線板４側に押し付け、異方性導電膜８中の導電性粒子７
が間に挟まるようにバンプ２ａをランド部５ａ上に、バ
ンプ２ｂをランド部５ｂ上に載置する。そして、このま
ま熱圧着して導電性粒子７同士を面接触させてバンプ２
ａとランド部５ａ間、バンプ２ｂとランド部５ｂ間を導
通し、表面実装部品３の図示しない入出力パッドとプリ
ント配線板４の配線回路パターン５を接続して表面実装
部品３のプリント配線板４への実装を完了する。
【００２５】上記のように熱圧着する場合、異方性導電
膜８の熱硬化されている外周縁部８ａ，８ｂよりも内側
が流動し、これが表面実装部品３の周辺部へ溢れ出そう
とするが、既に熱硬化された外周縁部８ａ，８ｂがこれ
をせき止めるため、異方性導電膜８が表面実装部品３の
周辺に広がることはなく、表面実装部品３の実装に必要
とされる面積を抑えることが可能となり、配線回路パタ
ーン５における表面実装部品３の周辺部の実装不可能な
部分を抑えることが可能となり、高密度実装化への対応
が可能となる。
【００２６】従来の方法で表面実装部品をプリント配線
板に実装した場合、表面実装部品の周辺部に当該表面実
装部品を囲むようにして幅１ｍｍ程度の実装不可能な部
分が発生するのが一般的であった。これに対し、本例の
方法で表面実装部品３をプリント配線板４に実装する
と、表面実装部品３を囲む実装不可能な部分の幅は０．
２ｍｍ程度に抑えられ、高密度実装化への対応が可能と
なる。
【００２７】
【発明の効果】以上の説明からも明らかなように、本発
明のプリント配線板の製造方法においては、熱硬化性樹
脂中に導電性粒子が分散された異方性導電膜の外周縁部
を予め熱硬化させておき、これを介して表面実装部品を
プリント配線板上に載置し、表面実装部品をプリント配
線板に対して押圧しながら異方性導電膜を熱硬化させ、
バンプと配線回路パターン間を導電性粒子により電気的
に接続するとともに表面実装部品をプリント配線板に接
着して表面実装部品をプリント配線板に実装するため、
押圧の際に異方性導電膜の内側が流動し、表面実装部品
の周辺部へ溢れ出そうとしても既に熱硬化された外周縁
部がこれをせき止め、異方性導電膜が表面実装部品の周
辺に広がることはなく、表面実装部品の実装に必要とさ
れる面積を抑えることが可能となり、配線回路パターン
における表面実装部品の周辺部の実装不可能な部分を抑
えることが可能となり、高密度実装化への対応が可能と
なる。
【図面の簡単な説明】
【図１】本発明を適用したプリント配線板の製造方法に
おいて、プリント配線板上に異方性導電膜を介して表面
実装部品を載置する工程を示す要部拡大断面図である。
【図２】本発明を適用したプリント配線板の製造方法に
おいて、異方性導電膜シートをレーザー光によるアブレ
ーション加工により加工する工程を模式的に示す斜視図
である。
【図３】本発明を適用したプリント配線板の製造方法に
おいて、異方性導電膜シートをレーザー光によるアブレ
ーション加工により加工する工程を模式的に示す断面図
である。
【図４】本発明を適用したプリント配線板の製造方法に
おいて、プリント配線板上に異方性導電膜を介して表面
実装部品を実装した状態を示す要部拡大断面図である。
【図５】従来のプリント配線板の製造方法において、プ
リント配線板上に異方性導電膜を介して表面実装部品を
実装した状態を示す要部拡大断面図である。
【符号の説明】
１ ベアチップ、１ａ 一主面、２ａ，２ｂ バンプ、
３ 表面実装部品、４プリント配線板、５ 配線回路パ
ターン、５ａ，５ｂ ランド部、６ 熱硬化性樹脂、７
導電性粒子、８ 異方性導電膜、８ａ，８ｂ 外周縁
部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ベアチップの一主面側に端子となる入出
    力パッドが形成されており、この上にバンプが形成され
    てなる表面実装部品を、熱硬化性樹脂中に導電性粒子が
    分散されてなる異方性導電膜を介してプリント配線板の
    配線回路パターン上に載置し、 表面実装部品をプリント配線板に対して押圧しながら異
    方性導電膜を熱硬化させ、バンプと配線回路パターン間
    を導電性粒子により電気的に接続するとともに表面実装
    部品をプリント配線板に接着して表面実装部品をプリン
    ト配線板に実装するプリント配線板の製造方法におい
    て、 異方性導電膜の外周縁部を予め熱硬化させておき、この
    異方性導電膜を表面実装部品とプリント配線板の間に配
    してさらに熱硬化を行い、これらの接着を行うことを特
    徴とするプリント配線板の製造方法。
  2. 【請求項２】 異方性導電膜の外周縁部の熱硬化をレー
    ザー加工により行うことを特徴とする請求項１記載のプ
    リント配線板の製造方法。
JP30515296A 1996-11-15 1996-11-15 プリント配線板の製造方法 Withdrawn JPH10150073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30515296A JPH10150073A (ja) 1996-11-15 1996-11-15 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30515296A JPH10150073A (ja) 1996-11-15 1996-11-15 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH10150073A true JPH10150073A (ja) 1998-06-02

Family

ID=17941706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30515296A Withdrawn JPH10150073A (ja) 1996-11-15 1996-11-15 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH10150073A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法
JP4731340B2 (ja) * 2006-02-02 2011-07-20 富士通株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5918113A (en) Process for producing a semiconductor device using anisotropic conductive adhesive
KR20020018133A (ko) 전자 장치 및 그 제조 방법
US6673710B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip
JPH08186151A (ja) 半導体装置及びその製造方法
JP2002076055A (ja) 半導体装置の実装方法および実装構造
JPH10256417A (ja) 半導体パッケージの製造方法
JPH114064A (ja) 異方性導電樹脂及びこれを用いた電子部品の実装構造
JP2002026186A (ja) 半導体装置
JPH10150073A (ja) プリント配線板の製造方法
JP3611463B2 (ja) 電子部品の製造方法
US20090145650A1 (en) Screen mask, method for printing conductive bonding material, mounting method of mounting devices, and mounting substrate
JP2000022329A (ja) 配線基板および電子ユニットおよび電子部品実装方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JPH10144728A (ja) 表面実装部品及びこれを用いたプリント配線板
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH08102583A (ja) 配線回路基板
JP3258564B2 (ja) 半導体装置およびその製造方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP3381564B2 (ja) バンプ付チップの実装方法
JP2003243447A (ja) 半導体素子の実装方法
JP2000216200A (ja) 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器
JPH0677285A (ja) Ｉｃ素子の実装方法
JPH0391990A (ja) 半導体装置のボンディング方法及びボンディング装置
JPH10335798A (ja) 半田バンプ付ｈｄｄ用フレキシブルプリント配線板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203