JP3381564B2 - バンプ付チップの実装方法 - Google Patents
バンプ付チップの実装方法Info
- Publication number
- JP3381564B2 JP3381564B2 JP20273697A JP20273697A JP3381564B2 JP 3381564 B2 JP3381564 B2 JP 3381564B2 JP 20273697 A JP20273697 A JP 20273697A JP 20273697 A JP20273697 A JP 20273697A JP 3381564 B2 JP3381564 B2 JP 3381564B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- bumps
- bond
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップな
どのバンプ付チップを基板に実装するバンプ付チップの
実装方法に関するものである。
どのバンプ付チップを基板に実装するバンプ付チップの
実装方法に関するものである。
【０００２】
【従来の技術】フリップチップなどのバンプ付チップを
基板に実装する方法として、ボンドを用いる方法が知ら
れている。この方法は、電極が形成された基板の表面に
ボンドを塗布した後にこのボンドの上にバンプ付チップ
を搭載し、バンプ付チップを押圧・加熱してバンプを基
板の電極に半田付けするとともに、ボンドを熱硬化させ
てバンプ付チップを基板に固着させるものである。
基板に実装する方法として、ボンドを用いる方法が知ら
れている。この方法は、電極が形成された基板の表面に
ボンドを塗布した後にこのボンドの上にバンプ付チップ
を搭載し、バンプ付チップを押圧・加熱してバンプを基
板の電極に半田付けするとともに、ボンドを熱硬化させ
てバンプ付チップを基板に固着させるものである。
【０００３】
【発明が解決しようとする課題】ところで、近年電子部
品の小型化の進行に伴い、バンプ付チップを基板に実装
する実装ピッチが小さくなり、例えば隣りのバンプ付チ
ップとの隙間が１ｍｍ程度のものがあらわれている。こ
のため、基板面に塗布されたボンド上にバンプ付チップ
を搭載して押圧する際に、バンプ付チップの外周からは
み出したボンドが、隣りのバンプ付チップからはみ出し
たボンドと繋がりやすい。
品の小型化の進行に伴い、バンプ付チップを基板に実装
する実装ピッチが小さくなり、例えば隣りのバンプ付チ
ップとの隙間が１ｍｍ程度のものがあらわれている。こ
のため、基板面に塗布されたボンド上にバンプ付チップ
を搭載して押圧する際に、バンプ付チップの外周からは
み出したボンドが、隣りのバンプ付チップからはみ出し
たボンドと繋がりやすい。
【０００４】そしてこのボンド同士の繋がりが基板の広
い範囲で発生し繋がったままの状態でボンドが熱硬化す
ると、熱膨張や熱収縮時には繋がったボンド全体が一体
として熱膨張・熱収縮する。このため、ボンドの熱変形
による変位を分散して逃がすことができず、バンプ付チ
ップのバンプと基板の電極との接合部に大きな熱応力が
発生して接合部が破断しやすいという問題点があった。
い範囲で発生し繋がったままの状態でボンドが熱硬化す
ると、熱膨張や熱収縮時には繋がったボンド全体が一体
として熱膨張・熱収縮する。このため、ボンドの熱変形
による変位を分散して逃がすことができず、バンプ付チ
ップのバンプと基板の電極との接合部に大きな熱応力が
発生して接合部が破断しやすいという問題点があった。
【０００５】そこで本発明は、熱応力によるバンプ付き
チップのバンプと基板の電極の接合部の破断が発生しな
いバンプ付チップの実装方法を提供することを目的とす
る。
チップのバンプと基板の電極の接合部の破断が発生しな
いバンプ付チップの実装方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明のバンプ付チップ
の実装方法は、基板の電極と、この電極の周囲にあって
ボンドのはみ出しを防止する突起とを同一のエッチング
工程により形成する工程と、前記突起内にボンドを塗布
する工程と、前記電極上にバンプ付チップを搭載する工
程と、前記バンプ付チップを熱圧着する工程とを含む。
の実装方法は、基板の電極と、この電極の周囲にあって
ボンドのはみ出しを防止する突起とを同一のエッチング
工程により形成する工程と、前記突起内にボンドを塗布
する工程と、前記電極上にバンプ付チップを搭載する工
程と、前記バンプ付チップを熱圧着する工程とを含む。
【０００７】
【発明の実施の形態】本発明によれば、基板の電極の周
囲に樹脂のはみ出しを防止する突起を突設することによ
り、バンプ付チップの圧着時に基板上に塗布されたボン
ドがバンプ付チップからはみ出して隣りのバンプ付チッ
プのボンドと繋がることがなく、温度上昇時に熱膨張に
よる大きな熱応力が発生しない。
囲に樹脂のはみ出しを防止する突起を突設することによ
り、バンプ付チップの圧着時に基板上に塗布されたボン
ドがバンプ付チップからはみ出して隣りのバンプ付チッ
プのボンドと繋がることがなく、温度上昇時に熱膨張に
よる大きな熱応力が発生しない。
【０００８】次に、本発明の実施の形態を図面を参照し
て説明する。図１は本発明の一実施の形態の基板の平面
図、図２（ａ），（ｂ）は同基板の部分断面図、図２
（ｃ），（ｄ）は同基板およびバンプ付チップの部分断
面図である。
て説明する。図１は本発明の一実施の形態の基板の平面
図、図２（ａ），（ｂ）は同基板の部分断面図、図２
（ｃ），（ｄ）は同基板およびバンプ付チップの部分断
面図である。
【０００９】まず図１を参照してバンプ付チップが実装
される基板について説明する。図１において、基板１は
ポリイミドなどの材質で製作されたフィルム基板であ
る。基板１の表面には、実装されるバンプ付チップのバ
ンプの配列に応じて電極２が形成されており、電極２上
にバンプ付きチップのバンプが接合される。電極２の周
囲には、矩形状の突起（以下、「ダムパターン」とい
う）３が突設されている。ダムパターン３は、電極２の
周囲に塗布されたボンドが押し広げられて外側にはみ出
すのを、ボンドの先端部でせき止めて防ぐダムの役割を
果たす。
される基板について説明する。図１において、基板１は
ポリイミドなどの材質で製作されたフィルム基板であ
る。基板１の表面には、実装されるバンプ付チップのバ
ンプの配列に応じて電極２が形成されており、電極２上
にバンプ付きチップのバンプが接合される。電極２の周
囲には、矩形状の突起（以下、「ダムパターン」とい
う）３が突設されている。ダムパターン３は、電極２の
周囲に塗布されたボンドが押し広げられて外側にはみ出
すのを、ボンドの先端部でせき止めて防ぐダムの役割を
果たす。
【００１０】電極２とダムパターン３は連結部４によっ
て連結されており、またダムパターン３は隣りのダムパ
ターン３と共通電極５によって連結されている。共通電
極５は基板１の長手方向に連通して形成され、電極２や
ダムパターン３の表面に電解メッキを施す際に電解電源
と導通させて電解電位を与えるためのものである。６は
テープ状の基板１を搬送するためのスプロケットホール
である。電極２、ダムパターン３および共通電極５は、
基板１の表面の銅箔から同一のエッチング工程により同
時に形成されたものである。したがって、ダムパターン
を形成するのに新たな工程を追加する必要がない。な
お、図１に示す隣りのダムパターン間の距離ｄは実際に
は１ｍｍ程度の狭い間隔であるが、図１では作図の都合
のため大きく示している。
て連結されており、またダムパターン３は隣りのダムパ
ターン３と共通電極５によって連結されている。共通電
極５は基板１の長手方向に連通して形成され、電極２や
ダムパターン３の表面に電解メッキを施す際に電解電源
と導通させて電解電位を与えるためのものである。６は
テープ状の基板１を搬送するためのスプロケットホール
である。電極２、ダムパターン３および共通電極５は、
基板１の表面の銅箔から同一のエッチング工程により同
時に形成されたものである。したがって、ダムパターン
を形成するのに新たな工程を追加する必要がない。な
お、図１に示す隣りのダムパターン間の距離ｄは実際に
は１ｍｍ程度の狭い間隔であるが、図１では作図の都合
のため大きく示している。
【００１１】次に図２（ａ），（ｂ），（ｃ），（ｄ）
を参照して、バンプ付チップの実装方法について説明す
る。図２（ａ）は、図１のＡ−Ａ断面を示している。図
２（ａ）に示すように、電極２の両側にはダムパターン
３が形成されており、電極２とダムパターン３の厚さｔ
（通常では、０．０３〜０．０５ｍｍ）は、同一の銅箔
からエッチングにより形成されたものであるため同一と
なっている。次に図２（ｂ）に示すように、電極２上に
バンプ付チップを固着するためのボンド７が塗布され
る。このとき、塗布されたボンド７が圧着工程でダムパ
ターン３を越えて外側に拡がらないように、塗布量、塗
布位置が適切に設定される。
を参照して、バンプ付チップの実装方法について説明す
る。図２（ａ）は、図１のＡ−Ａ断面を示している。図
２（ａ）に示すように、電極２の両側にはダムパターン
３が形成されており、電極２とダムパターン３の厚さｔ
（通常では、０．０３〜０．０５ｍｍ）は、同一の銅箔
からエッチングにより形成されたものであるため同一と
なっている。次に図２（ｂ）に示すように、電極２上に
バンプ付チップを固着するためのボンド７が塗布され
る。このとき、塗布されたボンド７が圧着工程でダムパ
ターン３を越えて外側に拡がらないように、塗布量、塗
布位置が適切に設定される。
【００１２】次に図２（ｃ）に示すように、圧着ツール
８に保持されたバンプ付チップ９を基板１上に下降さ
せ、バンプ付きチップ９のバンプ１０をボンド７が塗布
された電極２上に着地させる。このときバンプ付きチッ
プ９の下面により外側に押し拡げられたボンド７の先端
部は、ダムパターン３によりせき止められる。ここで、
バンプ付きチップ９の下面と基板１の上面の隙間ｓは、
０．０８〜０．１ｍｍ程度である。ダムパターン３の厚
さｔは隙間ｓの半分程度であり、ボンド７の先端部をせ
き止めるのに十分な厚さとなっている。またボンド７の
塗布量はボンド７がバンプ付きチップ９の外側へ過度に
はみ出すことのない量に予め設定されるため、バンプ付
チップ９により外側に押し拡げられたボンド７が、ダム
パターン３を越えて外側に拡がることがない。したがっ
て隣りのバンプ付チップのボンド７が相互に繋がること
がない。
８に保持されたバンプ付チップ９を基板１上に下降さ
せ、バンプ付きチップ９のバンプ１０をボンド７が塗布
された電極２上に着地させる。このときバンプ付きチッ
プ９の下面により外側に押し拡げられたボンド７の先端
部は、ダムパターン３によりせき止められる。ここで、
バンプ付きチップ９の下面と基板１の上面の隙間ｓは、
０．０８〜０．１ｍｍ程度である。ダムパターン３の厚
さｔは隙間ｓの半分程度であり、ボンド７の先端部をせ
き止めるのに十分な厚さとなっている。またボンド７の
塗布量はボンド７がバンプ付きチップ９の外側へ過度に
はみ出すことのない量に予め設定されるため、バンプ付
チップ９により外側に押し拡げられたボンド７が、ダム
パターン３を越えて外側に拡がることがない。したがっ
て隣りのバンプ付チップのボンド７が相互に繋がること
がない。
【００１３】この後、圧着ツール８がバンプ付きチップ
９を所定時間押圧・加熱することにより、バンプ１０が
電極２に熱圧着されるとともに、ボンド７が熱硬化しバ
ンプ付きチップ９を基板１に固着させる。次に、熱圧着
が終了すると、圧着ツール８は上昇し、バンプ付チップ
９の基板１への実装が完了する。この後、図２（ｄ）に
示すように、基板１は切断工程に送られ、ダムパターン
３の内側部分を切断刃１１により切断される。これによ
り、電極２とダムパターン３の連結部４が切断され、ダ
ムパターン３は、バンプ付チップ９から切除される。
９を所定時間押圧・加熱することにより、バンプ１０が
電極２に熱圧着されるとともに、ボンド７が熱硬化しバ
ンプ付きチップ９を基板１に固着させる。次に、熱圧着
が終了すると、圧着ツール８は上昇し、バンプ付チップ
９の基板１への実装が完了する。この後、図２（ｄ）に
示すように、基板１は切断工程に送られ、ダムパターン
３の内側部分を切断刃１１により切断される。これによ
り、電極２とダムパターン３の連結部４が切断され、ダ
ムパターン３は、バンプ付チップ９から切除される。
【００１４】本発明は上記実施の形態の形態に限定され
ないのであって、例えば上記実施の形態では、図１に示
すように並んで実装されるバンプ付きチップ９用の電極
２のそれぞれを矩形状のダムパターン３で囲むようにし
ているが、相隣るバンプ付きチップの電極２について
は、図１に示す間隔ｄをなくして、基板１の幅方向のダ
ムパターン３を共有するようにしてもよい。
ないのであって、例えば上記実施の形態では、図１に示
すように並んで実装されるバンプ付きチップ９用の電極
２のそれぞれを矩形状のダムパターン３で囲むようにし
ているが、相隣るバンプ付きチップの電極２について
は、図１に示す間隔ｄをなくして、基板１の幅方向のダ
ムパターン３を共有するようにしてもよい。
【００１５】また、上記実施の形態では、ボンド７を基
板１に塗布した後にバンプ付きチップ９を搭載するよう
にしているが、バンプ付きチップ９を先に基板１に搭載
した後に、基板１とバンプ付きチップ９の隙間にボンド
７を注入する方法であってもよい。
板１に塗布した後にバンプ付きチップ９を搭載するよう
にしているが、バンプ付きチップ９を先に基板１に搭載
した後に、基板１とバンプ付きチップ９の隙間にボンド
７を注入する方法であってもよい。
【００１６】
【発明の効果】本発明によれば、隣りのバンプ付チップ
のボンド同士がが繋がることがなく、したがって広い範
囲のボンドが一体となって熱膨張・収縮することによる
大きな熱応力が発生せず、バンプと基板の電極の接合部
の破断を防止することができる。
のボンド同士がが繋がることがなく、したがって広い範
囲のボンドが一体となって熱膨張・収縮することによる
大きな熱応力が発生せず、バンプと基板の電極の接合部
の破断を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の基板の平面図
【図２】（ａ）本発明の一実施の形態の基板の部分断面
図 （ｂ）本発明の一実施の形態の基板の部分断面図 （ｃ）本発明の一実施の形態の基板およびバンプ付チッ
プの部分断面図 （ｄ）本発明の一実施の形態の基板およびバンプ付チッ
プの部分断面図
図 （ｂ）本発明の一実施の形態の基板の部分断面図 （ｃ）本発明の一実施の形態の基板およびバンプ付チッ
プの部分断面図 （ｄ）本発明の一実施の形態の基板およびバンプ付チッ
プの部分断面図
１ 基板
２ 電極
３ ダムパターン
４ 連結部
５ 共通電極
７ ボンド
８ 圧着ツール
９ バンプ付きチップ
１０ バンプ
フロントページの続き
(56)参考文献 特開 平５−67639（ＪＰ，Ａ)
特開 平７−122592（ＪＰ，Ａ)
特開 昭60−71980（ＪＰ，Ａ)
特開 平５−55303（ＪＰ，Ａ)
特開 平９−45735（ＪＰ，Ａ)
特開 平９−172039（ＪＰ，Ａ)
特開 平２−226736（ＪＰ，Ａ)
特開 平５−243714（ＪＰ，Ａ)
特開 平９−321087（ＪＰ，Ａ)
特開 平１−175745（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/56
Claims (3)
- 【請求項１】基板の電極と、この電極の周囲にあってボ
ンドのはみ出しを防止する突起とを同一のエッチング工
程により形成する工程と、前記突起内にボンドを塗布す
る工程と、前記電極上にバンプ付チップを搭載する工程
と、前記バンプ付チップを熱圧着する工程とを含むこと
を特徴とするバンプ付チップの実装方法。 - 【請求項２】前記電極と前記突起は連結部により連結さ
れており、且つ前記突起は共通電極に接続されているこ
とを特徴とする請求項１記載のバンプ付チップの実装方
法。 - 【請求項３】前記連結部は、前記バンプ付チップを熱圧
着した後の工程で切断されることを特徴とする請求項２
記載のバンプ付チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20273697A JP3381564B2 (ja) | 1997-07-29 | 1997-07-29 | バンプ付チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20273697A JP3381564B2 (ja) | 1997-07-29 | 1997-07-29 | バンプ付チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154558A JPH1154558A (ja) | 1999-02-26 |
| JP3381564B2 true JP3381564B2 (ja) | 2003-03-04 |
Family
ID=16462320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20273697A Expired - Fee Related JP3381564B2 (ja) | 1997-07-29 | 1997-07-29 | バンプ付チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3381564B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148560B2 (en) * | 2005-01-25 | 2006-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | IC chip package structure and underfill process |
-
1997
- 1997-07-29 JP JP20273697A patent/JP3381564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154558A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6887738B2 (en) | Method of making semiconductor device with flip chip mounting | |
| US5897337A (en) | Process for adhesively bonding a semiconductor chip to a carrier film | |
| US6288445B1 (en) | Semiconductor device | |
| JPH11176887A (ja) | 半導体装置およびその製造方法 | |
| JP2000036520A (ja) | フリップチップ実装方法及び装置 | |
| JP2001339012A (ja) | 半導体装置およびその製造方法 | |
| US8314347B2 (en) | Wiring board with lead pins and method of producing the same | |
| JP2003273160A (ja) | 半導体実装モジュール | |
| JP3381564B2 (ja) | バンプ付チップの実装方法 | |
| JP4248441B2 (ja) | 超音波フリップチップ実装方法 | |
| JP2007258448A (ja) | 半導体装置 | |
| JPH11111761A (ja) | 半導体チップ部品の実装体 | |
| JP4100685B2 (ja) | 半導体装置 | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JP2001250843A (ja) | 半導体素子及び半導体素子製造方法 | |
| JPH03177034A (ja) | 電子部品の接続方法 | |
| JP3578011B2 (ja) | 半導体装置の実装構造 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP2000031323A (ja) | 放熱板及び補強板付きｂｇａの製造方法 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JP2005353803A (ja) | 電子回路素子の製造方法 | |
| JPH06196531A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |