CN111065930A - 母板和子板之间具有烧结连接的测试夹具 - Google Patents

母板和子板之间具有烧结连接的测试夹具 Download PDF

Info

Publication number
CN111065930A
CN111065930A CN201880055124.6A CN201880055124A CN111065930A CN 111065930 A CN111065930 A CN 111065930A CN 201880055124 A CN201880055124 A CN 201880055124A CN 111065930 A CN111065930 A CN 111065930A
Authority
CN
China
Prior art keywords
motherboard
daughter board
recessed region
test
test fixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880055124.6A
Other languages
English (en)
Inventor
R·L·纽比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN111065930A publication Critical patent/CN111065930A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

测试夹具(120)包括具有测试信号线(223)的母板(225)，该测试信号线(223)被配置为耦合(651)到测试站(650)。母板(225)包括具有接触焊盘(428)的凹陷区域，该接触焊盘(428)耦合到测试信号线(223)。子板(230)与凹陷区域接合，使得子板(230)的顶表面与母板(225)的顶表面大致共面。子板(230)包括测试信号线，该测试信号线耦合到子板(230)上的接触焊盘(638)。子板(230)上的接触焊盘(638)与母板(225)上的接触焊盘(428)对准，并通过烧结键合(640)永久耦合。

Description

母板和子板之间具有烧结连接的测试夹具
背景技术
自动测试装备(ATE)可以是一种使用自动化在设备(该设备称为被测设备(DUT)、被测装备(EUT)或被测单元(UUT))上执行测试以快速执行测量并评估测试结果的装置。
ATE系统通常与自动放置工具对接，该自动放置工具将DUT物理地放置在接口测试适配器(ITA)上，以便可以由装备进行测量。ITA可以是在ATE与DUT或UUT之间建立电子连接的设备。ITA还可能包含其他电路，以在ATE和DUT之间适配信号，并具有安装DUT的物理设施。插口可以用于桥接ITA和DUT之间的连接。插口必须能承受生产车间的严格要求，因此可以经常更换它们。
发明内容
测试夹具包括母板，该母板具有测试信号线，该测试信号线被配置为耦合到测试站。母板包括凹陷区域，该凹陷区域具有耦合到测试信号线的接触焊盘。子板被定位在凹陷区域中，使得子板的顶表面与母板的顶表面大致共面。子板包括测试信号线，该测试信号线耦合到子板上的接触焊盘。子板上的接触焊盘与母板上的接触焊盘对准并通过烧结键合永久耦合。
附图说明
图1是一种示例ATE系统的框图。
图2是用于图1的测试系统的一种示例处理机接口板(HIB)的更详细图示。
图3-6示出了图2的示例HIB的更多细节。
图7是示出在烧结过程中熔点对颗粒大小的曲线图。
图8示出了一种用于制造测试夹具的方法。
图9示出了一种替代实施例。
具体实施方式
为了一致性，各个附图中的相同元素由相同的附图标记表示。
片上系统(SoC)是集成计算机或其他电子系统的若干部件的集成电路(IC)。它可包含数字、模拟、混合信号以及通常射频功能-全部都在单个衬底上。SoC可以将微控制器或微处理器与高级外围设备(例如：图形处理单元(GPU)、Wi-Fi模块、协处理器等)集成在一起。测试SoC可能需要专门的测试装备，以便充分测试SoC内包括的各种部件。
在许多情况下，单个SoC设计可以封装在不同的封装件中，或者可以具有用于专用应用的不同的引脚配置。每个封装件或引脚配置可能需要不同的接口测试适配器(ITA)，以便在给定的自动测试系统上测试SoC的每个版本。提供多个ITA可能会增加测试SoC的成本，尤其是在小批量应用中。
本文描述了一种柔性的母/子ITA配置，其可以减少集成电路或其他类型电子模块的测试适配器成本。
图1是一种示例ATE系统100的框图。半导体ATE系统可从诸如泰瑞达(Teradyne)、爱德万(Advantest)、惠瑞捷(Verigy)等的多个制造商处获得。示例ATE系统100包括主控制器110和捕获仪器，主控制器110执行同步一个或多个源的测试软件，捕获仪器包括在测试器硬件111内。例如，数字信号处理(DSP)资源112可以用于分析测试结果信号和/或生成测试激励信号。
测试硬件111可以包括各种资源，例如：数控电源、电压/电流源(VI)、具有参数测量单元(PMU)的数字通道引脚卡、自锁相环(PLL)导出同步测试器范围可编程分频时钟/参考时钟、任意波形发生器(AWG)和数字化仪、(更)高精度音频频带波形发生器和数字化仪、RF源和RF测量仪器等。
被测设备(DUT)可以通过被称为处理机或探测器(未示出)的机器人机器，通过使ATE资源适配DUT的定制ITA或“测试夹具”120物理连接到ATE。ITA 120也可以称为“处理机接口板”(HIB)。HIB 120可以通过接口114连接到测试器硬件111，该接口114可以包括pogo引脚阵列，该pogo引脚与HIB120上的信号焊盘接触。
HIB 120可以包括几个插口，其为DUT提供多个位置，例如121处所指示的。
图2是图1的测试系统100的一种示例处理机接口板120的更详细图示。各种实施例可以被配置用于来自各种供应商的ATE系统。在此示例中，HIB 120是大型测试夹具，大约18英寸宽乘31.5英寸长，并且通常被配置为包括8-16个插口121。一般地在222处指示的各种电路和设备可以包括在HIB 120上，例如锁存器、驱动器、缓冲器、继电器等。HIB上也可能包含附加资源，例如：RF发射器和/或接收器、放大器、滤波器；混合信号电路，例如DAC/ADC；具有参考时钟输入和分频输出的PLL；电源管理模块，例如LDO和切换器；高速数字PCIe、USB、DDR总线；内部电路的模拟电压/电流参考输入；其他数字GPIO(通用I/O)等。
诸如223处所指示的各种信号焊盘可以连接至依次耦合至插口121和/或电路122的各种信号线。信号焊盘为测试器接口114的pogo引脚提供接触点，参考图1。
设计、布局和测试每个HIB所需的时间和精力可能很大。通常，每个HIB可能只需几个副本，因此每个HIB的制造成本可能很高。例如，根据层计数和复杂性，制造三个HIB可能花费每块板7800美元。
HIB 120可以被分成两个分开的印刷电路板(PCB)，例如母板225和子板230。本文使用术语“板”，但是也可以将PCB称为“卡”或其他类似术语。这两个板可以永久地互连，如下文详细描述的。本文示出了子板230的矩形轮廓，但是其他实施例可以使用其他形状，例如正方形、椭圆形等。本文示出了大约八英寸宽和十六英寸长的单个子板230，但是另一实施例可以使用更大或更小尺寸的子板。例如，另一实施例可以使用两个或更多个子板。
另一实施例可以使用更大或更小的HIB，同时仍提供母板/子板配置。例如，测试系统还可以支持可能更小的HIB，例如18英寸宽乘23.5英寸长。在这种情况下，子卡可以做得更小以适配在较小的HIB轮廓的范围内。
图3示出了示例HIB 120的简化俯视图。如上所述，可以使用一组pogo引脚来提供ATE 100的HIB 120与接口114之间的连接(参见图1)。应该基于插口121的高度来调节在插口121顶部/从插口121装载和卸载DUT的处理机机器。因此，期望子板230的顶表面与母板225的顶表面大致共面，以使pogo引脚和处理机机器不需要高度调整。为了提供均匀的高度HIB 120，可以通过接合凹陷区域327将子板230插入母板225中，该凹陷区域327被配置为提供对子板230的支撑和连接性。
图4是HIB 120的侧视截面图，其示出了阶梯状的凹陷区域327。可以将一组触点428放置在凹陷区域327上的母板225和子板230之间，以提供两个板之间的连接性。根据位于子板230上的测试插口121(参见图2)的数量，可能需要大量的触点428。例如，具有十六个测试插口的子板可能需要多达5000个触点以提供子板230和母板225之间的电源、接地和测试信号。
在此示例中，子板230的厚度T1小于母板225的厚度T2，以使子板230的顶表面可以与母板225的顶表面大致共面，如432处所指示的。母板和子板不需要完全共面。相反，它们可以是大致共面的，以使不需要调整自动处理装备(用于处理各种测试夹具，其可以被自动装载到测试系统100上)来补偿子板230的顶表面和母板225的顶表面之间的高度差，如432处所指示的。
在该示例中，在子板230下方的母板225中提供开口450。在这种情况下，凹陷区域327包围子板230或在侧面围绕子板230。例如，在另一个实施例中，凹陷区域327可以在子板230下方的整个区域上延伸。
在另一个实施例中，可以通过在子板的外部周围提供相应的台阶或凹陷区域来使用较厚的子板，以使当子板与母板接合时子板的顶表面与母板的顶表面保持共面。在这种情况下，可能需要打开区域450以容纳较厚的子板。
图5是母板225的俯视图，其示出了具有触点428阵列的凹陷区域327。如上所述，一些实施例可以包括大量触点，例如5000个触点。根据需要，其他实施例可以具有更少数量的触点或更多数量的触点。
图6更详细地示出了HIB 120的截面图4-4(见图3)的一部分。该图还示出了pogo引脚651的一部分，其可以安装在作为测试器接口114的一部分的接口板650上，参考图1。如上所述，pogo引脚651可以被对准以接触母板225上的各种焊盘223。
母板225可以是多层印刷电路板，其允许将信号线从触点428组到焊盘223组以及到/从各种电路222布线，如图2所示。类似地，子板230可以是多层印刷电路板，如图2所示，其允许将信号线从触点638组到/从各种插口221和/或子板230上的其他电路布线。印刷电路板的设计和制造是已知的，并且本文不需要进一步详细描述。
可以使用烧结工艺在触点428组和触点638组之间建立永久可靠的连接。可以使用喷墨打印机将一系列包含金属纳米颗粒的液滴沉积到金属焊盘428和/或金属焊盘638上。使用可以“打印”各种聚合物材料的喷墨打印机或类似打印机来制造三维结构是已知的，并且本文不需要进一步详细描述。打印允许快速且低成本地沉积厚的介电层和金属层，例如0.1um-1000um厚，同时还允许实现精细的特征尺寸，例如20um的特征尺寸。
油墨可以包括一种或多种溶剂以匹配流变学和表面张力以及金属纳米颗粒。纳米颗粒的尺寸可以例如在2-100nm的范围内。油墨还可以包含分散剂，例如聚乙烯吡咯烷酮(PVP)，或电荷分散以防止颗粒团聚。油墨还可以包括粘合剂，例如聚合物环氧树脂，以及其他已知的或以后开发的油墨添加剂。
然后，在(其中溶剂或分散剂被蒸发的)基于溶剂或分散剂的油墨的情况下，可以固化从油墨中留下的膜残留物。固化可以是热(50-250℃)、UV、红外、闪光灯或与所用油墨兼容的其他形式的固化。
在该示例中，金属纳米颗粒例如可以是铜，或铜和银的混合物。在另一个实施例中，纳米颗粒可以是例如铜和石墨烯的混合物，或铜和石墨的混合物。石墨/石墨烯混合物允许实现更高的电流密度而无需电迁移。在另一个实施例中，纳米颗粒可以是氧化铜，其随后在烧结步骤期间被还原成铜，这将在下文中更详细地描述。
仍参考图6，烧结过程可以将由金属颗粒形成的油墨凸块转换为固体结构640。烧结是通过加热和/或加压来压实并形成固体材料物质而不将其熔化至液化点的过程。材料中的原子可以扩散穿过粒子的边界，将粒子融合在一起并形成一个固体块。因为烧结温度不必达到材料的熔点，所以选择烧结作为具有极高熔点的材料的成型工艺。大多数(如果不是全部)金属都可以被烧结。这尤其适用于在真空下生产的无表面污染的纯金属。
烧结沉积在母板上的焊盘428和/或子板上的焊盘638上的纳米颗粒产生固体结构640，该固体结构640在每个母板焊盘428和对应的子板焊盘638之间形成烧结的金属键合。烧结金属到焊盘的金属表面上的粘附可以三种方式发生：(a)范德华力，(b)机械粘附/粗糙度，以及(c)通过纳米颗粒或表面化学扩散到另一种中。与由共晶焊料形成的接头不同，如果第二次加热，烧结的金属键合640将不会熔化并降解该键合。
由于在烧结过程之后保留在纳米颗粒之间的空间，每个烧结的金属键合通常是多孔的。但是，可以继续进行烧结过程，直到减少或消除孔隙率为止。多孔的烧结键合可以降低热机械可靠性的风险，这是由于响应于由热或机械力施加到键合上的应力而弯曲的能力。孔隙率的量可以通过控制烧结过程的一个或多个方面来控制，例如：选择纳米颗粒的尺寸，选择温度分布图或用于执行烧结过程的其他过程参数等。控制孔隙率的另一种方式是将牺牲纳米颗粒添加到油墨中，例如聚甲基丙烯酸甲酯或其他聚合物、二氧化硅等；然后在烧结期间或在烧结后去除这些颗粒以增加孔隙率。一种示例纳米颗粒烧结金属键合可以具有大约20％的孔隙率。通常，可以选择孔隙率落在0％-50％的范围内，同时仍然提供良好的载流能力和结构完整性。
烧结可以以多种方式进行。例如，可以将板加热到高温，但是不需要将板加热到形成纳米颗粒的金属的熔点。例如，可以将铜纳米颗粒加热到80-300℃的范围以形成固体结构。为了比较，铜的熔点为1,085℃。
在该实施例中，使用喷墨打印机沉积铜或其他导电材料的纳米颗粒，但是其他实施例可以使用其他已知的或以后开发的工艺来将粉末状导电材料的凸块沉积在任一组或两组触点428、638上，其可以随后被烧结以形成类似于键合640的烧结金属键合。在这种情况下，例如，导电颗粒可以大于纳米颗粒。
图7是示出在烧结过程中铜纳米颗粒的熔点对颗粒大小的曲线图。小纳米颗粒可以在非常低的温度下熔化在一起；然而，随着它们熔化在一起，它们变得更大，这导致纳米颗粒的“块”熔化温度升高。这导致不可逆的过程，其中较高的温度只会使颗粒变大，从而在更高的温度下熔化。因此，在小纳米颗粒熔化之后，除非达到块状金属的熔点，否则所得的结构不能像焊料那样不熔化。在图7中，虽然对于铜纳米颗粒可能在80-300℃的温度范围发生烧结，但是除非将烧结金属结构的温度升高到1085℃(这是块状铜的熔点)，否则所得的烧结金属键合不能重新熔化。
图8示出了一种用于制造测试夹具的方法。如上文中更详细描述的，金属纳米颗粒可以沉积在母板上的接触焊盘上和/或子板上的接触焊盘上，如800处所指示。例如，可以使用喷墨打印机将包含金属纳米颗粒的一系列液滴沉积到母板和/或子板的金属焊盘上。
子板可以定位在母板上，使得子板上的接触焊盘与母板上的接触焊盘对准，如802处所指示的。再次参考图4，子板可以以凹陷步骤定位，以使子板的顶表面与母板的顶表面共面。
可以如806处所指示的烧结金属纳米颗粒，以在子板上的接触焊盘和母板上的接触焊盘之间形成永久键合。可以通过加热到升高的温度来进行烧结，但是烧结可以低于形成纳米颗粒的金属的熔点。对于铜纳米颗粒，烧结可以在80-300℃的温度范围发生，但是除非烧结金属结构的温度升高到1085℃(这是块状铜的熔点)，否则所得的烧结金属键合不能重新熔化。
在另一个实施例中，可以使用氙气闪光灯使用已知的或以后开发的光子烧结工艺来烧结例如氧化铜纳米颗粒。
在另一个实施例中，可以使用已知的或以后开发的成型气体或甲酸烧结工艺在还原性气氛中烧结例如氧化铜纳米颗粒。在这种情况下，氧化铜通过甲酸过程转化回纯铜。通常，该过程可以在200-250℃的温度范围进行。
以这种方式，可以制造子板并将其附接到母板上，其中在子板上的触点与母板的接触区域之间形成了烧结的金属键合。可以在远低于所使用的金属纳米颗粒的熔点的温度下进行烧结。例如，这允许将有机衬底用于印刷电路板，其本不能承受更高的温度过程。
可以为每个凸块印刷足够体积的纳米颗粒材料，以便补偿母/子板接口表面的预期非共面性。
烧结消除了铜和锡基无铅焊料之间的金属间生长问题。通过烧结的金属键合可以消除焊料中的脆性焊料疲劳和热活化空洞的生长。接头的电流承载能力也可以增强。
因此，以这种方式，可以使用母板和一个或多个子板来制造可靠的HIB测试夹具。通过保持表面共面性，当将不同的HIB呈现给ATE系统时，无需进行任何调整即可支持处理机和测试装备的pogo引脚接口。
母板可以被设计为将所有测试器资源带到子板。子板可以包含任何需要的电路，并连接到DUT。这种方法大大降低了每个设备的测试硬件成本，并减少了HIB夹具的设计和制造时间。
从质量的角度来看，这种母/子方法也具有优势。对于具有紧密特征的复杂HIBPCB设计，存在制造缺陷可能发生并因此在HIB的制造期间会发生脱落的可能性。当母板和子板分开制造时，可以在烧结之前分开测试它们，因此可知它们是好的PCB。较小的子板不太可能具有制造问题。
从成本的角度来看，考虑具有五个封装选项的SoC设备，其中通常的做法是购买每个测试夹具的三份副本以在生产过程期间使用。在这种情况下，单个SoC将需要具有五种不同设计的十五个HIB。如果每份副本的制造成本为7800美元，那么总成本将为117,000美元加上设计成本。
为了产生本文所述的母/子板配置，可以设计单个母板并生产15个相同的副本，而每块板的成本较低。将需要五个不同的子板，但是它们的设计和制造要简单得多。在这种情况下，例如，可以1810美元的成本制造15个母板中的每个，总计27,150美元，而每个子板的成本可以为2553美元，总计38,295美元。因此，测试夹具的总生产成本为65,445美元。这节省了42％。
如果创建并批量生产一个主母板，然后为将被放置到测试器上的每个设备创建简单的子板，则节省可能甚至更大。
将子板插入母板消除了ATE系统和相关联的DUT处理机机器中的任何Z轴高度问题。烧结母板到子板连接消除了由于两块板之间成百上千的连接而可能导致的可靠性问题。
图9示出了测试夹具900的一个替代实施例。在该示例中，母板925可以类似于如上文关于图2-6所述的母板225。图9是从类似于图3的剖面线4-4的剖面线截取的截面图。凹陷区域927中的触点928允许子板930被放置在凹陷区域中，并且使用烧结的触点永久地耦合，如上文更详细地描述的。
在该示例中，子板930可以具有比凹陷区域827的深度更厚的厚度T1。为了保持顶表面的共面性，如932处所指示的，子板930也可以具有围绕其外围的凹陷区域934。
其他实施例
例如，尽管本文描述了铜焊盘，但是其他实施例可以将其他类型的金属用于焊盘，例如铝、金、镍等。
本文描述了具有共面的顶表面的母/子板组合，但是在另一个实施例中，子板可以在不使用凹陷区域的情况下安装在母板的顶部上。在这种情况下，失去了共面性的优势，但是维持了测试夹具中烧结触点的可靠性。
在各种实施例中，可以使用不同的金属纳米颗粒，例如：铜、铜-银混合物、氧化铜、铜石墨、铜石墨烯等。
本文描述了SoC的测试，但是可以通过提供如本文所述的测试夹具来测试许多其他类型的集成电路和电子模块，该测试夹具具有带有适当插口或其他类型的连接器的子板以允许将DUT安装在测试夹具上。
在本说明书中，术语“耦合”及其派生词是指间接、直接、光学和/或无线电连接。因此，如果第一设备耦合到第二设备，则该连接可以是通过直接电连接，通过经由其他设备和连接的间接电连接，通过光学电连接和/或通过无线电连接。
在权利要求的范围内，在所描述的实施例中的修改是可能的，并且其他实施例也是可能的。

Claims (13)

1.一种测试夹具，包括：
母板，其具有第一测试信号线，所述第一测试信号线被配置为耦合到测试站，所述母板包括耦合到所述测试信号线的第一接触焊盘；和
子板，其具有第二测试信号线，所述第二测试信号线耦合到所述子板上的第二接触焊盘，其中所述第二接触焊盘与所述第一接触焊盘对准，并通过烧结键合耦合到所述第一接触焊盘。
2.根据权利要求1所述的测试夹具，其中所述母板具有包围所述子板的凹陷区域。
3.根据权利要求2所述的测试夹具，其中所述子板的顶表面与所述母板的顶表面大致共面。
4.根据权利要求2所述的测试夹具，其中凹陷区域具有深度，并且其中所述子卡的厚度大约等于所述凹陷区域的深度。
5.根据权利要求2所述的测试夹具，其中所述子板具有凹陷区域，所述凹陷区域被配置为与所述母板上的所述凹陷区域接合。
6.根据权利要求5所述的测试夹具，其中所述母板上的所述凹陷区域具有深度，并且其中所述子板的厚度大于所述母板上的所述凹陷区域的深度。
7.一种测试夹具，包括：
母板，其具有第一测试信号线，所述第一测试信号线被配置为耦合到测试站，所述母板包括耦合到所述测试信号线的第一接触焊盘；和
子板，其具有第二测试信号线，所述第二测试信号线耦合到所述子板上的第二接触焊盘，其中所述第二接触焊盘与所述第一接触焊盘对准，并通过烧结键合耦合到所述第一接触焊盘，并且其中所述母板具有包围所述子板的凹陷区域。
8.根据权利要求7所述的测试夹具，其中所述凹陷区域具有深度，并且其中所述子卡的厚度大约等于所述凹陷区域的深度。
9.根据权利要求7所述的测试夹具，其中所述子板具有凹陷区域，所述凹陷区域被配置为与所述母板上的所述凹陷区域接合。
10.根据权利要求9所述的测试夹具，其中所述母板上的所述凹陷区域具有深度，并且其中所述子板的厚度大于所述母板上的所述凹陷区域的深度。
11.一种用于制造测试夹具的方法，所述方法包括：
在母板上的接触焊盘上和/或在子板上的接触焊盘上沉积导电颗粒；
将所述子板定位在所述母板上使得所述子板上的所述接触焊盘与所述母板上的所述接触焊盘对准；和
烧结所述导电颗粒以在所述子板上的所述接触焊盘和所述母板上的所述接触焊盘之间形成键合。
12.根据权利要求11所述的方法，其中所述母板包括凹陷区域，并且其中定位所述子板包括使所述子板与所述凹陷区域接合，使得所述子板的顶表面与所述母板的顶表面大致共面。
13.根据权利要求11所述的方法，其中通过将所述母板和所述子板加热到低于包括所述导电颗粒的块状材料的熔点的温度来执行烧结。
CN201880055124.6A 2017-07-09 2018-07-09 母板和子板之间具有烧结连接的测试夹具 Pending CN111065930A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/644,817 2017-07-09
US15/644,817 US20190011497A1 (en) 2017-07-09 2017-07-09 Test Fixture with Sintered Connections Between Mother Board and Daughter Board
PCT/US2018/041297 WO2019014132A1 (en) 2017-07-09 2018-07-09 TEST ASSEMBLY COMPRISING SINTEEN CONNECTIONS BETWEEN A MOTHER CARD AND A GIRL CARD

Publications (1)

Publication Number Publication Date
CN111065930A true CN111065930A (zh) 2020-04-24

Family

ID=64902640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880055124.6A Pending CN111065930A (zh) 2017-07-09 2018-07-09 母板和子板之间具有烧结连接的测试夹具

Country Status (5)

Country Link
US (1) US20190011497A1 (zh)
JP (1) JP7339237B2 (zh)
KR (1) KR20200033843A (zh)
CN (1) CN111065930A (zh)
WO (1) WO2019014132A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112083199A (zh) * 2020-09-11 2020-12-15 中国航空工业集团公司雷华电子技术研究所 一种接口适配器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110380273A (zh) * 2019-07-24 2019-10-25 维沃移动通信有限公司 一种电路板组件及终端设备
CN110996512B (zh) * 2019-12-30 2022-03-04 展讯通信（上海）有限公司 一种印制电路板及其制作方法、终端

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290054A (ja) * 1997-04-16 1998-10-27 Sony Corp プリント配線基板
US6462570B1 (en) * 2001-06-06 2002-10-08 Sun Microsystems, Inc. Breakout board using blind vias to eliminate stubs
JP2004311881A (ja) * 2003-04-10 2004-11-04 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
CN1858596A (zh) * 2006-04-03 2006-11-08 华为技术有限公司 一种芯片通用测试装置及其构建方法
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法
JP2010003854A (ja) * 2008-06-19 2010-01-07 Seiko Epson Corp 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器
CN101971037A (zh) * 2008-03-14 2011-02-09 富士胶片株式会社 探针卡
CN102036464A (zh) * 2009-09-25 2011-04-27 英特赛尔美国股份有限公司 用于测试电子组件的系统
US20120049877A1 (en) * 2009-06-02 2012-03-01 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
US20120058653A1 (en) * 2009-06-29 2012-03-08 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
CN104280578A (zh) * 2013-07-11 2015-01-14 爱德万测试株式会社 器件接口装置、测试装置及测试方法
JP2015023071A (ja) * 2013-07-17 2015-02-02 Ｎｅｃプラットフォームズ株式会社 積層基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724383A (en) * 1985-05-03 1988-02-09 Testsystems, Inc. PC board test fixture
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
JPH0750482A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd プリント板の接続方法
US7249954B2 (en) * 2002-02-26 2007-07-31 Paricon Technologies Corporation Separable electrical interconnect with anisotropic conductive elastomer for translating footprint
JP2004259530A (ja) * 2003-02-25 2004-09-16 Shinko Electric Ind Co Ltd 外部接触端子を有する半導体装置及びその使用方法
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
US7528616B2 (en) * 2005-05-27 2009-05-05 Lsi Corporation Zero ATE insertion force interposer daughter card
US7478290B2 (en) * 2006-07-24 2009-01-13 Kingston Technology Corp. Testing DRAM chips with a PC motherboard attached to a chip handler by a solder-side adaptor board with an advanced-memory buffer (AMB)
US20080018353A1 (en) * 2006-07-24 2008-01-24 Francis Rapheal Thamarayoor Methods and apparatus for releasably mounting a semiconductor device to a printed circuit board
JP5028060B2 (ja) * 2006-10-03 2012-09-19 株式会社アドバンテスト パフォーマンスボードおよびカバー部材
US8354855B2 (en) * 2006-10-16 2013-01-15 Formfactor, Inc. Carbon nanotube columns and methods of making and using carbon nanotube columns as probes
US20080197867A1 (en) * 2007-02-15 2008-08-21 Texas Instruments Incorporated Socket signal extender
US8379403B2 (en) * 2009-04-02 2013-02-19 Qualcomm, Incorporated Spacer-connector and circuit board assembly
US8928344B2 (en) * 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
JP2011013049A (ja) * 2009-06-30 2011-01-20 Fujitsu Ltd 回路試験用治具および回路試験方法
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
JP5259659B2 (ja) * 2010-08-30 2013-08-07 株式会社東芝 電子機器
US8749254B2 (en) * 2010-11-15 2014-06-10 Advanced Micro Devices, Inc. Power cycling test arrangement
US9110129B1 (en) * 2010-11-17 2015-08-18 Michael Ames Test fixture utilizing a docking station and interchangeable cassettes and method of use
EP2689259A4 (en) * 2011-03-21 2014-12-17 Univ Windsor DEVICE FOR AUTOMATED TESTING AND VALIDATION OF ELECTRONIC COMPONENTS
JP5599748B2 (ja) * 2011-03-25 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20130088911A (ko) * 2012-01-31 2013-08-09 삼성전자주식회사 메모리 모듈 어셈블리
WO2014125973A1 (ja) * 2013-02-12 2014-08-21 株式会社村田製作所 部品内蔵樹脂多層基板および樹脂多層基板
US9057748B2 (en) * 2013-05-14 2015-06-16 Dell Products, L.P. Assembly and method for testing an electronic circuit test fixture
CN104638399B (zh) * 2013-11-06 2018-11-13 罗森伯格（上海）通信技术有限公司 板对板连接器及电路板组件

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290054A (ja) * 1997-04-16 1998-10-27 Sony Corp プリント配線基板
US6462570B1 (en) * 2001-06-06 2002-10-08 Sun Microsystems, Inc. Breakout board using blind vias to eliminate stubs
JP2004311881A (ja) * 2003-04-10 2004-11-04 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法
CN1858596A (zh) * 2006-04-03 2006-11-08 华为技术有限公司 一种芯片通用测试装置及其构建方法
CN101971037A (zh) * 2008-03-14 2011-02-09 富士胶片株式会社 探针卡
JP2010003854A (ja) * 2008-06-19 2010-01-07 Seiko Epson Corp 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器
US20120049877A1 (en) * 2009-06-02 2012-03-01 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
US20120058653A1 (en) * 2009-06-29 2012-03-08 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
CN102036464A (zh) * 2009-09-25 2011-04-27 英特赛尔美国股份有限公司 用于测试电子组件的系统
CN104280578A (zh) * 2013-07-11 2015-01-14 爱德万测试株式会社 器件接口装置、测试装置及测试方法
JP2015023071A (ja) * 2013-07-17 2015-02-02 Ｎｅｃプラットフォームズ株式会社 積層基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112083199A (zh) * 2020-09-11 2020-12-15 中国航空工业集团公司雷华电子技术研究所 一种接口适配器

Also Published As

Publication number Publication date
JP7339237B2 (ja) 2023-09-05
US20190011497A1 (en) 2019-01-10
KR20200033843A (ko) 2020-03-30
WO2019014132A1 (en) 2019-01-17
JP2020527702A (ja) 2020-09-10

Similar Documents

Publication Publication Date Title
US6853205B1 (en) Probe card assembly
US6998864B2 (en) Structures for testing circuits and methods for fabricating the structures
US6812718B1 (en) Massively parallel interface for electronic circuits
US7046027B2 (en) Interface apparatus for semiconductor device tester
US6946859B2 (en) Probe structures using clamped substrates with compliant interconnectors
US6861858B2 (en) Vertical probe card and method for using the same
JP7339237B2 (ja) マザーボードとドーターボードとの間に焼結接続を備えるテストフィクスチャ
US6523255B2 (en) Process and structure to repair damaged probes mounted on a space transformer
US6392428B1 (en) Wafer level interposer
JP2006507479A (ja) ウエハレベルのスプリングを有するプローブカードアセンブリおよびパッケージの構造および製造工程
JP2014515095A (ja) 無線プローブカード検証システム及び方法
JP2003501819A (ja) 電子回路のための大規模並列処理インターフェース
JPH09503577A (ja) バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理
TW522438B (en) Method for producing semiconductor device
TW201820575A (zh) 用於探針卡之空間轉換器及相關之系統及方法
US6856155B2 (en) Methods and apparatus for testing and burn-in of semiconductor devices
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
US7170306B2 (en) Connecting a probe card and an interposer using a compliant connector
US20090128172A1 (en) Calibration board for electronic device test apparatus
CN112798928A (zh) 一种基于陶瓷载片的芯片测试方法
US7023227B1 (en) Apparatus for socketing and testing integrated circuits and methods of operating the same
US6710369B1 (en) Liquid metal socket system and method
US20040180561A1 (en) Structures for testing circuits and methods for fabricating the structures
US20040177985A1 (en) Structures for testing circuits and methods for fabricating the structures
US20040177995A1 (en) Structures for testing circuits and methods for fabricating the structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination