JP2010003854A - 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器 - Google Patents
接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器 Download PDFInfo
- Publication number
- JP2010003854A JP2010003854A JP2008161044A JP2008161044A JP2010003854A JP 2010003854 A JP2010003854 A JP 2010003854A JP 2008161044 A JP2008161044 A JP 2008161044A JP 2008161044 A JP2008161044 A JP 2008161044A JP 2010003854 A JP2010003854 A JP 2010003854A
- Authority
- JP
- Japan
- Prior art keywords
- bonding film
- circuit board
- bonding
- film
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01037—Rubidium [Rb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】本発明の接合膜付き回路基板は、導体ポスト42に電気的に接続して設けられた接合膜80を有している。接合膜80は、導体ポスト42に金属錯体を含有する液状材料を供給し、該液状材料を乾燥焼成することにより設けられ、金属原子と、有機成分で構成される脱離基とを含むものであり、その少なくとも一部の領域にエネルギーを付与したことにより、接合膜80の表面付近に存在する脱離基が接合膜80から脱離することにより、接合膜80の表面に、端子600との接着性が発現し、端子600と導体ポスト42とを物理的かつ電気的に接続する。
【選択図】図6
Description
かかる方法は、例えば、半導体パッケージを回路基板に実装する際に、半導体パッケージおよび回路基板にそれぞれ設けられた端子同士を接続する際に適用される(例えば、特許文献1参照。)。
まず、図9に示すような半導体パッケージ900を用意する。
この半導体パッケージ900は、貫通孔(ビア)901が形成されたインターポーザー902と、インターポーザー902の一方の面(図9中、上面)に設けられた配線パターン903と、インターポーザー902のビア901内に設けられ、配線パターン903の一部と電気的に接続された導体ポスト(端子)904と、インターポーザー902の他方の面(図9中、下面)に臨む導体ポスト904の端面(以下、「接合面904a」と言う。)に接合され、この面から突出するバンプ905と、配線パターン903の上面にその縁部が露出するように設けられた接合層907とを有している。
かかる構成の半導体パッケージにおいて、バンプ905が上述した半田ボールで構成されている。
次に、これらを加熱してバンプ905を溶融させた後に、冷却して再固化させる半田リフロー工程を経ることにより、バンプ905の再固化物を介して、回路基板の端子と導体ポスト904とが物理的かつ電気的に接合され、これにより、半導体パッケージが回路基板上に実装される。
そのため、半導体パッケージ900を高温下に晒すことなく、2つの基板にそれぞれ設けられた端子同士を物理的かつ電気的に接続し得る接続方法が求められている。
本発明の接合膜付き回路基板は、第1の導体部を備える回路基板に接続して用いられ、
基板と、該基板に設けられた第2の導体部と、該第2の導体部に電気的に接続して設けられた導電性を有する接合膜とを有し、
前記接合膜は、前記第2の導体部に金属錯体を含有する液状材料を供給し、該液状材料を乾燥・焼成することにより設けられ、前記金属錯体に含まれる金属原子と、有機成分で構成される脱離基とを含み、
前記接合膜は、その少なくとも一部の領域にエネルギーを付与したことにより、前記接合膜の表面付近に存在する前記脱離基が当該接合膜から脱離することにより、前記接合膜の表面の前記領域に、前記第1の導体部との接着性が発現し、前記第1の導体部と前記第2の導体部とを物理的かつ電気的に接続するものであることを特徴とする。
これにより、高温下に晒すことなく、接合膜を介して、接合膜付き回路基板が有する第2の導体部と、回路基板が有する第1の導体部とを、物理的かつ電気的に接続し得る、信頼性に優れた接合膜付き回路基板とすることができる。
このように成膜した際に膜中に残存する残存物を脱離基として用いる構成とすることにより、形成された金属膜中に脱離基を導入する必要がなく、比較的簡単な工程で接合膜を形成することができる。
かかる範囲内に設定することにより、金属錯体に含まれる有機物が、その一部を残存させた状態で、金属錯体中から確実に除去されるため、その表面にエネルギーを付与することにより接着性が好適に発現する接合膜を確実に形成することができる。
これにより、第2の導体部上に純粋な金属膜が形成されることなく、金属錯体中に含まれる有機物の一部を残存させた状態で接合膜を形成することができる。その結果、接合膜および金属膜としての双方の特性に優れた接合膜を形成することができる。
これにより、形成される接合膜の膜密度が緻密化して、接合膜をより優れた膜強度を有するものとすることができる。
本発明の接合膜付き回路基板では、前記脱離基は、炭素原子を必須成分とし、水素原子、窒素原子、酸素原子、リン原子、硫黄原子およびハロゲン原子のうちの少なくとも1種を含む原子団で構成されることが好ましい。
これらの脱離基は、エネルギーの付与による結合/脱離の選択性に比較的優れている。このため、エネルギーを付与することによって比較的簡単に、かつ均一に脱離する脱離基が得られることとなり、接合膜の接着性をより高度化することができる。
アルキル基を含む脱離基は、化学的な安定性が高いため、脱離基としてアルキル基を備える接合膜は、耐候性および耐薬品性に優れたものとなる。
本発明の接合膜付き回路基板では、前記金属原子は、銅、アルミニウム、亜鉛、鉄、インジウムおよびルテニウムのうちの少なくとも1種であることが好ましい。
接合膜を、これらの金属原子を含むものとすることにより、接合膜は、特に優れた導電性を発揮するものとなる。
これにより、接合膜付き回路基板を回路基板に接続する際に、接合膜と第1の導体部とを接合した後、融点が低い方の金属原子を溶融させれば、接合膜にエネルギーを付与することにより発現した接着性により接合膜と第1の導体部との接合強度をより向上させることができる。
このような金属原子を選択すれば、接合膜と第1の導体部との接合強度を向上させつつ、接合膜付き回路基板を、回路基板に対してより高い信頼性をもって接続し得るものとすることができる。
金属原子と炭素原子の存在比を前記範囲内になるよう設定することにより、接合膜の安定性が高くなり、接合膜を第1の導体部に対してより確実に接合することができる。また、接合膜をより優れた導電性を発揮するものとすることができる。
これにより、接合膜を基板上に形成することなく、第2の導体部上に選択的に形成することができる。
本発明の接合膜付き回路基板では、前記接合膜は、その少なくとも表面付近に存在する前記脱離基が、当該接合膜から脱離した後に、活性手が生じることが好ましい。
これにより、第1の導体部に対して、化学的結合に基づいて強固に接合可能な接合膜とすることができる。
これにより、接合膜は、第1の導体部に対して、特に強固な接合が可能なものとなる。
本発明の接合膜付き回路基板では、前記接合膜の平均厚さは、50〜1000nmであることが好ましい。
これにより、接合膜の寸法精度が著しく低下するのを防止して、接合膜を第1の導体部に対してより確実に接合することができる。
これにより、接合膜自体が寸法精度の高いもの、すなわち、第2の導体部に対応するように設けられた接合膜の高さをほぼ均一なものとすることができる。
本発明の接合膜付き回路基板では、前記第2の導体部の前記接合膜と接している面には、予め、前記接合膜との密着性を高める表面処理が施されていることが好ましい。
これにより、第2の導体部の表面を清浄化および活性化し、接合膜と第2の導体部との接合強度を高めることができる。
これにより、接合膜を形成するために、第2の導体部の表面を特に最適化することができる。
本発明の接合膜付き回路基板の接合方法は、本発明の接合膜付き回路基板を用意し、前記接合膜に前記エネルギーを付与して接着性を発現させる工程と、
前記第1の導体部を備える第1の回路基板を用意し、前記接合膜付き回路基板と前記回路基板とを重ね合わせることにより、前記接合膜に発現した接着性により、前記接合膜を介して前記第1の導体部と前記第2の導体部とを物理的かつ電気的に接続する工程とを有することを特徴とする。
これにより、高温下に晒すことなく、接合膜付き回路基板が有する第2の導体部と、回路基板が有する第1の導体部とを接合膜を介して物理的かつ電気的に接続した状態で、接合膜付き回路基板と回路基板とを接合することができる。
前記接合膜に前記エネルギーを付与して接着性を発現させることにより、前記接合膜を介して前記第1の導体部と前記第2の導体部とを物理的かつ電気的に接続する工程とを有することを特徴とする。
これにより、高温下に晒すことなく、接合膜付き回路基板が有する第2の導体部と、回路基板が有する第1の導体部とを接合膜を介して物理的かつ電気的に接続した状態で、接合膜付き回路基板と回路基板とを接合することができる。
これにより、接合膜に対して比較的簡単に効率よくエネルギーを付与することができる。
これにより、接合膜に付与されるエネルギー量が最適化されるので、接合膜中の脱離基を確実に脱離させることができる。その結果、接合膜の特性(機械的特性、化学的特性等)が低下するのを防止しつつ、接合膜に接着性を発現させることができる。
これにより、接合体が熱によって変質・劣化するのを確実に防止しつつ、接合強度を確実に高めることができる。
本発明の接合膜付き回路基板の接合方法では、前記圧縮力は、0.2〜10MPaであることが好ましい。
これにより、圧力が高すぎて接合膜付き回路基板や回路基板に損傷等が生じるのを防止しつつ、接合体の接合強度を確実に高めることができる。
これにより、雰囲気を制御することに手間やコストをかける必要がなくなり、エネルギーの付与をより簡単に行うことができる。
本発明の電子デバイスは、本発明の接合膜付き回路基板を備えることを特徴とする。
これにより、高温下に晒すことなく、回路基板に対して接続し得る信頼性に優れた電子デバイスとすることができる。
これにより、第1の導体部と第2の導体部とが接合膜を介して高い寸法精度で強固に接合してなる信頼性の高い電子機器が得られる。
<半導体装置>
まず、本発明の電子デバイスを半導体装置に適用した場合の実施形態について説明する。
インターポーザー(支持台)30は、絶縁基板であり、例えばポリイミド等の各種樹脂材料で構成されている。このインターポーザー30の平面視形状は、通常、正方形、長方形等の四角形とされる。
また、インターポーザー30には、その厚さ方向に貫通して、複数のビア(スルーホール:貫通孔)33が形成されている。このビア内には、導電性材料で構成される導体ポスト(第2の導体部)42が設けられている。
この半導体チップ(半導体素子)20は、これが有する電極パッド21と配線パターン41のうち接合層60で覆われていない部分が、導電性ワイヤー22で電気的に接続されている。これにより、半導体チップ20と各端子602とが電気的に接続されている。
かかる構成の半導体装置10において、接合膜80は、インターポーザー30の下面(他方の面)32側で接合面43、すなわち、導体ポスト42の下面32側の端部に設けられている。
このように、接合膜として優れた接着性を発揮し、かつ、端子として優れた導電性を発揮する接合膜80は、以下のような構成となっている。
このような接合膜80は、エネルギーが付与されると、脱離基803が接合膜80の少なくとも表面85付近から脱離し、図3に示すように、接合膜80の少なくとも表面85付近に、活性手804が生じるものである。そして、これにより、接合膜80の表面に接着性が発現する。かかる接着性が発現すると、接合膜80は、後述する回路基板600が備える端子(第1の導体部)602に対して、強固に効率よく接合可能なものとなる。
また、接合膜80は、金属錯体に含まれる金属原子と、有機成分で構成される脱離基803とを含むものであることから、変形し難い強固な膜となる。さらに、接合膜80は、流動性を有さない固体状をなすものである。これらのため、接合膜80自体が寸法精度の高いもの、すなわち、導体ポスト42に対応するように設けられた各接合膜80の高さをほぼ均一なものとすることができる。そのため、半導体装置10は、後述する実装方法において、半導体装置10を回路基板600に実装する際に、各接合膜80と、これに対応する端子602との接合を確実に行い得るものとなる。その結果、接合膜80を介した導体ポスト42と端子602との接合を、物理的かつ電気的に行うことができる。
以上のような接合膜80としての機能が好適に発揮されるように、金属錯体に含まれる金属原子および脱離基803が選択される。
また、融点が低い方の金属原子として、その融点が260℃未満であるものを選択すれば、接合膜80を加熱する温度を、半田ボールで構成された半田バンプを用いて行う場合よりも低く設定することができるので、半導体装置10にクラックが生じてしまうのを的確に防止または抑制することができる。そのため、半導体装置10は、回路基板600に対してより高い信頼性をもって接続し得るものとなる。
このような融点が140〜180℃程度である金属原子としては、例えば、インジウム、セレンおよびリチウム等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの金属原子を用いれば、前述したような効果を確実に得ることができる。
以上のような原子団の中でも、脱離基803は、特に、アルキル基を含むのが好ましい。アルキル基を含む脱離基803は、化学的な安定性が高いため、脱離基803としてアルキル基を備える接合膜80は、耐候性および耐薬品性に優れたものとなる。
すなわち、接合膜80の平均厚さが前記下限値を下回った場合は、十分な接合強度が得られず、端子602との接合が行われないおそれがある。一方、接合膜80の平均厚さが前記上限値を上回った場合は、接合膜80の寸法精度が著しく低下するおそれがある。
以上説明したような導体ポスト42に接合して設けられた接合膜80は、本発明では、導体ポスト42に、金属錯体を含有する液状材料を供給し、この液状材料を乾燥・焼成することにより形成される。
[1A]まず、金属錯体を含有する液状材料を、導体ポスト42上に対して選択的に供給し、この液状材料中に含まれる溶媒を除去し乾燥させることにより、導体ポスト42上に乾燥被膜を形成する。
なお、液滴吐出法としては、インクジェット法に限定されず、電気熱変換素子による材料の熱膨張を利用してインクを吐出するバブルジェット法(「バブルジェット」は登録商標)を液滴吐出法として用いるようにしてもよい。バブルジェット法によってもインクジェット法と同様の効果が得られる。
金属錯体を溶解または分散するための溶媒または分散媒としては、特に限定されず、例えば、アンモニア、水、過酸化水素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン(MEK)、アセトン等のケトン系溶媒、メタノール、エタノール、イソブタノール等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル等のエーテル系溶媒、ブチルアミン、ドデシルアミンのようなアミン系溶媒、メチルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン等の芳香族複素環化合物系溶媒、N,N−ジメチルホルムアミド(DMF)等のアミド系溶媒、ジクロロメタン、クロロホルム等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル等のエステル系溶媒、ジメチルスルホキシド(DMSO)、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等を用いることができる。
この金属錯体としては、形成すべき接合膜80の種類に応じて適宜選択され、特に限定されるものではないが、例えば、ビス(2,6−ジメチル−2−(トリメチルシリロキシ)−3,5−ヘプタジオナト)銅(II)(Cu(SOPD)2;C24H46CuO6Si2)、2,4−ペンタジオネート−銅(II)、Cu(ヘキサフルオロアセチルアセトネート)(ビニルトリメチルシラン)[Cu(hfac)(VTMS)]、Cu(ヘキサフルオロアセチルアセトネート)(2−メチル−1−ヘキセン−3−エン)[Cu(hfac)(MHY)]、Cu(パーフルオロアセチルアセトネート)(ビニルトリメチルシラン)[Cu(pfac)(VTMS)]、Cu(パーフルオロアセチルアセトネート)(2−メチル−1−ヘキセン−3−エン)[Cu(pfac)(MHY)]、ビス(ジピバロイルメタナイト)銅[Cu(DPM)2、DMP:C11H19O2]、ビス(ジピバロイルメタナイト)インジウム[In(DPM)2]、トリス(ジピバロイルメタナイト)イリジウム[Ir(DPM)3]、トリス(ジピバロイルメタナイト)イットリウム[Y(DPM)3]、トリス(ジピバロイルメタナイト)ガドリニウム[Gd(DPM)3]、ビス(イソブチルピバロイルメタナイト)銅[Cu(IBPM)2、IBMP:C10H17O2]トリス(イソブチルピバロイルメタナイト)ルテニウム[Ru(IBPM)3]、ビス(ジイソブチリルメタナイト)銅[Cu(DIBM)2、DIBM:C9H15O2]のようなβジケトン系錯体、トリス(8−キノリノラト)アルミニウム(Alq3)、トリス(4−メチル−8キノリノレート)アルミニウム(III)(Almq3)、(8−ヒドロキシキノリン)亜鉛(Znq2)のようなキノリノール系錯体、銅フタロシアニンのようなフタロシアニン系錯体、トリフルオロ酢酸銅、トリフルオロ酢酸イットリウム、テレフタル酸銅錯体のようなカルボン酸塩系錯体および下記一般式(1)で表わされるギ酸銅錯体等が挙げられる。これらの中でも、βジケトン系錯体を用いるのが好ましい。βジケトン系錯体は、比較的各種溶媒に対して高い溶解性を示すものが多いので、βジケトン系錯体および溶媒の組み合わせを適宜選択することにより、目的とする膜厚を有する接合膜80を形成するのに十分な量のβジケトン系錯体を溶媒中に溶解させることができる。
飽和の脂肪族炭化水素基としては、アルキル基が挙げられる。例えば、アルキル基として、ブチル基、ヘキシル基、オクチル基、デシル基、ドデシル基、ヘキサデシル基、ノナデシル基などの直鎖アルキル基、イソブチル基、1−メチルヘキシル基、1−メチルオクチル基、1−メチルデシル基、1−メチルドデシル基、1−エチルドデシル基、1−メチルヘキサデシル基、1−メチルノナデシル基、tert−ブチル基、1,1−ジメチルヘキシル基、1,1−ジメチルオクチル基、1,1−ジメチルデシル基、1,1−ジメチルドデシル基、1,1−ジメチルヘキサデシル基、1,1−ジメチルノナデシル基などの分岐アルキル基が挙げられる。
また、液状材料を乾燥させる際の温度は、金属錯体の種類、および、液状材料に含まれる溶媒または分散剤の種類によっても若干異なるが、25〜100℃程度であるのが好ましく、25〜75℃程度であるのがより好ましい。
液状材料を乾燥させる時間は、0.5〜48時間程度であるのが好ましく、15〜30時間程度であるのがより好ましい。
液状材料を乾燥させる際の条件を上記のように設定することにより、液状材料中から溶媒または分散媒を除去して、主として金属錯体で構成される乾燥被膜を導体ポスト42上に確実に形成することができる。
これにより、乾燥被膜中の金属錯体に含まれる有機物が、その一部を残存させた状態で、金属錯体中から除去される。その結果、金属原子と、有機成分で構成される脱離基とを含む接合膜80がインターポーザー30上に形成されることなく導体ポスト42上に選択的に形成される。
また、乾燥被膜を焼成する際の温度は、金属錯体の種類によっても若干異なるが、70〜200℃程度であるのが好ましく、100〜150℃程度であるのがより好ましい。
かかる条件で乾燥被膜を焼成することにより、金属錯体に含まれる有機物が、その一部を残存させた状態で、金属錯体中から確実に除去されるため、その表面にエネルギーを付与することにより接着性が好適に発現する接合膜80を確実に形成することができる。
なお、導体ポスト42の接合面43には、上記の方法により接合膜80を形成するのに先立って、導体ポスト42の構成材料に応じて、あらかじめ、導体ポスト42と接合膜80との密着性を高める表面処理を施すのが好ましい。
なお、表面処理を施す接合面43が、導電性高分子材料で構成されている場合には、特に、コロナ放電処理、窒素プラズマ処理等が好適に用いられる。
また、導体ポスト42の構成材料によっては、上記のような表面処理を施さなくても、接合膜80の接合強度が十分に高くなるものがある。このような効果が得られる導体ポスト42の構成材料としては、例えば、前述したような各種金属酸化物系材料等を主材料とするものが挙げられる。
なお、この場合、導体ポスト42の全体が上記のような材料で構成されていなくてもよく、少なくとも接合面43の表面付近が上記のような材料で構成されていればよい。
なお、上記では、接合膜80を導体ポスト42の接合面43に設ける構成について説明したが、接合膜80は、端子602に設けるようにしてもよい。この場合、端子602の表面に、予め、前述したような表面処理を設けるようにすれば、前述したような効果が同様に得られる。
さらに、接合膜80は、導体ポスト42と端子602の双方に設けるようにしてもよい。なお、この場合、表面処理は、導体ポスト42と端子602の双方に行ってもよく、いずれか一方に選択的に行うようにしてもよい。
図4および図5は、それぞれ、図1に示す半導体装置の製造方法(製造工程)を説明するための図である。なお、以下では説明の都合上、図4および図5中の上側を「上」または「上方」、下側を「下」または「下方」と言う。
ビア33は、基板の上面に、ビア33に対応する領域に窓部を有するレジストマスクを形成し、このレジストマスクを介して、基板をエッチングすることにより形成することができる。
エッチング方法としては、例えば、プラズマエッチング、リアクティブイオンエッチング、ビームエッチング、光アシストエッチング等のうちの1種または2種以上を組み合わせて用いることができる。
導体ポスト42は、例えば、導電性材料を含有する液状導電材料(ペースト)を、ビア33内に供給した後、乾燥さらには必要に応じて焼成することにより形成することができる。
また、前記液状導電材料をビア33内に供給する方法としては、例えば、液滴吐出法(インクジェット法)、スピンコート法、マイクロコンタクトプリンティング法のような各種塗布法等が挙げられるが、特に、インクジェット法を用いるのが好ましい。インクジェット法によれば、液状導電材料を容易かつ確実にビア33内に供給することができる。
また、配線パターン41は、インターポーザー30の上面全体に、導電膜を形成した後、この導電膜上に配線パターン41に対応するマスクを形成し、このマスクを介して、導電膜の不要部分を除去することによって形成することができる。
また、導電膜の除去には、例えば、プラズマエッチング、リアクティブイオンエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうちの1種または2種以上を組み合わせて用いることができる。
[4B]次に、インターポーザー30の配線パターン41を形成した上面31に、その辺縁部を除いて接合層60を形成する(図4(d)参照)。
接合層60は、インターポーザー30の上面に、辺縁部を覆うようにマスクを形成し、そして、このマスクを介して、例えば樹脂接着剤を供給することによって形成した後、マスクを除去することにより得ることができる。
樹脂接着剤の供給方法としては、例えば、前述の液状導電材料の供給方法と同様の方法を挙げることができる。
半導体チップ20の固着は、例えば、接合層60の上に、半導体チップ20を載置し、接合層60を硬化することにより行われる。
また、電極パッド21と配線パターン41との電気的な接続は、半導体チップ20の電極パッド21と、接合層60から露出する配線パターン41とを導電性ワイヤー22で接続(ワイヤボンディング)することにより行われる。
モールド部50は、例えば、インターポーザー30が搬入された成型金型内に、溶融状態の樹脂を充填し、仮硬化した後、成型金型からインターポーザー30を取り出し、樹脂を完全に硬化させることによって形成することができる。
以上のようにして、本発明の電子デバイスが適用された半導体装置10すなわち本発明の接合膜付き回路基板を備える半導体装置10を得ることができる。
次に、上述した半導体装置10を、導体部を備える回路基板に、本発明の接合膜付き回路基板の接合方法を用いて、実装(接続)する方法について説明する。
<<第1実装方法>>
まず、半導体装置10の第1実装方法について説明する。
図6は、図1に示す半導体装置を回路基板に実装する第1実装方法を説明するための図(縦断面図)である。なお、以下では、説明の都合上、図6中の上側を「上」または「上方」、下側を「下」または「下方」と言う。
ここで、接合膜80にエネルギーを付与すると、接合膜80では、脱離基803の結合手が切れて接合膜80の表面85付近から脱離し、脱離基803が脱離した後には、活性手が接合膜80の表面85付近に生じる。これにより、接合膜80の表面85に、端子602との接着性が発現する。
ここで、接合膜80に付与するエネルギーは、いかなる方法を用いて付与されるものであってもよいが、例えば、接合膜80にエネルギー線を照射する方法、接合膜80を加熱する方法、接合膜80に圧縮力(物理的エネルギー)を付与する方法、接合膜80をプラズマに曝す(プラズマエネルギーを付与する)方法、接合膜80をオゾンガスに曝す(化学的エネルギーを付与する)方法等が挙げられる。中でも、本実施形態では、接合膜80にエネルギーを付与する方法として、特に、接合膜80にエネルギー線を照射する方法を用いるのが好ましい。かかる方法は、接合膜80に対して比較的簡単に効率よくエネルギーを付与することができるので、エネルギーを付与する方法として好適に用いられる。
これらのエネルギー線の中でも、特に、波長126〜300nm程度の紫外線を用いるのが好ましい(図6(a)参照)。かかる範囲内の紫外線によれば、付与されるエネルギー量が最適化されるので、接合膜80中の脱離基803を確実に脱離させることができる。これにより、接合膜80の特性(機械的特性、化学的特性等)が低下するのを防止しつつ、接合膜80に接着性を確実に発現させることができる。
なお、紫外線の波長は、より好ましくは、126〜200nm程度とされる。
また、UVランプを用いる場合、その出力は、接合膜80の面積に応じて異なるが、1mW/cm2〜1W/cm2程度であるのが好ましく、5mW/cm2〜50mW/cm2程度であるのがより好ましい。なお、この場合、UVランプと接合膜80との離間距離は、3〜3000mm程度とするのが好ましく、10〜1000mm程度とするのがより好ましい。
一方、レーザ光としては、例えば、エキシマレーザのようなパルス発振レーザ(パルスレーザ)、炭酸ガスレーザ、半導体レーザのような連続発振レーザ等が挙げられる。中でも、パルスレーザが好ましく用いられる。パルスレーザでは、接合膜80のレーザ光が照射された部分に経時的に熱が蓄積され難いので、蓄積された熱による接合膜80の変質・劣化を確実に防止することができる。すなわち、パルスレーザによれば、接合膜80の内部にまで蓄積された熱の影響がおよぶのを、防止することができる。
また、レーザ光のピーク出力は、パルスレーザの場合、パルス幅によって異なるが、0.1〜10W程度であるのが好ましく、1〜5W程度であるのがより好ましい。
さらに、パルスレーザの繰り返し周波数は、0.1〜100kHz程度であるのが好ましく、1〜10kHz程度であるのがより好ましい。パルスレーザの周波数を前記範囲内に設定することにより、レーザ光を照射した部分の温度が著しく上昇して、脱離基803を接合膜80の表面85付近から確実に切断することができる。
すなわち、脱離基803の脱離量を多くすることにより、接合膜80の表面85付近に、より多くの活性手が生じるため、接合膜80に発現する接着性をより高めることができる。一方、脱離基803の脱離量を少なくすることにより、接合膜80の表面85付近に生じる活性手を少なくし、接合膜80に発現する接着性を抑えることができる。
さらに、エネルギー線を照射する方法によれば、短時間で大きなエネルギーを付与することができるので、エネルギーの付与をより効率よく行うことができる。
なお、後者の状態(未結合手が水酸基によって終端化された状態)は、例えば、接合膜80に対して大気雰囲気中でエネルギー線を照射することにより、大気中の水分が未結合手を終端化することによって、容易に生成されることとなる。
本実施形態では、回路基板600は、配線パターン(図示せず)が形成された平板状の基体(基板)601と、配線パターンに接続された複数の端子(第1の導体部)602とを有している。
次いで、前記工程[S1]において、接合膜80に対してエネルギーを付与された半導体装置10を、図6(c)に示すように、活性化させた接合膜80と端子602の表面とが当接するようにして、半導体装置10と回路基板600とを重ね合わせることにより、接合膜80を端子602に接触させる。これにより、前記工程[S1]において、接合膜80が端子602に対する接着性が発現していることから、接合膜80と端子602とが化学的に結合することとなり、接合膜80が端子602に接着する。その結果、接合膜80を介して、導体ポスト42と端子602とが物理的かつ電気的に接続される。
例えば、端子602の接合膜80との接合に供される領域に、水酸基が露出していると、本工程において、接合膜80と端子602とが接触するように、接合膜80上に端子602を搭載したとき、接合膜80の表面85に存在する水酸基と、端子602に存在する水酸基とが、水素結合によって互いに引き合い、水酸基同士の間に引力が発生する。この引力によって、接合膜80と端子602とが接合されると推察される。
以上のようにして、回路基板600上に半導体装置10が実装(搭載)される。
また、接合膜80自体が、優れた導電性を有し、電導体(配線)としての機能も発揮するものであることから、絶縁性の接着剤を用いて接合した場合とは異なり、接着剤中に銀粒子等の導電体を含有させることなく、導体ポスト42および端子602間での導通を確実に得ることができる。
また、前記工程[S1]で活性化された接合膜80の表面は、その活性状態が経時的に緩和してしまう。このため、前記工程[S1]の終了後、できるだけ早く本工程[S2]を行うようにするのが好ましい。具体的には、前記工程[S1]の終了後、60分以内に本工程[S2]を行うようにするのが好ましく、5分以内に行うのがより好ましい。かかる時間内であれば、接合膜80の表面が十分な活性状態を維持しているので、本工程で接合膜80上に端子602を搭載したとき、これらの間に十分な接合強度を得ることができる。
また、表面処理としては、導体ポスト42に対して施す前述したような表面処理と同様の処理を適用することができる。
さらに、端子602を接合する際、または、端子602を接合した後に、必要に応じ、以下の2つの工程([S3A]および[S3B])のうちの少なくとも一方の工程(導体ポスト42と端子602との接合をより確実にするための工程)を行うようにしてもよい。これにより、導体ポスト42と端子602との接合がより確実なものなる。
これにより、導体ポスト42の表面および端子602の表面に、それぞれ接合膜80の表面がより近接し、接合膜80を介した導体ポスト42と端子602との接合をより確実なものとすることができる。
このとき、半導体装置10が実装された回路基板600を加圧する際の圧力は、半導体装置10および回路基板600が損傷を受けない程度の圧力で、できるだけ高い方が好ましい。これにより、この圧力に比例して、接合膜80を介した導体ポスト42と端子602との接合がより確実なものとなる。
また、加圧する時間は、特に限定されないが、10秒〜30分程度であるのが好ましい。なお、加圧する時間は、加圧する際の圧力に応じて適宜変更すればよい。具体的には、半導体装置10が実装された回路基板600を加圧する際の圧力が高いほど、加圧する時間を短くしても、接合強度の向上を図ることができる。
これにより、接合膜80を介した導体ポスト42と端子602との接合をより確実なものとすることができる。
このとき、半導体装置10が実装された回路基板600を加熱する際の温度は、特に限定されないが、好ましくは25〜100℃程度に設定され、より好ましくは50〜100℃程度に設定される。かかる範囲の低温度での加熱であれば、半導体装置10中で接合層60に剥離が生じるのが確実に防止される。また、接合膜80を介した導体ポスト42と端子602との接合をより確実なものとすることができる。
また、前記工程[S3A]、[S3B]の双方を行う場合、これらを同時に行うのが好ましい。すなわち、半導体装置10が実装された回路基板600を加圧しつつ、加熱するのが好ましい。これにより、加圧による効果と、加熱による効果とが相乗的に発揮され、接合膜80を介した導体ポスト42と端子602との接合をさらに確実なものとすることができる。
なお、本実装方法で説明した、回路基板600は、基体601上に配線パターンが形成されているものとしたが、これには限定されず、半導体チップ20のように半導体基板上に半導体回路が形成されているものであってもよい。
次に、半導体装置10の第2実装方法について説明する。
図7は、図1に示す半導体装置の第2実装方法(製造工程)を説明するための図である。なお、以下では、説明の都合上、図7中の上側を「上」または「上方」、下側を「下」または「下方」と言う。
第2実装方法では、接合膜80と端子602とが接触するように、回路基板600上に半導体装置10を載置した後に、接合膜80にエネルギーを付与して、接合膜80に端子602を接合するようにした以外は、前記第1実装方法と同様である。
[S1’]まず、半導体装置10と、回路基板600を用意し、その後、接合膜80と端子602とが当接するように、回路基板600と、半導体装置10とを重ね合わせる(図7(a)参照。)。
[S2’]次に、図7(b)に示すように、接合膜80に対してエネルギーを付与する。接合膜80にエネルギーが付与されると、接合膜80に、端子602との接着性が発現する。これにより、接合膜80を介して導体ポスト42と端子602とが物理的かつ電気的に接続され、その結果、回路基板600上に半導体装置10が実装される。
また、本実装方法では、接合膜80にエネルギーを付与する方法としては、特に、接合膜80を加熱する方法、および接合膜80に圧縮力(物理的エネルギー)を付与する方法のうちの少なくとも一方を用いるのが好ましい。これらの方法は、接合膜80に対して比較的簡単に効率よくエネルギーを付与することができるので、エネルギー付与方法として好適である。
また、接合膜80は、いかなる方法で加熱されてもよいが、例えば、ヒータを用いる方法、赤外線を照射する方法等の各種方法で加熱することができる。
なお、赤外線を照射する方法を用いる場合には、導体ポスト42または端子602は、光吸収性を有する材料で構成されているのが好ましい。これにより、赤外線を照射された導体ポスト42または端子602は、効率よく発熱する。その結果、接合膜80を効率よく加熱することができる。
また、接合膜80に圧縮力を付与することにより、接合膜80に対してエネルギーを付与する場合には、導体ポスト42と端子602とが互いに近づく方向に、0.2〜10MPa程度の圧力で圧縮するのが好ましく、1〜5MPa程度の圧力で圧縮するのがより好ましい。これにより、単に圧縮するのみで、接合膜80に対して適度なエネルギーを簡単に付与することができ、接合膜80に、端子602との十分な接着性が発現する。なお、この圧力が前記上限値を上回っても構わないが、導体ポスト42、端子602および半導体チップ20等の各構成材料によっては、導体ポスト42、端子602および半導体チップ20等に損傷等が生じるおそれがある。
以上のようにして、半導体装置10を回路基板600に実装(接続)することができる。
次に、上述した半導体装置10を備える本発明の電子機器について説明する。
なお、以下では、本発明の電子機器の一例として、携帯電話を代表に説明する。
図8は、本発明の電子機器が適用された携帯電話の実施形態を示す斜視図である。
図8に示す携帯電話は、表示部1001を備える携帯電話本体1000を有している。携帯電話本体1000には、例えば、上述した半導体装置10が、表示部1001が備える回路基板600に搭載された状態で内蔵されており、これは、表示部1001における画像の表示を制御する制御手段等として用いられる。
例えば、テレビや、ビデオカメラ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、ラップトップ型パーソナルコンピュータ、カーナビゲーション装置、ページャ、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、POS端末、タッチパネルを備えた機器(例えば金融機関のキャッシュディスペンサー、自動券売機)、医療機器(例えば電子体温計、血圧計、血糖計、心電表示装置、超音波診断装置、内視鏡用表示装置)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシュミレータ、その他各種モニタ類、プロジェクター等の投射型表示装置等にも適用できる。
また、前記本実施形態では、回路基板が備える端子に接合膜を接合する場合について説明したが、接合膜を接合する部位は、回路基板が備える回路の一部、すなわち、導体部のいかなる部位であってもよい。
Claims (27)
- 第1の導体部を備える回路基板に接続して用いられ、
基板と、該基板に設けられた第2の導体部と、該第2の導体部に電気的に接続して設けられた導電性を有する接合膜とを有し、
前記接合膜は、前記第2の導体部に金属錯体を含有する液状材料を供給し、該液状材料を乾燥・焼成することにより設けられ、前記金属錯体に含まれる金属原子と、有機成分で構成される脱離基とを含み、
前記接合膜は、その少なくとも一部の領域にエネルギーを付与したことにより、前記接合膜の表面付近に存在する前記脱離基が当該接合膜から脱離することにより、前記接合膜の表面の前記領域に、前記第1の導体部との接着性が発現し、前記第1の導体部と前記第2の導体部とを物理的かつ電気的に接続するものであることを特徴とする接合膜付き回路基板。 - 前記脱離基は、前記液状材料を乾燥させた後、焼成した際に、前記金属錯体に含まれる有機物の一部が残存したものである請求項1に記載の接合膜付き回路基板。
- 前記焼成の際の焼成温度は、70〜200℃である請求項1または2に記載の接合膜付き回路基板。
- 前記焼成は、不活性ガス雰囲気下で行われる請求項1ないし3のいずれかに記載の接合膜付き回路基板。
- 前記焼成は、減圧下で行われる請求項1ないし4のいずれかに記載の接合膜付き回路基板。
- 前記脱離基は、炭素原子を必須成分とし、水素原子、窒素原子、酸素原子、リン原子、硫黄原子およびハロゲン原子のうちの少なくとも1種を含む原子団で構成される請求項1ないし5のいずれかに記載の接合膜付き回路基板。
- 前記脱離基は、アルキル基を含む請求項6に記載の接合膜付き回路基板。
- 前記金属原子は、銅、アルミニウム、亜鉛、鉄、インジウムおよびルテニウムのうちの少なくとも1種である請求項1ないし7のいずれかに記載の接合膜付き回路基板。
- 前記接合膜は、少なくとも2種の前記金属原子を含有し、前記金属原子のうち融点が低い方の金属原子は、その融点が260℃未満である請求項1ないし8のいずれかに記載の接合膜付き回路基板。
- 前記融点が低い方の金属原子は、インジウム、セレンおよびリチウムのうちの少なくとも1種である請求項9に記載の接合膜付き回路基板。
- 前記接合膜中の金属原子と炭素原子との存在比は、3:7〜7:3である請求項1ないし10のいずれかに記載の接合膜付き回路基板。
- 前記液状材料は、前記第2の導体部に液滴吐出法を用いて選択的に供給される請求項1ないし11のいずれかに記載の接合膜付き回路基板。
- 前記接合膜は、その少なくとも表面付近に存在する前記脱離基が、当該接合膜から脱離した後に、活性手が生じる請求項1ないし12のいずれかに記載の接合膜付き回路基板。
- 前記活性手は、未結合手または水酸基である請求項13に記載の接合膜付き回路基板。
- 前記接合膜の平均厚さは、50〜1000nmである請求項1ないし14のいずれかに記載の接合膜付き回路基板。
- 前記接合膜は、流動性を有さない固体状をなしている請求項1ないし15のいずれかに記載の接合膜付き回路基板。
- 前記第2の導体部の前記接合膜と接している面には、予め、前記接合膜との密着性を高める表面処理が施されている請求項1ないし16のいずれかに記載の接合膜付き回路基板。
- 前記表面処理は、プラズマ処理である請求項17に記載の接合膜付き回路基板。
- 請求項1ないし18のいずれかに記載の接合膜付き回路基板を用意し、前記接合膜に前記エネルギーを付与して接着性を発現させる工程と、
前記第1の導体部を備える第1の回路基板を用意し、前記接合膜付き回路基板と前記回路基板とを重ね合わせることにより、前記接合膜に発現した接着性により、前記接合膜を介して前記第1の導体部と前記第2の導体部とを物理的かつ電気的に接続する工程とを有することを特徴とする接合膜付き回路基板の接合方法。 - 請求項1ないし18のいずれかに記載の接合膜付き回路基板と、前記第1の導体部を備える回路基板とを用意し、前記第1の導体部と前記接合膜とが当接するように、前記接合膜付き回路基板と前記回路基板とを重ね合わせる工程と、
前記接合膜に前記エネルギーを付与して接着性を発現させることにより、前記接合膜を介して前記第1の導体部と前記第2の導体部とを物理的かつ電気的に接続する工程とを有することを特徴とする接合膜付き回路基板の接合方法。 - 前記エネルギーの付与は、前記接合膜にエネルギー線を照射する方法、前記接合膜を加熱する方法、および前記接合膜に圧縮力を付与する方法のうちの少なくとも1つの方法により行われる請求項1ないし18のいずれかに記載の接合膜付き回路基板の接合方法。
- 前記エネルギー線は、波長126〜300nmの紫外線である請求項19に記載の接合膜付き回路基板の接合方法。
- 前記加熱の温度は、25〜100℃である請求項19または20に記載の接合膜付き回路基板の接合方法。
- 前記圧縮力は、0.2〜10MPaである請求項19ないし21のいずれかに記載の接合膜付き回路基板の接合方法。
- 前記エネルギーの付与は、大気雰囲気中で行われる請求項19ないし22のいずれかに記載の接合膜付き回路基板の接合方法。
- 請求項1ないし18のいずれかに記載の接合膜付き回路基板を備えることを特徴とする電子デバイス。
- 請求項26に記載の電子デバイスと、該電子デバイスを搭載する前記回路基板とを有し、前記電子デバイスが備える前記第2の導体部と、前記回路基板が備える前記第1の導体部とが前記接合膜を介して物理的かつ電気的に接続されていることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161044A JP5035133B2 (ja) | 2008-06-19 | 2008-06-19 | 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161044A JP5035133B2 (ja) | 2008-06-19 | 2008-06-19 | 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010003854A true JP2010003854A (ja) | 2010-01-07 |
JP5035133B2 JP5035133B2 (ja) | 2012-09-26 |
Family
ID=41585334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161044A Expired - Fee Related JP5035133B2 (ja) | 2008-06-19 | 2008-06-19 | 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5035133B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111065930A (zh) * | 2017-07-09 | 2020-04-24 | 德克萨斯仪器股份有限公司 | 母板和子板之间具有烧结连接的测试夹具 |
WO2022050354A1 (ja) * | 2020-09-07 | 2022-03-10 | 株式会社ダイセル | 実装構造体、ledディスプレイ、及び実装方法 |
KR20220074506A (ko) * | 2020-11-27 | 2022-06-03 | 주식회사 아큐레이저 | 반도체 소자의 전사 방법 |
US11444049B2 (en) | 2017-08-14 | 2022-09-13 | Sony Corporation | Electronic component module, method for producing the same, endoscopic apparatus, and mobile camera |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1030765A (ja) * | 1996-07-16 | 1998-02-03 | Tokai Rubber Ind Ltd | 燃料ホース |
JPH11224891A (ja) * | 1997-11-19 | 1999-08-17 | Matsushita Electric Ind Co Ltd | 応力緩和型電子部品、応力緩和型配線基板および応力緩和型電子部品実装体 |
JP2003309352A (ja) * | 2002-04-16 | 2003-10-31 | Fujikura Ltd | 導電性接着剤およびこれを用いた電子部品実装構造 |
JP2006054212A (ja) * | 2004-08-09 | 2006-02-23 | Matsushita Electric Ind Co Ltd | 基板および電子部品組立体ならびに電子部品組立体の製造方法 |
-
2008
- 2008-06-19 JP JP2008161044A patent/JP5035133B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1030765A (ja) * | 1996-07-16 | 1998-02-03 | Tokai Rubber Ind Ltd | 燃料ホース |
JPH11224891A (ja) * | 1997-11-19 | 1999-08-17 | Matsushita Electric Ind Co Ltd | 応力緩和型電子部品、応力緩和型配線基板および応力緩和型電子部品実装体 |
JP2003309352A (ja) * | 2002-04-16 | 2003-10-31 | Fujikura Ltd | 導電性接着剤およびこれを用いた電子部品実装構造 |
JP2006054212A (ja) * | 2004-08-09 | 2006-02-23 | Matsushita Electric Ind Co Ltd | 基板および電子部品組立体ならびに電子部品組立体の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111065930A (zh) * | 2017-07-09 | 2020-04-24 | 德克萨斯仪器股份有限公司 | 母板和子板之间具有烧结连接的测试夹具 |
JP2020527702A (ja) * | 2017-07-09 | 2020-09-10 | 日本テキサス・インスツルメンツ合同会社 | マザーボードとドーターボードとの間に焼結接続を備えるテストフィクスチャ |
US11444049B2 (en) | 2017-08-14 | 2022-09-13 | Sony Corporation | Electronic component module, method for producing the same, endoscopic apparatus, and mobile camera |
WO2022050354A1 (ja) * | 2020-09-07 | 2022-03-10 | 株式会社ダイセル | 実装構造体、ledディスプレイ、及び実装方法 |
KR20220074506A (ko) * | 2020-11-27 | 2022-06-03 | 주식회사 아큐레이저 | 반도체 소자의 전사 방법 |
KR102600183B1 (ko) | 2020-11-27 | 2023-11-08 | 주식회사 아큐레이저 | 반도체 소자의 전사 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5035133B2 (ja) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW570856B (en) | Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system | |
JP4227659B2 (ja) | フリップチップ実装方法及びバンプ形成方法 | |
JP2009283155A (ja) | 表示装置の製造方法、表示装置および電子機器 | |
US8318585B2 (en) | Bonding method and bonding apparatus | |
JP2008508703A (ja) | 電子回路アセンブリの製造方法 | |
WO2006123554A1 (ja) | フリップチップ実装体およびフリップチップ実装方法 | |
JP5035133B2 (ja) | 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器 | |
JP2006332094A (ja) | 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法 | |
JP2004146694A (ja) | 多層回路基板の製造方法およびそれにより製造される多層回路基板 | |
JP4742715B2 (ja) | 配線パターンの形成方法、及び配線基板の製造方法 | |
JP5803276B2 (ja) | 半導体装置の製造方法 | |
JP3802367B2 (ja) | 異方性導電材料を利用する基板間導通の形成方法 | |
KR100777255B1 (ko) | 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법 | |
JP2007142297A (ja) | パッケージ部品の製造方法 | |
JPWO2003077307A1 (ja) | 電子回路装置およびその製造方法 | |
JP2009158866A (ja) | 半導体装置および電子機器 | |
JP5958558B2 (ja) | 樹脂多層基板 | |
JP2005045191A (ja) | 配線回路基板の製造方法、及び多層配線基板の製造方法 | |
JP2616572B2 (ja) | 多層印刷配線板の製造方法 | |
WO2006123775A1 (ja) | パターン形成方法、及び、多層配線構造の形成方法 | |
JP2009164262A (ja) | 半導体装置および電子機器 | |
JP2006147646A (ja) | 配線形成方法、配線形成システム、並びに電子機器 | |
JP2009164261A (ja) | 半導体装置および電子機器 | |
JP3741216B2 (ja) | 配線基板の製造方法 | |
JP2009158867A (ja) | 積層基板、半導体装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5035133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |