JP2005045191A - 配線回路基板の製造方法、及び多層配線基板の製造方法 - Google Patents
配線回路基板の製造方法、及び多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP2005045191A JP2005045191A JP2003289319A JP2003289319A JP2005045191A JP 2005045191 A JP2005045191 A JP 2005045191A JP 2003289319 A JP2003289319 A JP 2003289319A JP 2003289319 A JP2003289319 A JP 2003289319A JP 2005045191 A JP2005045191 A JP 2005045191A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- film
- wiring
- printed circuit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】 バンプ104が形成されている面に、液状の絶縁材料をカーテンコータ等により塗布し、ベーク処理を行うことにより絶縁膜107を形成する。絶縁膜107の表面部を、各バンプ104の頂面が完全に露出するまで研磨する。このように研磨することにより、絶縁膜107の膜厚とバンプ104の高さは等しくなる。そして、めっき法にて金属からなる突起物109を各バンプ104の頂面上に形成する。次に、配線膜形成用金属層101を部分的にエッチングすることにより配線膜111を形成する。各配線膜111は、エッチングストッパー層105を介してバンプ104と接続している。
【選択図】 図1
Description
である。
前記レジストパターンが形成されていない薄膜の上に、めっき法により金属を析出させる析出ステップと、前記レジストパターンを除去し、全面的にエッチングすることにより前記薄膜を除去するステップと、を含むことを特徴とする配線回路基板の製造方法である。
まず、本発明の第1の実施形態における配線回路基板の製造工程について図1及び図2を参照しつつ説明する。図1及び図2は、第1の実施形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
次に、本発明の第2の実施形態における配線回路基板の製造工程について図3及び図4を参照しつつ説明する。図3及び図4は、第2の実施形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
次に、本発明の第3の実施形態における配線回路基板の製造工程について図5及び図6を参照しつつ説明する。図5及び図6は、第3の実施形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
次に、本発明の第4の実施形態として、第1乃至第3の実施形態の製造方法によって作製された配線回路基板を用いた多層配線基板の製造工程について、図7を参照しつつ説明する。図7は、第4の実施形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
第2の実施形態の製造方法によって作製された配線回路基板150、170又は、第3の実施形態の製造方法によって作製された配線回路基板190、210を利用して多層配線基板を作製しても良い。
次に、本発明の第5の実施形態として、第1乃至第3の実施形態の製造方法によって作製された配線回路基板を用いた多層配線基板の製造工程について、図8を参照しつつ説明する。図8は、第5の実施形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
第2の実施形態の製造方法によって作製された配線回路基板150、170又は、第3の実施形態の製造方法によって作製された配線回路基板190、210を利用して多層配線基板を作製しても良い。
次に、本発明の第5の実施形態として、第1乃至第3の実施形態の製造方法によって作製された配線回路基板を用いた別の配線回路基板の製造工程について、図9を参照しつつ説明する。図9は、第6の実施形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
次に、本発明の第7の実施形態として、第1乃至第3の実施形態の製造方法によって作製された配線回路基板を用いた別の配線回路基板の製造工程について、図10を参照しつつ説明する。図10は、第7の実施形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
次に、本発明の第8の実施形態として、第1乃至第3の実施形態の製造方法によって作製された配線回路基板を用いた多層配線回路基板の製造工程について、図12を参照しつつ説明する。図12は、第8の実施形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
次に、本発明の第9の実施形態として、第1乃至第3の実施形態の製造方法によって作製された配線回路基板を用いた多層配線基板の製造工程について、図13を参照しつつ説明する。図13は、第9の実施形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
次に、本発明の第10の実施の形態として、第1乃至第3の実施形態の製造方法によって作製された配線回路基板を用いた別の配線回路基板の製造工程について、図16及び図17を参照しつつ説明する。図16及び図17は、第10の実施形態における配線回路基板の製造工程を工程順に示す基板の断面図である。
次に、本発明の第11の実施の形態として、第1乃至第3の実施形態の製造方法によって作製された配線回路基板を用いた多層配線基板の製造工程について、図18及び図19を参照しつつ説明する。図18及び図19は、第11の実施形態における多層配線基板の製造工程を工程順に示す基板の断面図である。
次に、本発明の第12の実施の形態として、第1乃至第3の実施形態の製造方法によって作製された配線回路基板を用いた別の配線回路基板の製造工程について、図20及び図21を参照しつつ説明する。図20及び図21は、第12の実施形態における配線回路基板の製造工程を工程順に示す基板の断面図である。
101 配線膜形成用金属層
102、105 エッチングストッパー層
103 バンプ形成用金属層
104 バンプ
106 バンプ付基板
107 絶縁膜
108、110 配線回路基板
109 突起物
111 配線膜
112 レジストマスク
220 ボンディングシート
240 多層配線基板
245 カバーレイフィルム
Claims (38)
- 配線膜形成用金属層の上に、エッチングストッパー層を介してバンプ形成用金属層が形成された多層金属板に対して、
前記バンプ形成用金属層の上にレジストを塗付し、パターニングすることによりレジストマスクを形成し、該レジストマスクをマスクとして前記バンプ形成用金属層をエッチングしてバンプを形成するバンプ形成ステップと、
前記レジストマスクを除去した後、前記バンプをマスクとして前記エッチングストッパー層をエッチングして除去するエッチングストッパー層除去ステップと、
前記バンプが形成された面に液状の絶縁材料を塗付し、該絶縁材料を熱処理によって固化させて絶縁膜を形成する絶縁膜形成ステップと、
前記バンプの頂面が露出するまで、前記絶縁膜を除去する絶縁膜形成ステップと、
を含むことを特徴とする配線回路基板の製造方法。 - 前記絶縁材料はポリイミド又はエポキシ樹脂の前躯体からなることを特徴とする請求項1に記載の配線回路基板の製造方法。
- 前記絶縁膜形成ステップでは、前記基板のバンプが形成された面に溶融された熱可塑性樹脂からなる絶縁材料を塗布し、該絶縁材料を冷却することによって固化させて絶縁膜を形成することを特徴とする請求項1に記載の配線回路基板の製造方法。
- 前記絶縁膜形成ステップでは、前記基板のバンプが形成された面に液状の絶縁材料を塗付し、そのまま乾燥して固化させてから該絶縁材料をローラーで平坦化し、該絶縁材料を熱処理によって硬化させて絶縁膜を形成することを特徴とする請求項1に記載の配線回路基板の製造方法。
- 前記絶縁膜形成ステップでは、前記基板のバンプが形成された面に熱可塑性ポリイミド樹脂を塗付し、加熱乾燥することにより固化させ、該熱可塑性ポリイミドの上に非熱可塑性ポリイミド樹脂の前躯体を塗付し、加熱することにより固化させ、該非熱可塑性ポリイミドの上に熱可塑性ポリイミド樹脂を塗付し、加熱することにより固化させて絶縁膜を形成することを特徴とする請求項1に記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップでは、少なくとも前記バンプの頂面が露出するまで、前記絶縁膜を機械的に研磨すること特徴とする請求項1乃至請求項5のいずれかに記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップでは、前記絶縁膜の上にレジストを塗布して、前記バンプの上のレジストを露光及び現像することにより除去するとともに、前記バンプが形成されていない部分に塗布された前記レジストをマスクとして、少なくとも前記バンプの頂面が露出するまで前記バンプの上に形成されている絶縁膜をエッチングして除去することを特徴とする請求項1乃至請求項5のいずれかに記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップでは、少なくとも前記バンプの頂面が露出するまで前記絶縁膜を全面的にエッチングして除去することを特徴とする請求項1乃至請求項5のいずれかに記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップでは、少なくとも前記バンプの頂面が露出するまで、前記バンプの上に形成されている絶縁膜をレーザー加工により除去することを特徴とする請求項1乃至請求項5のいずれかに記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップでは、少なくとも前記バンプの頂面が露出するまで、前記絶縁膜の表面に研磨剤を含んだ気体を噴射して前記絶縁膜を除去することを特徴とする請求項1乃至請求項5のいずれかに記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップでは、少なくとも前記バンプの頂面が露出するまで、前記絶縁膜の表面に研磨剤を含んだ液体を噴射して前記絶縁膜を除去することを特徴とする請求項1乃至請求項5のいずれかに記載の配線回路基板の製造方法。
- 前記絶縁膜形成ステップでは、前記バンプの高さより厚い絶縁膜を形成することを特徴とする請求項1乃至請求項11のいずれかに記載の配線回路基板の製造方法。
- 前記絶縁膜形成ステップでは、前記バンプの高さより薄い絶縁膜を形成することを特徴とする請求項1乃至請求項11のいずれかに記載の配線回路基板の製造方法。
- 配線膜形成用金属層と、該配線膜形成用金属層の上に直接又はエッチングストッパー層を介して形成されたバンプとからなる基板に対して、
前記バンプの頂面に液状樹脂をはじく材料を塗付し、その後液状の絶縁材料を塗付し、該絶縁材料を熱処理によって固化させて絶縁膜を形成することを特徴とする配線回路基板の製造方法。 - 前記絶縁膜除去ステップの後に、前記バンプの頂面にめっき法により金属からなる突起物を形成することを特徴とする請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法。
- 前記めっき法により前記突起物を形成した後に、前記配線膜形成用金属層を部分的にエッチングして配線膜を形成する配線膜形成ステップを含むことを特徴とする請求項15に記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップの後に、前記配線膜形成用金属層を部分的にエッチングして配線膜を形成する配線膜形成ステップを含むことを特徴とする請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法。
- 前記配線膜形成ステップの後に、前記バンプの頂面にめっき法により金属からなる突起物を形成することを特徴とする請求項17に記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップの後に、前記絶縁層の上に別の配線膜形成用金属層を積層するステップと、
前記別の配線膜形成用金属層を部分的にエッチングすることで、配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法。 - 前記絶縁膜除去ステップの後に、前記絶縁膜の上に別の配線膜形成用金属層を積層するステップと、
前記配線膜形成用金属層及び前記別の配線膜形成用金属層を部分的にエッチングすることで、上下両面に配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法。 - 前記絶縁膜除去ステップの後、前記配線膜形成用金属層を全面的にエッチングして除去するステップを含むことを特徴とする請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップの後に、
前記絶縁膜の上に部分的に第1の金属膜を形成するステップと、
前記絶縁膜の上に、かつ、前記第1の金属膜が形成されていない部分に抵抗膜を形成するステップと、
前記第1の金属膜の上に誘電体膜を形成するステップと、
前記誘電体膜の上に第2の金属膜を形成するステップと、
前記配線回路基板に形成されている配線膜形成用金属層を部分的にエッチングすることにより配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法。 - 前記第1の金属膜及び前記第2の金属膜は、導電ペーストからなり、前記抵抗膜は抵抗ペーストからなり、前記誘電体膜は誘電ペーストからなることを特徴とする請求項22に記載の配線回路基板の製造方法。
- 前記第1の金属膜、前記第2の金属膜、前記抵抗膜及び前記誘電体膜は、スパッタリング法、CVD法又は蒸着法により形成することを特徴とする請求項22に記載の配線回路基板の製造方法。
- 前記絶縁膜除去ステップの後に、
前記配線膜形成用金属層を部分的にエッチングすることにより、一部の配線膜が直接又は前記エッチングストッパー層を介して前記バンプと接続するように配線膜を形成する配線膜形成ステップと、
前記バンプの頂面が露出している面に全面的又は部分的に電磁シールドシートを設けるステップと、
を含むことを特徴とする請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法。 - 請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法によって製造された配線回路基板に対して、
無電解めっき法又はスパッタリング法により前記絶縁膜及び前記バンプの頂面の上に金属からなる薄膜を形成する薄膜形成ステップと、
前記薄膜の上に、電解めっき法により金属膜を形成する金属膜形成ステップと、
前記金属膜の上にレジストを塗付し、パターニングすることによりレジストパターンを形成し、該レジストパターンをマスクとして前記金属膜をエッチングすることにより配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする配線回路基板の製造方法。 - 請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法によって製造された配線回路基板に対して、
無電解めっき法又はスパッタリング法により前記絶縁膜及び前記バンプの頂面の上に金属からなる薄膜を形成する薄膜形成ステップと、
前記薄膜の上にレジストを塗付し、パターニングすることによりレジストパターンを形成するレジストパターン形成ステップと、
前記レジストパターンが形成されていない薄膜の上に、めっき法により金属を析出させる析出ステップと、
前記レジストパターンを除去し、全面的にエッチングすることにより前記薄膜を除去するステップと、
を含むことを特徴とする配線回路基板の製造方法。 - 請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法によって製造された配線回路基板に対して、
前記配線回路基板の絶縁膜の一部をレーザー加工又はエッチングにより除去し、スルーホールを形成するスルーホール形成ステップと、
無電解めっき法又はスパッタリング法により前記絶縁膜及び前記バンプの頂面の上に薄膜を形成する薄膜形成ステップと、
前記薄膜の上に、電解めっき法により金属膜を形成する金属膜形成ステップと、
前記金属膜の上にレジストを塗付し、パターニングすることによりレジストパターンを形成し、該レジストパターンをマスクとして前記金属膜をエッチングすることにより配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする配線回路基板の製造方法。 - 請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法によって製造された配線回路基板に対して、
前記配線回路基板の絶縁膜の一部をレーザー加工又はエッチングにより除去し、スルーホールを形成するスルーホール形成ステップと、
無電解めっき法又はスパッタリング法により前記絶縁膜及び前記バンプの頂面の上に薄膜を形成する薄膜形成ステップと、
前記薄膜の上にレジストを塗付し、パターニングすることによりレジストパターンを形成するレジストパターン形成ステップと、
前記レジストパターンが形成されていない薄膜の上に、めっき法により金属を析出させる析出ステップと、
前記レジストパターンを除去し、全面的にエッチングすることにより前記薄膜を除去するステップと、
を含むことを特徴とする配線回路基板の製造方法。 - 請求項19に記載の配線回路基板の製造方法によって製造された配線膜が形成された配線回路基板に対して、
請求項15に記載の配線回路基板の製造方法によって製造されたバンプの頂面に突起物が形成された配線回路基板を、直接又はボンディングシートを介して、前記突起物が前記配線膜と接するように積層し、多層金属板を作製するステップと、
前記多層金属板の上下両面に形成されている配線膜形成用金属層を部分的にエッチングすることにより、上下両面に配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする多層配線基板の製造方法。 - 請求項19に記載の配線回路基板の製造方法によって製造された配線膜が形成された配線回路基板に対して、
請求項13に記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、直接又はボンディングシートを介して、前記バンプの頂面が前記配線膜と接する方に積層し、多層金属板を作製するステップと、
前記多層金属板の上下両面に形成されている配線膜形成用金属層を部分的にエッチングすることにより、上下両面に配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする多層配線基板の製造方法。 - 請求項20に記載の配線回路基板の製造方法によって製造された上下両面に配線膜が形成された配線回路基板の上下両面に対して、
請求項15に記載の配線回路基板の製造方法によって製造されたバンプの頂面に突起物が形成された配線回路基板を、前記突起物が前記配線膜と接するように積層し、多層金属板を作製するステップと、
前記多層金属板の上下両面に形成されている配線膜形成用金属層を部分的にエッチングすることにより配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする多層配線基板の製造方法。 - 請求項20に記載の配線回路基板の製造方法によって製造された上下両面に配線膜が形成された配線回路基板の上下両面に対して、
請求項13に記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、前記バンプの頂面が前記配線膜と接するように積層し、多層金属板を作製するステップと、
前記多層金属板の上下両面に形成されている配線膜形成用金属層を部分的にエッチングすることにより配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする多層配線基板の製造方法。 - 請求項17に記載の配線回路基板の製造方法により製造された配線膜が形成された配線回路基板に、
請求項1乃至請求項14のいずれかに記載の配線回路基板の製造方法により製造されたバンプが形成された別の配線回路基板を、該バンプの頂面が該配線膜と接するように積層することを特徴とする多層配線基板の製造方法。 - 請求項17に記載の配線回路基板の製造方法によって製造された配線回路基板に、
請求項17に記載の配線回路基板の製造方法によって製造された別の配線回路基板を、前記別の配線回路基板のバンプの頂面が前記配線回路基板の配線膜と接するように積層することを特徴とする多層配線基板の製造方法。 - 請求項35に記載の多層配線基板の製造方法によって製造された多層配線基板に、
請求項21に記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、該バンプの底面が前記多層配線基板の配線膜と接するように積層することを特徴とする多層配線基板の製造方法。 - 請求項17に記載の配線回路基板の製造方法によって製造された配線回路基板に対して、
前記配線膜が形成されている面に液状の絶縁材料を塗付し、該絶縁材料を熱処理によって固化させて絶縁膜を形成する絶縁膜形成ステップと、
前記絶縁膜の一部をレーザー加工又はエッチングにより除去し、スルーホールを形成するスルーホール形成ステップと、
無電解めっき法又はスパッタリング法により前記絶縁膜の上に薄膜を形成する薄膜形成ステップと、
前記薄膜の上に、電解めっき法により金属膜を形成する金属膜形成ステップと、
前記金属膜の上にレジストを塗付し、パターニングすることによりレジストパターンを形成し、該レジストパターンをマスクとして前記金属膜をエッチングすることにより配線膜を形成する配線膜形成ステップと、
を含むことを特徴とする多層配線基板の製造方法。 - 請求項17に記載の配線回路基板の製造方法によって製造された配線回路基板に対して、
前記配線膜が形成されている面に液状の絶縁材料を塗付し、該絶縁材料を熱処理によって固化させて絶縁膜を形成する絶縁膜形成ステップと、
前記絶縁膜の一部をレーザー加工又はエッチングにより除去し、スルーホールを形成するスルーホール形成ステップと、
無電解めっき法又はスパッタリング法により前記絶縁膜の上に薄膜を形成する薄膜形成ステップと、
前記の上にレジストを塗付し、パターニングすることによりレジストパターンを形成するレジストパターン形成ステップと、
前記レジストパターンが形成されていない薄膜の上に、めっき法により金属を析出させる析出ステップと、
前記レジストパターンを除去し、全面的にエッチングすることにより前記薄膜を除去するステップと、
を含むことを特徴とする多層配線基板の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003289319A JP2005045191A (ja) | 2003-07-04 | 2003-08-07 | 配線回路基板の製造方法、及び多層配線基板の製造方法 |
TW093107787A TW200507218A (en) | 2003-03-31 | 2004-03-23 | Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module |
US10/812,349 US20040201096A1 (en) | 2003-03-31 | 2004-03-30 | Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module |
KR1020040021668A KR20040086783A (ko) | 2003-03-31 | 2004-03-30 | 배선회로기판, 배선회로기판의 제조방법, 및 회로 모듈 |
CNB2004100318947A CN100542375C (zh) | 2003-03-31 | 2004-03-31 | 布线电路基板、布线电路基板的制造方法和电路模块 |
CN200810169136XA CN101408688B (zh) | 2003-03-31 | 2004-03-31 | 布线电路基板、布线电路基板的制造方法和电路模块 |
HK05106338.3A HK1073965A1 (en) | 2003-03-31 | 2005-07-25 | Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module |
US12/658,926 US20100242270A1 (en) | 2003-03-31 | 2010-02-16 | Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003192192 | 2003-07-04 | ||
JP2003289319A JP2005045191A (ja) | 2003-07-04 | 2003-08-07 | 配線回路基板の製造方法、及び多層配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005045191A true JP2005045191A (ja) | 2005-02-17 |
Family
ID=34277183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003289319A Pending JP2005045191A (ja) | 2003-03-31 | 2003-08-07 | 配線回路基板の製造方法、及び多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005045191A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339261A (ja) * | 2005-05-31 | 2006-12-14 | Nippon Mektron Ltd | ビルドアップ型多層フレキシブル回路基板の製造方法 |
JP2009290130A (ja) * | 2008-05-30 | 2009-12-10 | Toppan Printing Co Ltd | 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置 |
JP2010034324A (ja) * | 2008-07-29 | 2010-02-12 | Kyocera Corp | 配線基板の製造方法 |
JP2011071533A (ja) * | 2008-04-03 | 2011-04-07 | Samsung Electro-Mechanics Co Ltd | 多層プリント回路基板の製造方法 |
US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US11212923B2 (en) | 2016-06-17 | 2021-12-28 | Murata Manufacturing Co., Ltd. | Method for producing resin multilayer board |
US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
Citations (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02290095A (ja) * | 1989-02-20 | 1990-11-29 | Matsushita Electric Works Ltd | 多層配線板の製造方法 |
JPH04279046A (ja) * | 1991-01-11 | 1992-10-05 | Fuji Xerox Co Ltd | 多層配線の形成方法 |
JPH06216258A (ja) * | 1993-01-15 | 1994-08-05 | Toshiba Corp | 半導体装置の製造方法 |
JPH06326438A (ja) * | 1993-05-13 | 1994-11-25 | Nitto Denko Corp | 単層配線ユニットおよび多層回路配線板ならびにその製法 |
JPH09199635A (ja) * | 1996-01-19 | 1997-07-31 | Shinko Electric Ind Co Ltd | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ |
JPH11162267A (ja) * | 1997-11-26 | 1999-06-18 | Yamaichi Electron Co Ltd | フラット型ケーブルおよびその製造方法 |
JPH11289165A (ja) * | 1998-04-03 | 1999-10-19 | Toshiba Corp | 多層配線基板およびその製造方法 |
JP2000228580A (ja) * | 1999-02-05 | 2000-08-15 | Internatl Business Mach Corp <Ibm> | 層間接続構造体、多層配線基板およびそれらの形成方法 |
JP2001077234A (ja) * | 1999-09-06 | 2001-03-23 | Toshiba Chem Corp | プリント配線板、半導体装置およびその製造方法 |
JP2001077531A (ja) * | 1999-09-01 | 2001-03-23 | Sony Chem Corp | 多層基板の製造方法 |
JP2001111189A (ja) * | 1999-10-12 | 2001-04-20 | North:Kk | 配線回路基板とその製造方法 |
JP2001189561A (ja) * | 1999-12-28 | 2001-07-10 | North:Kk | 多層配線基板とその製造方法 |
JP2001308532A (ja) * | 2000-04-25 | 2001-11-02 | Toshiba Chem Corp | プリント配線板およびプリント配線板の製造方法 |
JP2001326464A (ja) * | 2000-05-16 | 2001-11-22 | Toshiba Chem Corp | プリント配線板およびプリント配線板の製造方法 |
JP2002185097A (ja) * | 2000-12-12 | 2002-06-28 | Hitachi Chem Co Ltd | 接続方法とその方法を用いた回路板とその製造方法並びに半導体パッケージとその製造方法 |
JP2002280692A (ja) * | 2001-03-22 | 2002-09-27 | Hitachi Chem Co Ltd | 金属薄膜層が形成された接続用導体内蔵の両面板製造方法 |
JP2002359471A (ja) * | 2001-03-28 | 2002-12-13 | North:Kk | 多層配線基板の製造方法及び配線基板形成用金属板 |
JP2003092460A (ja) * | 2001-06-05 | 2003-03-28 | Dainippon Printing Co Ltd | 受動素子を備えた配線板の製造方法、受動素子を備えた配線板 |
JP2003158239A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | マルチチップ回路モジュール及びその製造方法 |
-
2003
- 2003-08-07 JP JP2003289319A patent/JP2005045191A/ja active Pending
Patent Citations (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02290095A (ja) * | 1989-02-20 | 1990-11-29 | Matsushita Electric Works Ltd | 多層配線板の製造方法 |
JPH04279046A (ja) * | 1991-01-11 | 1992-10-05 | Fuji Xerox Co Ltd | 多層配線の形成方法 |
JPH06216258A (ja) * | 1993-01-15 | 1994-08-05 | Toshiba Corp | 半導体装置の製造方法 |
JPH06326438A (ja) * | 1993-05-13 | 1994-11-25 | Nitto Denko Corp | 単層配線ユニットおよび多層回路配線板ならびにその製法 |
JPH09199635A (ja) * | 1996-01-19 | 1997-07-31 | Shinko Electric Ind Co Ltd | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ |
JPH11162267A (ja) * | 1997-11-26 | 1999-06-18 | Yamaichi Electron Co Ltd | フラット型ケーブルおよびその製造方法 |
JPH11289165A (ja) * | 1998-04-03 | 1999-10-19 | Toshiba Corp | 多層配線基板およびその製造方法 |
JP2000228580A (ja) * | 1999-02-05 | 2000-08-15 | Internatl Business Mach Corp <Ibm> | 層間接続構造体、多層配線基板およびそれらの形成方法 |
JP2001077531A (ja) * | 1999-09-01 | 2001-03-23 | Sony Chem Corp | 多層基板の製造方法 |
JP2001077234A (ja) * | 1999-09-06 | 2001-03-23 | Toshiba Chem Corp | プリント配線板、半導体装置およびその製造方法 |
JP2001111189A (ja) * | 1999-10-12 | 2001-04-20 | North:Kk | 配線回路基板とその製造方法 |
JP2001189561A (ja) * | 1999-12-28 | 2001-07-10 | North:Kk | 多層配線基板とその製造方法 |
JP2001308532A (ja) * | 2000-04-25 | 2001-11-02 | Toshiba Chem Corp | プリント配線板およびプリント配線板の製造方法 |
JP2001326464A (ja) * | 2000-05-16 | 2001-11-22 | Toshiba Chem Corp | プリント配線板およびプリント配線板の製造方法 |
JP2002185097A (ja) * | 2000-12-12 | 2002-06-28 | Hitachi Chem Co Ltd | 接続方法とその方法を用いた回路板とその製造方法並びに半導体パッケージとその製造方法 |
JP2002280692A (ja) * | 2001-03-22 | 2002-09-27 | Hitachi Chem Co Ltd | 金属薄膜層が形成された接続用導体内蔵の両面板製造方法 |
JP2002359471A (ja) * | 2001-03-28 | 2002-12-13 | North:Kk | 多層配線基板の製造方法及び配線基板形成用金属板 |
JP2003092460A (ja) * | 2001-06-05 | 2003-03-28 | Dainippon Printing Co Ltd | 受動素子を備えた配線板の製造方法、受動素子を備えた配線板 |
JP2003158239A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | マルチチップ回路モジュール及びその製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339261A (ja) * | 2005-05-31 | 2006-12-14 | Nippon Mektron Ltd | ビルドアップ型多層フレキシブル回路基板の製造方法 |
JP4738895B2 (ja) * | 2005-05-31 | 2011-08-03 | 日本メクトロン株式会社 | ビルドアップ型多層フレキシブル回路基板の製造方法 |
JP2011071533A (ja) * | 2008-04-03 | 2011-04-07 | Samsung Electro-Mechanics Co Ltd | 多層プリント回路基板の製造方法 |
JP2009290130A (ja) * | 2008-05-30 | 2009-12-10 | Toppan Printing Co Ltd | 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置 |
JP2010034324A (ja) * | 2008-07-29 | 2010-02-12 | Kyocera Corp | 配線基板の製造方法 |
US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US9818713B2 (en) | 2015-07-10 | 2017-11-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10892246B2 (en) | 2015-07-10 | 2021-01-12 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
US11212923B2 (en) | 2016-06-17 | 2021-12-28 | Murata Manufacturing Co., Ltd. | Method for producing resin multilayer board |
US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
US12027487B2 (en) | 2016-10-27 | 2024-07-02 | Adeia Semiconductor Technologies Llc | Structures for low temperature bonding using nanoparticles |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7351915B2 (en) | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same | |
TWI333687B (ja) | ||
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
US8730647B2 (en) | Printed wiring board with capacitor | |
WO2018101468A1 (ja) | 電子部品及び電子部品製造方法 | |
KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
JP2018200912A (ja) | キャパシタ内蔵ガラス回路基板及びその製造方法 | |
JPH0837376A (ja) | 多層回路基板の製造方法 | |
KR101044103B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JP2004031682A (ja) | プリント配線基板の製造方法 | |
US20200214145A1 (en) | Circuit board structures and methods of fabricating the same | |
JP4503583B2 (ja) | キャパシタ用接着シートおよびそれを用いたキャパシタ内蔵型プリント配線板の製造方法 | |
JP7206589B2 (ja) | キャパシタ内蔵ガラス回路基板の製造方法 | |
JP2005045191A (ja) | 配線回路基板の製造方法、及び多層配線基板の製造方法 | |
KR100716809B1 (ko) | 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법 | |
US20080030965A1 (en) | Circuit board structure with capacitors embedded therein and method for fabricating the same | |
JP3188856B2 (ja) | 多層プリント配線板の製造方法 | |
JP2616572B2 (ja) | 多層印刷配線板の製造方法 | |
JP5439165B2 (ja) | 多層配線板及びその製造方法 | |
WO2018047612A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP3812392B2 (ja) | プリント配線基板構造及びその製造方法 | |
JP4453301B2 (ja) | 配線基板の製造方法 | |
JP4492071B2 (ja) | 配線基板の製造方法 | |
JP2001223315A (ja) | パッケージ基板 | |
JP4385482B2 (ja) | フィルムキャリアの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060919 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060922 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070727 |