JP2000228580A - 層間接続構造体、多層配線基板およびそれらの形成方法 - Google Patents
層間接続構造体、多層配線基板およびそれらの形成方法Info
- Publication number
- JP2000228580A JP2000228580A JP11028736A JP2873699A JP2000228580A JP 2000228580 A JP2000228580 A JP 2000228580A JP 11028736 A JP11028736 A JP 11028736A JP 2873699 A JP2873699 A JP 2873699A JP 2000228580 A JP2000228580 A JP 2000228580A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- etching
- bump
- interlayer connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 高密度実装に対するビルド・アップ・プリン
ト配線板への要求に応えるため、導通回路層間接続のた
めのビア径をより小さくした場合、著しい歩留りの低
下、製造コストの増加及び信頼性低下を改善するバンプ
構造を有する層間接続構造体及びそれからなる多層配線
基板の製造方法を提供する。 【解決手段】 基板上の金属層を均一エッチングし、小
径のバンプ・ビアを高い歩留りで形成し、バンプ・ビア
と上層回路との接続を樹脂と同一平面上で金属メッキに
より確保することにより高い接続信頼性を得ることので
きるバンプ構造を有する層間接続構造体及び多層積層板
の製造方法を提供する。
ト配線板への要求に応えるため、導通回路層間接続のた
めのビア径をより小さくした場合、著しい歩留りの低
下、製造コストの増加及び信頼性低下を改善するバンプ
構造を有する層間接続構造体及びそれからなる多層配線
基板の製造方法を提供する。 【解決手段】 基板上の金属層を均一エッチングし、小
径のバンプ・ビアを高い歩留りで形成し、バンプ・ビア
と上層回路との接続を樹脂と同一平面上で金属メッキに
より確保することにより高い接続信頼性を得ることので
きるバンプ構造を有する層間接続構造体及び多層積層板
の製造方法を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、層間接続構造体、
多層配線基板およびそれらの形成方法に関する。より詳
しくは、高密度実装、高密度配線を可能とする層間接続
構造体及びそれを用いたビルド・アッププリント基板に
関する。
多層配線基板およびそれらの形成方法に関する。より詳
しくは、高密度実装、高密度配線を可能とする層間接続
構造体及びそれを用いたビルド・アッププリント基板に
関する。
【０００２】
【従来の技術】ビルド・アップ・プリント配線板は、高
密度実装要求、さらにファインピッチ実装の要求から、
配線パターンの高精細度形成が重要となっており、形成
方法の検討が行われている。特に導通層間接続のため、
ビアホールについては、直径１００μｍ以下の小径化が
求められている。従来、導通層間接続の方法としては、
たとえば、フォト・ビア法、レーザー・ビア法などがあ
る。これらは、クローズド・エリア・プロセッシング方
式であり、４０−８０μｍ程度の一定の厚みを有する絶
縁樹脂による絶縁層を形成した後、この絶縁層を堀り下
げ加工し、形成されたフォト・ビアやレーザー・ビアに
メッキ銅を充填することにより導体層を形成する方法で
ある。
密度実装要求、さらにファインピッチ実装の要求から、
配線パターンの高精細度形成が重要となっており、形成
方法の検討が行われている。特に導通層間接続のため、
ビアホールについては、直径１００μｍ以下の小径化が
求められている。従来、導通層間接続の方法としては、
たとえば、フォト・ビア法、レーザー・ビア法などがあ
る。これらは、クローズド・エリア・プロセッシング方
式であり、４０−８０μｍ程度の一定の厚みを有する絶
縁樹脂による絶縁層を形成した後、この絶縁層を堀り下
げ加工し、形成されたフォト・ビアやレーザー・ビアに
メッキ銅を充填することにより導体層を形成する方法で
ある。
【０００３】上記方法においては、絶縁層の厚みが通常
４０−８０μｍ必要である。しかし、ファインピッチ要
求よりビアの径を１００μｍ以下とする小径化を行う
と、材料や工法によっては、めっき前処理において、ビ
ア径が小さいため残存した絶縁樹脂の取り残しによる歩
留まり低下や、下層導体の処理や洗浄不足による銅の密
着不良が発生し接続信頼性が低下する等の問題がある。
４０−８０μｍ必要である。しかし、ファインピッチ要
求よりビアの径を１００μｍ以下とする小径化を行う
と、材料や工法によっては、めっき前処理において、ビ
ア径が小さいため残存した絶縁樹脂の取り残しによる歩
留まり低下や、下層導体の処理や洗浄不足による銅の密
着不良が発生し接続信頼性が低下する等の問題がある。
【０００４】従来のスタッド・バンプ構造の製法の１例
としては、ビア・ポスト方法がある。図６により説明す
ると、（ａ）コア配線板１００上に下層配線層１０２形
成後、（ｂ）無電解めっきで薄層の導通層１０４を全面
に析出、めっきレジスト１０６を塗布又は圧着し、現像
によりバンプ形成部を抜く。次に、（ｃ）電気めっきに
よりスタッドバンプ１０８を立ち上げる。その後、
（ｄ）めっきレジスト剥離後、薄層の導通層１０４をエ
ッチングで落とす。（ｅ）絶縁樹脂を塗布して絶縁層を
形成し、（ｆ）絶縁層上部を研磨し、研磨面１１０を平
坦にして配線層１１２を形成する工程による方法であ
る。
としては、ビア・ポスト方法がある。図６により説明す
ると、（ａ）コア配線板１００上に下層配線層１０２形
成後、（ｂ）無電解めっきで薄層の導通層１０４を全面
に析出、めっきレジスト１０６を塗布又は圧着し、現像
によりバンプ形成部を抜く。次に、（ｃ）電気めっきに
よりスタッドバンプ１０８を立ち上げる。その後、
（ｄ）めっきレジスト剥離後、薄層の導通層１０４をエ
ッチングで落とす。（ｅ）絶縁樹脂を塗布して絶縁層を
形成し、（ｆ）絶縁層上部を研磨し、研磨面１１０を平
坦にして配線層１１２を形成する工程による方法であ
る。
【０００５】しかし、上記工法においては、レジスト開
口部のみに通電メッキされるため、スタッド・バンプ構
造を有するビアの配置密度や、ワーク・サイズ内でのビ
アが中央または周辺にあるかの位置関係による電流密度
の相違から、一定の高さを有するバンプ形成がなされ
ず、過析出あるいは過小析出のバンプが生ずる場合があ
る。このため、絶縁層研磨時に、過析出バンプが研磨不
十分となるために突出部を形成したり、また、過小析出
のバンプ上に樹脂が残留してバンプの未露出部分が発生
し、層間の接続不良を引き起こす原因となる問題があっ
た。
口部のみに通電メッキされるため、スタッド・バンプ構
造を有するビアの配置密度や、ワーク・サイズ内でのビ
アが中央または周辺にあるかの位置関係による電流密度
の相違から、一定の高さを有するバンプ形成がなされ
ず、過析出あるいは過小析出のバンプが生ずる場合があ
る。このため、絶縁層研磨時に、過析出バンプが研磨不
十分となるために突出部を形成したり、また、過小析出
のバンプ上に樹脂が残留してバンプの未露出部分が発生
し、層間の接続不良を引き起こす原因となる問題があっ
た。
【０００６】また、スタッド・バンプ構造を形成するに
は、絶縁層厚み以上の厚みを有するバンプが必要である
ため、これに応じた厚みのめっきレジストを用いること
が必要であり、小径孔の場合現像が困難となる。また、
前述のフォト・ビア法、レーザー・ビア法と同様、現像
されたレジストの小径孔の孔底部分のめっき前処理が不
完全となり層間接続の信頼性に問題が発生する場合があ
る。
は、絶縁層厚み以上の厚みを有するバンプが必要である
ため、これに応じた厚みのめっきレジストを用いること
が必要であり、小径孔の場合現像が困難となる。また、
前述のフォト・ビア法、レーザー・ビア法と同様、現像
されたレジストの小径孔の孔底部分のめっき前処理が不
完全となり層間接続の信頼性に問題が発生する場合があ
る。
【０００７】さらに、小径のスタッド・バンプ１０８を
形成する場合、図７に示すようにスタッド・バンプの１
部分１１４が膨脹した壷型形状となるため、液状絶縁層
の塗布時にエア・トラップ１１６が発生して絶縁信頼性
に欠ける問題がある。
形成する場合、図７に示すようにスタッド・バンプの１
部分１１４が膨脹した壷型形状となるため、液状絶縁層
の塗布時にエア・トラップ１１６が発生して絶縁信頼性
に欠ける問題がある。
【０００８】そこで、ビルド・アップ・プリント配線板
にスタッド・バンプ構造をとり入れるオープン・エリア
・プロセッシング方式を用いた製法が公開されている。
特公平７−１００３０号公報は、スタッド・バンプ構造
を有するビルド・アップ・プリント配線板についての２
層金属エッチング法を開示する。図８に示すように、
（ａ）コア配線板１２０上に２層の異種金属１２２、１
２４を形成、ポジ型レジスト１２６を塗布し、（ｂ）ポ
ジ型レジスト１２６を露光／現像後、上側金属１２４を
エッチングし、ついで下側金属１２２をエッチングす
る。（ｃ）ポジ型レジスト１２６を再露光・現像後、上
層金属１２４をエッチングしてスタッド・バンプ１２８
を形成し、さらに絶縁樹脂１３０を塗布・硬化後、表層
を研磨面１３２まで研磨し、上層配線層１３４を形成す
るという方法が開示されている。
にスタッド・バンプ構造をとり入れるオープン・エリア
・プロセッシング方式を用いた製法が公開されている。
特公平７−１００３０号公報は、スタッド・バンプ構造
を有するビルド・アップ・プリント配線板についての２
層金属エッチング法を開示する。図８に示すように、
（ａ）コア配線板１２０上に２層の異種金属１２２、１
２４を形成、ポジ型レジスト１２６を塗布し、（ｂ）ポ
ジ型レジスト１２６を露光／現像後、上側金属１２４を
エッチングし、ついで下側金属１２２をエッチングす
る。（ｃ）ポジ型レジスト１２６を再露光・現像後、上
層金属１２４をエッチングしてスタッド・バンプ１２８
を形成し、さらに絶縁樹脂１３０を塗布・硬化後、表層
を研磨面１３２まで研磨し、上層配線層１３４を形成す
るという方法が開示されている。
【０００９】しかし、上記方法においては、２種類の金
属１２２，１２４を用いることより、金属を形成する工
程（メッキ）及びエッチング工程がそれぞれ独立に２種
類必要となることより、コスト・アップの要因となる。
また、２層金属のバンプ高さがあるため、エッチング工
程において、スタッド・バンプとなる上側金属１２４の
ボトム線幅が広がる傾向となり、上側金属１２４をレジ
スト代わりとした下側金属１２２のエッチングにおいて
ボトム線幅がさらに広がるため、図９に示すように下側
金属のパターンのランド１４０が隣接パターンの回路と
接触してショートしやすい。このため細線エッチングが
困難となる等の問題があった。
属１２２，１２４を用いることより、金属を形成する工
程（メッキ）及びエッチング工程がそれぞれ独立に２種
類必要となることより、コスト・アップの要因となる。
また、２層金属のバンプ高さがあるため、エッチング工
程において、スタッド・バンプとなる上側金属１２４の
ボトム線幅が広がる傾向となり、上側金属１２４をレジ
スト代わりとした下側金属１２２のエッチングにおいて
ボトム線幅がさらに広がるため、図９に示すように下側
金属のパターンのランド１４０が隣接パターンの回路と
接触してショートしやすい。このため細線エッチングが
困難となる等の問題があった。
【００１０】
【発明が解決しようとする課題】本発明の目的は、基板
銅箔を高精度の等方性エッチングによるエッチ・ダウン
手法で彫刻することにより、高い歩留まりでかつ従来の
プリント配線板の工程及び材料をそのまま使用可能とし
て、低コストで下層電気回路と上層回路との層間接続構
造体である小径のバンプ・ビアを形成することである。
銅箔を高精度の等方性エッチングによるエッチ・ダウン
手法で彫刻することにより、高い歩留まりでかつ従来の
プリント配線板の工程及び材料をそのまま使用可能とし
て、低コストで下層電気回路と上層回路との層間接続構
造体である小径のバンプ・ビアを形成することである。
【００１１】さらに本発明の目的は、樹脂と同一平面上
でバンプ・ビアと上層回路との接続を金属めっきにより
確保することにより、高い接続信頼性を得ることを可能
とすることである。
でバンプ・ビアと上層回路との接続を金属めっきにより
確保することにより、高い接続信頼性を得ることを可能
とすることである。
【００１２】さらに本発明の他の目的は、本発明にかか
る多層配線基板では、ビア内部が導体で充填かつ平坦化
された構造をとることにより、バンプ・ビアの上にバン
プ・ビアを設けて高密度配線にも対応でき、またバンプ
・ビア上にベア・チップ実装した場合においても高い接
続信頼性を確保し得ることである。
る多層配線基板では、ビア内部が導体で充填かつ平坦化
された構造をとることにより、バンプ・ビアの上にバン
プ・ビアを設けて高密度配線にも対応でき、またバンプ
・ビア上にベア・チップ実装した場合においても高い接
続信頼性を確保し得ることである。
【００１３】
【課題を解決するための手段】本発明の層間接続構造体
の要旨とするところは、下層電気回路と上層電気回路と
の層間接続であって、基板上に、金属層を積層したコア
配線板に、レジストパターン層を形成し、等方性エッチ
ングによるエッチ・ダウン法によりバンプ・ビアを形成
した後に、ポジ型レジストを露光・現像・エッチングに
よるバンプ・ビア下の下層パターン形成段階、絶縁樹脂
層の形成段階、絶縁層研磨・絶縁層粗化処理・銅めっき
による上層パターン形成段階によって構成されることに
ある。
の要旨とするところは、下層電気回路と上層電気回路と
の層間接続であって、基板上に、金属層を積層したコア
配線板に、レジストパターン層を形成し、等方性エッチ
ングによるエッチ・ダウン法によりバンプ・ビアを形成
した後に、ポジ型レジストを露光・現像・エッチングに
よるバンプ・ビア下の下層パターン形成段階、絶縁樹脂
層の形成段階、絶縁層研磨・絶縁層粗化処理・銅めっき
による上層パターン形成段階によって構成されることに
ある。
【００１４】本発明は、上記の構成をとることにより、
小径バンプ・ビアを低コストで高い歩留まりで形成する
ことを可能としたものであり、従来のビア・ポスト法の
ようなバンプ高さの不均一、接続信頼性上の問題を解決
し、また、２層金属エッチング法のような煩雑な工程を
経ることなく、高い接続信頼性を有する小径のバンプ・
ビアを低コストでかつ高歩留まりで得ることができる。
小径バンプ・ビアを低コストで高い歩留まりで形成する
ことを可能としたものであり、従来のビア・ポスト法の
ようなバンプ高さの不均一、接続信頼性上の問題を解決
し、また、２層金属エッチング法のような煩雑な工程を
経ることなく、高い接続信頼性を有する小径のバンプ・
ビアを低コストでかつ高歩留まりで得ることができる。
【００１５】
【発明の実施の形態】以下、本発明にかかる層間接続構
造体、多層配線基板及びそれらの形成製法について、実
施の形態を図面を用いて説明するが本発明はこれらに限
定されない。
造体、多層配線基板及びそれらの形成製法について、実
施の形態を図面を用いて説明するが本発明はこれらに限
定されない。
【００１６】なお、本発明における、「バンプ・ビア」
は、バンプ構造を有する層間接続構造体であって、従来
の多層配線板におけるビアの役割を有するものをいう。
は、バンプ構造を有する層間接続構造体であって、従来
の多層配線板におけるビアの役割を有するものをいう。
【００１７】また、本発明における「等方性エッチン
グ」とは、基板の金属層を、基板の中央部、端部にかか
わらず均一にエッチングすることをいう。
グ」とは、基板の金属層を、基板の中央部、端部にかか
わらず均一にエッチングすることをいう。
【００１８】さらに、本発明における「エッチ・ダウン
法」とは、高精度の等方性エッチングにより、均一な厚
さの金属層を残存させながら、本発明のバンプ・ビアを
形成する方法をいう。
法」とは、高精度の等方性エッチングにより、均一な厚
さの金属層を残存させながら、本発明のバンプ・ビアを
形成する方法をいう。
【００１９】図１（ａ）は、コア配線板１０にエッチン
グ・レジスト１２を露光し、現像した図である。コア配
線板は、基板１４に銅層１６が形成されている。基板１
４の材料は、特に限定されるものではなく、一般的なガ
ラス・エポキシの他、ポリエステル・ポリイミド等の合
成樹脂等の有機系、炭化珪素・アルミナ等のセラミック
ス系、またはメタル系、またはシリコン・ガラス等の無
機系、またはその複合系のいずれを用いてもよい。ま
た、用途に応じて適応する種々の厚さを有することがで
き、可撓性を有していてもよい。
グ・レジスト１２を露光し、現像した図である。コア配
線板は、基板１４に銅層１６が形成されている。基板１
４の材料は、特に限定されるものではなく、一般的なガ
ラス・エポキシの他、ポリエステル・ポリイミド等の合
成樹脂等の有機系、炭化珪素・アルミナ等のセラミック
ス系、またはメタル系、またはシリコン・ガラス等の無
機系、またはその複合系のいずれを用いてもよい。ま
た、用途に応じて適応する種々の厚さを有することがで
き、可撓性を有していてもよい。
【００２０】また、金属層１６に用いられる金属として
は、銅、アルミニウム、クロム等種々の金属を用い得る
が、高熱伝導及び大電流負荷の観点から銅が好ましく用
いられ得る。好ましい金属層１６の厚さは、４０μｍ以
上である。金属層１６は、金属フォイルを接着または圧
着して積層する、または湿式成膜プロセス等の金属めっ
きにより形成する。金属層はワーク・サイズ全面に均一
に形成する。この金属層は、その後エッチングにより形
成されるバンプ・ビア及び下層パターンの導体となるも
のであり、下層とバンプ・ビアが一体構造となっている
ため、下層パターン、バンプ、上層パターンの接続信頼
性を高く保持し得る。
は、銅、アルミニウム、クロム等種々の金属を用い得る
が、高熱伝導及び大電流負荷の観点から銅が好ましく用
いられ得る。好ましい金属層１６の厚さは、４０μｍ以
上である。金属層１６は、金属フォイルを接着または圧
着して積層する、または湿式成膜プロセス等の金属めっ
きにより形成する。金属層はワーク・サイズ全面に均一
に形成する。この金属層は、その後エッチングにより形
成されるバンプ・ビア及び下層パターンの導体となるも
のであり、下層とバンプ・ビアが一体構造となっている
ため、下層パターン、バンプ、上層パターンの接続信頼
性を高く保持し得る。
【００２１】上記レジスト１２は、従来当業者の周知で
ある方法により形成し得るが、例示するとドライ・レジ
ストを積層、または液状レジストを塗布、さらに、ＥＤ
レジストを電着する等の方法が可能である。
ある方法により形成し得るが、例示するとドライ・レジ
ストを積層、または液状レジストを塗布、さらに、ＥＤ
レジストを電着する等の方法が可能である。
【００２２】なお、レジスト厚は、３０μｍ以下、好ま
しくは２０μｍ以下、特に好ましくは１５μｍ以下であ
る。一般に、エッチング段階においては、第２図に示す
ように、レジスト厚み３２が増すに従って、バンプ周辺
部エッチング液３４の流速が増加し、単位時間あたりの
流量が増大する傾向となる。特に、レジスト厚が４０μ
ｍ以上となった場合は、エッチング過多によりバンプ下
の下層パターンの厚みが減少３４または消滅し、層内接
続の信頼性が低下するので好ましくない。
しくは２０μｍ以下、特に好ましくは１５μｍ以下であ
る。一般に、エッチング段階においては、第２図に示す
ように、レジスト厚み３２が増すに従って、バンプ周辺
部エッチング液３４の流速が増加し、単位時間あたりの
流量が増大する傾向となる。特に、レジスト厚が４０μ
ｍ以上となった場合は、エッチング過多によりバンプ下
の下層パターンの厚みが減少３４または消滅し、層内接
続の信頼性が低下するので好ましくない。
【００２３】エッチング・レジストを積層後は、バンプ
・ビア形成部分を残すように露光・現像し、レジスト領
域以外の金属層を露出する。
・ビア形成部分を残すように露光・現像し、レジスト領
域以外の金属層を露出する。
【００２４】次に、金属層のエッチ・ダウンを行う。具
体的には、エッチ・ダウンは、等し方性エッチングによ
り行う。本発明にかかる層間接続構造体を形成するに
は、形成されるバンプ・ビアの高さ及び下層配線層の厚
みを均一にする必要があり、エッチングの性能が特に重
要である。
体的には、エッチ・ダウンは、等し方性エッチングによ
り行う。本発明にかかる層間接続構造体を形成するに
は、形成されるバンプ・ビアの高さ及び下層配線層の厚
みを均一にする必要があり、エッチングの性能が特に重
要である。
【００２５】エッチング液の流量、流速、方向、及び浸
漬時間等を調整して基板に等方性エッチングを行う。例
えば、ＵＳＰ５，４８３，９８４号に記載される装置が
有効である。この装置においては、図３（ａ）に示すよ
うに、エッチング液を基板全体に一定流量に吐出させる
ヘッド５０からエッチング液を供給し、ヘッド５０の前
後にロールツーロール方式で円筒型のスキージーローラ
ー５２を設置し、その間隙を基板５４が移動（図中矢
印）することにより、エッチングが均一に行われる。
漬時間等を調整して基板に等方性エッチングを行う。例
えば、ＵＳＰ５，４８３，９８４号に記載される装置が
有効である。この装置においては、図３（ａ）に示すよ
うに、エッチング液を基板全体に一定流量に吐出させる
ヘッド５０からエッチング液を供給し、ヘッド５０の前
後にロールツーロール方式で円筒型のスキージーローラ
ー５２を設置し、その間隙を基板５４が移動（図中矢
印）することにより、エッチングが均一に行われる。
【００２６】また、図３（ｂ）に示すように、基板から
一定距離ｈをおいて一定の角度θで首振りしながらエッ
チング液を噴霧するスプレーノズル６０をローラーと垂
直にまたはやや傾斜させて設置し、基板の下側はコマロ
ーラー６２、基板の上側にあたる部分をスキージーロー
ラー６４を設置し、そのロールの間隙を基板６６が移動
するという装置も等方性エッチングに特に有効に適用さ
れる。スキージーローラーにより、基板上面のエッチン
グ液の流れを制御し流量分布の均一性を確保する。基板
からの距離ｈは、基板全体に均一にエッチング液が、噴
霧されるように基板からスプレーノズルの噴出口を離隔
するためのものであり、例えば約１００ｍｍ程度が適用
され得る。また、ノズルの首振りは、同様に基板全体に
均一にエッチング液が、噴霧されるためのもので、首振
りの角度θは、１５度〜２５度が適用され得る。また、
ノズルの噴射口からのエッチング液の噴射角δは、７０
度前後が適用され得る。
一定距離ｈをおいて一定の角度θで首振りしながらエッ
チング液を噴霧するスプレーノズル６０をローラーと垂
直にまたはやや傾斜させて設置し、基板の下側はコマロ
ーラー６２、基板の上側にあたる部分をスキージーロー
ラー６４を設置し、そのロールの間隙を基板６６が移動
するという装置も等方性エッチングに特に有効に適用さ
れる。スキージーローラーにより、基板上面のエッチン
グ液の流れを制御し流量分布の均一性を確保する。基板
からの距離ｈは、基板全体に均一にエッチング液が、噴
霧されるように基板からスプレーノズルの噴出口を離隔
するためのものであり、例えば約１００ｍｍ程度が適用
され得る。また、ノズルの首振りは、同様に基板全体に
均一にエッチング液が、噴霧されるためのもので、首振
りの角度θは、１５度〜２５度が適用され得る。また、
ノズルの噴射口からのエッチング液の噴射角δは、７０
度前後が適用され得る。
【００２７】なお、エッチング液としては、金属が銅の
場合、例えば、塩化第２鉄または塩化第２銅の溶液が使
用され得る。
場合、例えば、塩化第２鉄または塩化第２銅の溶液が使
用され得る。
【００２８】上記エッチングにより、図１（ｂ）に示す
ように、必要なバンプ・ビアの高さが得られ、かつ表層
金属１８の厚みが残存する状態でエッチングを停止し
て、バンプ・ビア２０を形成する。また残存させる表層
金属１８の層厚は、層内接続の信頼性を確保するために
は、少なくとも１０μｍ以上である。
ように、必要なバンプ・ビアの高さが得られ、かつ表層
金属１８の厚みが残存する状態でエッチングを停止し
て、バンプ・ビア２０を形成する。また残存させる表層
金属１８の層厚は、層内接続の信頼性を確保するために
は、少なくとも１０μｍ以上である。
【００２９】形成されるバンプ・ビアは、形状が上底部
より下底部の径が大きい台形状となる。このため、絶縁
樹脂を液状のものを用いても、ビア・ポスト法のよう
に、エア・トラップが発生することはない。また、上層
パターンの位置ずれに対する許容量が大きいため、ラン
ド径を小さく設計し得る。接続部の径は、従来のビアで
は、１００μｍ以上のものが一般的であり、９０μｍ以
下では充分な接続信頼性が得られない場合があったのに
対し、本発明にかかるバンプ・ビアの接続部である上底
部の径は、１００μｍ以下、さらには５０μｍ以下であ
っても、高い接続信頼性を得ることが可能であり高密度
実装要求に充分対応し得る。
より下底部の径が大きい台形状となる。このため、絶縁
樹脂を液状のものを用いても、ビア・ポスト法のよう
に、エア・トラップが発生することはない。また、上層
パターンの位置ずれに対する許容量が大きいため、ラン
ド径を小さく設計し得る。接続部の径は、従来のビアで
は、１００μｍ以上のものが一般的であり、９０μｍ以
下では充分な接続信頼性が得られない場合があったのに
対し、本発明にかかるバンプ・ビアの接続部である上底
部の径は、１００μｍ以下、さらには５０μｍ以下であ
っても、高い接続信頼性を得ることが可能であり高密度
実装要求に充分対応し得る。
【００３０】次に、バンプ及び下層金属表面にエッチン
グ・レジストを生膜する前に、金属とレジストの密着性
を確保するために金属表面を疎化する前処理を行う。こ
の場合の前処理は、形成されたバンプ・ビアが損なわれ
るおそれがあるためバフ等による機械的な研磨は行わ
ず、例えば、酸化アルミニウムの砥粒を含む高圧水を噴
射させるジェットスクラブや、ケミカル・エッチング等
の方法により行い得る。
グ・レジストを生膜する前に、金属とレジストの密着性
を確保するために金属表面を疎化する前処理を行う。こ
の場合の前処理は、形成されたバンプ・ビアが損なわれ
るおそれがあるためバフ等による機械的な研磨は行わ
ず、例えば、酸化アルミニウムの砥粒を含む高圧水を噴
射させるジェットスクラブや、ケミカル・エッチング等
の方法により行い得る。
【００３１】前処理を施した後、図１（ｃ）に示すよう
に、ポジ型電着レジスト２２を成膜し、露光・現像す
る。
に、ポジ型電着レジスト２２を成膜し、露光・現像す
る。
【００３２】レジストの成膜は、ポジ型電着レジスト２
２により行うことが好ましい。ポジ型電着レジストは、
当業者が公知の電着機構により成膜し得る(Jeff Doubra
va et.al. CIRCUITREE／ May 1995)。他のレジスト形成
法であるドライ・レジストや液状レジストでは、バンプ
側面に表面と同様の厚みのレジストを確実に成膜するこ
とができないため、バンプ・ビアを安定して形成するこ
とができない。また、ネガ型電着レジストを用いた場合
は、バンプ側面のレジストが露光されないため、現像の
際に溶解しバンプもエッチングされてしまう等の不都合
が生じる。
２により行うことが好ましい。ポジ型電着レジストは、
当業者が公知の電着機構により成膜し得る(Jeff Doubra
va et.al. CIRCUITREE／ May 1995)。他のレジスト形成
法であるドライ・レジストや液状レジストでは、バンプ
側面に表面と同様の厚みのレジストを確実に成膜するこ
とができないため、バンプ・ビアを安定して形成するこ
とができない。また、ネガ型電着レジストを用いた場合
は、バンプ側面のレジストが露光されないため、現像の
際に溶解しバンプもエッチングされてしまう等の不都合
が生じる。
【００３３】ポジ型電着レジストを用いた製膜は上記の
ような問題がなく、さらに均一な厚みでレジストを形成
することが可能である。具体的には、ポジ型電着レジス
トを用いた製膜はフォトレジストの種類によってアニオ
ン型、カチオン型に分類されるが基本的に双方用い得
る。アニオン型では、カルボン酸樹脂等を水溶化あるい
は水分散化して用い、基板を陽極に、対極としてたとえ
ばステンレス板を陰極として使用して直流電流を通じる
と、基板上にレジスト膜が製膜される。また、カチオン
型では、アミン樹脂等を用いて、アニオン型とは逆に基
板を陰極としステンレス板を陽極にしてレジスト膜を形
成する。
ような問題がなく、さらに均一な厚みでレジストを形成
することが可能である。具体的には、ポジ型電着レジス
トを用いた製膜はフォトレジストの種類によってアニオ
ン型、カチオン型に分類されるが基本的に双方用い得
る。アニオン型では、カルボン酸樹脂等を水溶化あるい
は水分散化して用い、基板を陽極に、対極としてたとえ
ばステンレス板を陰極として使用して直流電流を通じる
と、基板上にレジスト膜が製膜される。また、カチオン
型では、アミン樹脂等を用いて、アニオン型とは逆に基
板を陰極としステンレス板を陽極にしてレジスト膜を形
成する。
【００３４】露光に散乱光を用いた場合は、光の回り込
みにより一定幅以下の細線パターンの形成が不可能とな
るため、バンプ下の下層パターンを残すためには、露光
は平行光露光により行う。
みにより一定幅以下の細線パターンの形成が不可能とな
るため、バンプ下の下層パターンを残すためには、露光
は平行光露光により行う。
【００３５】また、上記平行光露光は、本発明にかかる
製法によりバンプの高さが均一であるため、その面を基
準としてガラス・マスクを吸着させ、その下の下層パタ
ーンとは一定の距離を保ちながら非接触露光を行い得
る。本発明にかかるバンプ・ビアの製造方法により、バ
ンプ・ビアの高さが一定でありマスクと回路パターンと
の距離を一定に保持し得るため、光の屈折による回路幅
の変動現象が生じない。このため、上記平行光露光が非
接触露光であっても細線パターンを確実に形成すること
が可能である。従って、例えば２０μｍ以下の細線パタ
ーンも可能とする。
製法によりバンプの高さが均一であるため、その面を基
準としてガラス・マスクを吸着させ、その下の下層パタ
ーンとは一定の距離を保ちながら非接触露光を行い得
る。本発明にかかるバンプ・ビアの製造方法により、バ
ンプ・ビアの高さが一定でありマスクと回路パターンと
の距離を一定に保持し得るため、光の屈折による回路幅
の変動現象が生じない。このため、上記平行光露光が非
接触露光であっても細線パターンを確実に形成すること
が可能である。従って、例えば２０μｍ以下の細線パタ
ーンも可能とする。
【００３６】上記レジストを現像した後、図１（ｄ）に
示すように、残存させた表層金属１８をエッチングし、
下層パターン２４を形成する。また、図１（ｃ）におけ
るレジスト径及びエッチング量を調整することによりバ
ンプ・ビア下のランドを最小に押さえることができ下層
パターンの配線密度を高くすることが可能である。
示すように、残存させた表層金属１８をエッチングし、
下層パターン２４を形成する。また、図１（ｃ）におけ
るレジスト径及びエッチング量を調整することによりバ
ンプ・ビア下のランドを最小に押さえることができ下層
パターンの配線密度を高くすることが可能である。
【００３７】次に、図１（ｅ）に示すように絶縁層２６
を積層または塗布により形成する。
を積層または塗布により形成する。
【００３８】絶縁層２６は、通常公知の層形成方法を用
い得る。例えば、液状の絶縁樹脂を塗布後硬化して形成
し得る。しかし、絶縁層２６形成のより好ましい方法
は、シート状の半硬化状態の樹脂または樹脂付き銅箔を
金属板で押え真空熱プレスにより、絶縁層２６を形成す
る方法である。本発明にかかるバンプ・ビアの高さが均
一であるため、上記プレスにより金属板に押さえられ、
バンプ・ビア上に残存する絶縁樹脂は非常に薄層とな
る。このため、研磨工程を最小限に押さえることがで
き、絶縁層厚のばらつきが少ないためより安定した絶縁
性を保証され得る。また、絶縁樹脂の溶融ー硬化過程に
おいて常時真空引きをしているため、エア・トラップに
よるボイド不良が発生しにくく、絶縁信頼性確保の観点
からも優れた方法である。半硬化性状態の樹脂として
は、種々の公知のものを用い得るが、エポキシ系樹脂、
アクリル系樹脂、ポリイミド系樹脂等が例示され得る。
特に絶縁性の高い樹脂を選択すれば、絶縁層の層厚を小
さくすることができるため、本発明にかかるバンプ・ビ
アの高さを低く押さえことができ、より小径のバンプ・
ビアの形成を可能とする。
い得る。例えば、液状の絶縁樹脂を塗布後硬化して形成
し得る。しかし、絶縁層２６形成のより好ましい方法
は、シート状の半硬化状態の樹脂または樹脂付き銅箔を
金属板で押え真空熱プレスにより、絶縁層２６を形成す
る方法である。本発明にかかるバンプ・ビアの高さが均
一であるため、上記プレスにより金属板に押さえられ、
バンプ・ビア上に残存する絶縁樹脂は非常に薄層とな
る。このため、研磨工程を最小限に押さえることがで
き、絶縁層厚のばらつきが少ないためより安定した絶縁
性を保証され得る。また、絶縁樹脂の溶融ー硬化過程に
おいて常時真空引きをしているため、エア・トラップに
よるボイド不良が発生しにくく、絶縁信頼性確保の観点
からも優れた方法である。半硬化性状態の樹脂として
は、種々の公知のものを用い得るが、エポキシ系樹脂、
アクリル系樹脂、ポリイミド系樹脂等が例示され得る。
特に絶縁性の高い樹脂を選択すれば、絶縁層の層厚を小
さくすることができるため、本発明にかかるバンプ・ビ
アの高さを低く押さえことができ、より小径のバンプ・
ビアの形成を可能とする。
【００３９】樹脂付き銅箔を積層した場合は、エッチン
グにより表面の銅箔を除去する。その後、図１（ｆ）に
示すように、バンプ・ビア頭部を露出させるために研磨
を行う。研磨は従来公知の方法により行い得るが、バフ
研磨機、ベルト・サンダー等による研磨が例示される。
絶縁層上層を研磨面２８まで研磨後、過マンガン酸ナト
リウム等による絶縁層表面の粗化処理後、金属めっきし
て上層パターン３０を形成する。
グにより表面の銅箔を除去する。その後、図１（ｆ）に
示すように、バンプ・ビア頭部を露出させるために研磨
を行う。研磨は従来公知の方法により行い得るが、バフ
研磨機、ベルト・サンダー等による研磨が例示される。
絶縁層上層を研磨面２８まで研磨後、過マンガン酸ナト
リウム等による絶縁層表面の粗化処理後、金属めっきし
て上層パターン３０を形成する。
【００４０】以上のように形成されるバンプ・ビアは、
内部構造が均一でありまた上底部が平坦化されているた
め、さらに同一形状のバンプ・ビアを複数積層すること
が可能である。
内部構造が均一でありまた上底部が平坦化されているた
め、さらに同一形状のバンプ・ビアを複数積層すること
が可能である。
【００４１】図４（ａ）は、本発明にかかる多層配線基
板の実施例であり、上記形成方法により形成されたバン
プ・ビアの上に、さらに同一構造のバンプ・ビアを積層
する構造を有する多層配線基板である。図５にその形成
方法を示す。この多層配線基板は、まず図４（ａ）に示
すように、上記製造されたバンプ・ビア４０の上層に金
属層１６をめっきにより積層する。下層配線との接続信
頼性の観点より、めっきによる金属層形成が好ましい。
めっきの厚さは、５０〜９０μｍが好ましい。用いられ
る金属は、銅、アルミニウム、クロム等種々の金属を用
い得るが、高熱伝導及び大電流負荷の観点から銅が好ま
しく用いられ得る。その後上記説明したように、レジス
トパターン層１２を形成し（５図（ａ））、等方性エッ
チングによりバンプ・ビア２０を形成後（５図
（ｂ））、ポジ型電着レジスト２２を露光・現像・エッ
チングによるバンプ・ビア下の下層パターン２４形成段
階（５図（ｃ），５図（ｄ））、絶縁樹脂層２６の形成
段階（５図（ｅ））、絶縁層研磨・絶縁層粗化処理・銅
めっきによる上層パターン３０形成段階（５図（ｆ））
によって本発明にかかる多層配線基板４２が製造され
る。本発明にかかる多層配線基板は、上記の製造法によ
りバンプ・ビアを２以上積層し多層構造とし得る。
板の実施例であり、上記形成方法により形成されたバン
プ・ビアの上に、さらに同一構造のバンプ・ビアを積層
する構造を有する多層配線基板である。図５にその形成
方法を示す。この多層配線基板は、まず図４（ａ）に示
すように、上記製造されたバンプ・ビア４０の上層に金
属層１６をめっきにより積層する。下層配線との接続信
頼性の観点より、めっきによる金属層形成が好ましい。
めっきの厚さは、５０〜９０μｍが好ましい。用いられ
る金属は、銅、アルミニウム、クロム等種々の金属を用
い得るが、高熱伝導及び大電流負荷の観点から銅が好ま
しく用いられ得る。その後上記説明したように、レジス
トパターン層１２を形成し（５図（ａ））、等方性エッ
チングによりバンプ・ビア２０を形成後（５図
（ｂ））、ポジ型電着レジスト２２を露光・現像・エッ
チングによるバンプ・ビア下の下層パターン２４形成段
階（５図（ｃ），５図（ｄ））、絶縁樹脂層２６の形成
段階（５図（ｅ））、絶縁層研磨・絶縁層粗化処理・銅
めっきによる上層パターン３０形成段階（５図（ｆ））
によって本発明にかかる多層配線基板４２が製造され
る。本発明にかかる多層配線基板は、上記の製造法によ
りバンプ・ビアを２以上積層し多層構造とし得る。
【００４２】上記形成方法により形成されたバンプ・ビ
ア及び多層配線基板は、第４図（ｂ）に示すように、ベ
ア・チップ実装する際に、フォト・ビア等の従来法では
必要であったビア内の充填工程を省くことができ、本発
明にかかるバンプ・ビア４０及び多層配線基板に、直接
ソルダーバンプ４４形成後ベア・チップ４６を搭載する
ことが可能となる。
ア及び多層配線基板は、第４図（ｂ）に示すように、ベ
ア・チップ実装する際に、フォト・ビア等の従来法では
必要であったビア内の充填工程を省くことができ、本発
明にかかるバンプ・ビア４０及び多層配線基板に、直接
ソルダーバンプ４４形成後ベア・チップ４６を搭載する
ことが可能となる。
【００４３】以上のようにして、本発明にかかる実施の
形態を図面により説明したが、本発明は図示あるいは例
示した事項に限定されず、上記図面による説明は、基板
の片面に多層配線層を形成したが、基板の両面に形成し
得る等、その趣旨を逸脱しない範囲内で、当業者の知識
に基づき種々なる改良、修正、変形を加えた態様で実施
し得るものである。
形態を図面により説明したが、本発明は図示あるいは例
示した事項に限定されず、上記図面による説明は、基板
の片面に多層配線層を形成したが、基板の両面に形成し
得る等、その趣旨を逸脱しない範囲内で、当業者の知識
に基づき種々なる改良、修正、変形を加えた態様で実施
し得るものである。
【００４４】
【発明の効果】本発明にかかるバンプ・ビア及び多層配
線基板の製造方法によれば、低コストで小径ビア表面が
完全に平坦構造となるため、ビア上にソルダーバンプを
設ける場合に、従来必要であったビア・フィル工程が不
要となる。従って、さらなる高密度配線に必要となるビ
ルドアップ多層積層板の構造を容易にとることが可能で
ある。
線基板の製造方法によれば、低コストで小径ビア表面が
完全に平坦構造となるため、ビア上にソルダーバンプを
設ける場合に、従来必要であったビア・フィル工程が不
要となる。従って、さらなる高密度配線に必要となるビ
ルドアップ多層積層板の構造を容易にとることが可能で
ある。
【００４５】また、従来のビア形状とは逆にビアの頭部
が小径となるため、上層パターンの位置ずれの許容量が
大きく、そのためランド径を小さく設計することが可能
である。
が小径となるため、上層パターンの位置ずれの許容量が
大きく、そのためランド径を小さく設計することが可能
である。
【００４６】さらに、絶縁樹脂層の形成段階において露
光・現像工程が不要となるため、従来法であるフォト・
ビア法のように感光性樹脂を用いる必要がなくなり、樹
脂選択性が広がる。
光・現像工程が不要となるため、従来法であるフォト・
ビア法のように感光性樹脂を用いる必要がなくなり、樹
脂選択性が広がる。
【００４７】
【００４８】
【図１】本発明にかかる多層積層板の製造方法の１例で
ある。
ある。
【００４９】
【図２】本発明にかかる製法の、レジスト厚みとエッチ
ング流量との関係を示した模式図である。
ング流量との関係を示した模式図である。
【００５０】
【図３】本発明にかかる等方性エッチング装置の例であ
る。
る。
【００５１】
【図４】本発明にかかる多層積層板の実施例である。
【００５２】
【図５】本発明にかかる多層積層板の製造方法の１例で
ある。
ある。
【００５３】
【図６】従来技術である、ビア・ポスト法の例である。
【００５４】
【図７】ビア・ポスト法による、エア・トラップの発生
を示した図である。
を示した図である。
【００５５】
【図８】従来技術である、２層金属エッチング法の例で
ある。
ある。
【００５６】
【図９】従来技術である、２層金属エッチング法のパタ
ーン・ショートの例である。
ーン・ショートの例である。
【００５７】
１０；コア配線板 １２；エッチング・レジスト １４；基板 １６；金属層 １８；表層銅 ２０；バンプ・ビア ２２；ポジ型レジスト ２４；下層パターン ２６；絶縁層 ２８；研磨面 ３０；上層パターン ３２；レジスト厚み ３４；エッチング液 ４０；バンプ・ビア ４２；多層配線基板 ４４；ソルダーバンプ ４６；ベア・チップ ５０；ヘッド部分 ５２；スキージー・ローラー ５４；基板 ６０；スプレーノズル ６２；コマ・ローラー ６４；スキージー・ローラー ６６；基板 １００；コア配線板 １０２；下層配線層 １０４；導通層 １０６；めっきレジスト １０８；スタッド・バンプ １１０；研磨面 １１２；配線層 １１４；膨脹部分 １１６；エア・トラップ １２０；コア配線板 １２２；下側金属 １２４；上側金属 １２６；ポジ型レジスト １２８；スタッド・バンプ １３０；絶縁樹脂 １３２；研磨面 １３４；上層配線層 １４０；ランド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年３月５日（１９９９．３．５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 貴 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 Ｆターム(参考） 5E317 AA24 BB01 BB12 CC31 CD05 CD25 GG05 GG14 GG17 5E346 AA02 AA03 CC02 CC08 CC16 CC32 CC54 CC55 DD22 DD32 EE33 FF01 FF22 GG17 GG22 GG23 GG27 GG28 HH07 HH25 HH26 HH33
Claims (13)
- 【請求項１】下層電気回路と上層電気回路との層間接続
であって、（ａ）基板の片面または両面に、金属層を積
層してなるコア配線板を準備するステップ、（ｂ）前記
コア配線板に、エッチングレジストを形成し、層間接続
部分にレジストパターンを残して、露光し、現像するス
テップと、（ｃ）前記金属層の等方性エッチングによ
り、バンプ・ビアを形成し、かつ下層金属層を残存させ
るステップと、（ｄ）ポジ型電着レジスト膜を形成し、
露光、現像し、エッチングによりバンプ・ビア下の下層
パターンを形成するステップと、（ｅ）絶縁樹脂の形成
ステップ、および（ｆ）絶縁層研磨、絶縁層粗化処理、
金属めっきによる上層パターン形成ステップとで構成さ
れることを特徴とする層間接続構造体の形成方法。 - 【請求項２】（ａ）基板に金属層を積層してなるコア配
線板を準備するステップにおいて、前記金属層が銅層で
ある請求項１に記載する層間接続構造体の形成方法。 - 【請求項３】（ｂ）コア配線板に、エッチングレジスト
を形成し、バンプ・ビア形成部分にレジストパターン層
を残して、露光し、現像するステップにおいて、上記エ
ッチングレジストの厚さが、３０μｍ以下である請求項
１に記載する層間接続構造体の形成方法。 - 【請求項４】（ｃ）前記金属層の等方性エッチングによ
り、バンプ・ビアを形成し、かつ下層金属層を残存させ
るステップにおいて、前記金属層のエッチングが、エッ
チ・ダウン法によるエッチングである請求項１に記載す
る層間接続構造体の形成方法。 - 【請求項５】 等方性エッチングによるエッチ・ダウン
法によるエッチングが、下層金属層を少なくとも１０μ
ｍ残存した状態までエッチングする請求項４に記載する
層間接続構造体の形成方法。 - 【請求項６】（ｃ）前記金属層の等方性エッチングによ
り、バンプ・ビアを形成し、かつ表層金属を残存させる
ステップにおいて、前記形成されたバンプ・ビア上底部
の直径が、１００μｍ以下とする請求項１に記載する層
間接続構造体の形成方法。 - 【請求項７】（ｄ）ポジ型電着レジスト膜を形成し、露
光、現像し、エッチングによりバンプ・ビア下の下層パ
ターンを形成するステップにおいて、該露光が、平行光
露光である工程である請求項１に記載する層間接続構造
体の形成方法。 - 【請求項８】 前記平行光露光が、非接触光露光である
請求項７に記載する層間接続構造体の形成方法。 - 【請求項９】（ｆ）絶縁層形成ステップが、半硬化性樹
脂を金属板で押さえ、真空熱プレスにより絶縁層を形成
するステップである請求項１に記載する層間接続構造体
の形成方法。 - 【請求項１０】 請求項１乃至請求項９のいずれかに記
載する方法により形成される層間接続構造体。 - 【請求項１１】 請求項１０に記載される層間接続構造
体の上に、さらに１以上の請求項１０に記載される層間
接続構造体を積層する多層配線基板の形成方法。 - 【請求項１２】 前記層間接続構造体の上の金属層が金
属めっきされて積層される請求項１１に記載する多層配
線基板の形成方法。 - 【請求項１３】 請求項１１または請求項１２に記載す
る多層配線基板の製造方法により形成された多層配線基
板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028736A JP3137186B2 (ja) | 1999-02-05 | 1999-02-05 | 層間接続構造体、多層配線基板およびそれらの形成方法 |
| TW089100417A TWI243007B (en) | 1999-02-05 | 2000-01-12 | Inter-layer connection structure, multi-layer printed circuit board, and production processes therefor |
| US09/498,222 US6589870B1 (en) | 1999-02-05 | 2000-02-04 | Inter-layer connection structure, multilayer printed circuit board and production processes therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028736A JP3137186B2 (ja) | 1999-02-05 | 1999-02-05 | 層間接続構造体、多層配線基板およびそれらの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000228580A true JP2000228580A (ja) | 2000-08-15 |
| JP3137186B2 JP3137186B2 (ja) | 2001-02-19 |
Family
ID=12256722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11028736A Expired - Fee Related JP3137186B2 (ja) | 1999-02-05 | 1999-02-05 | 層間接続構造体、多層配線基板およびそれらの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6589870B1 (ja) |
| JP (1) | JP3137186B2 (ja) |
| TW (1) | TWI243007B (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1313214A2 (en) * | 2001-11-16 | 2003-05-21 | TDK Corporation | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
| JP2003209360A (ja) * | 2002-01-15 | 2003-07-25 | Ykc:Kk | 多層配線基板の製造方法及び多層配線基板 |
| EP1337136A2 (en) * | 2002-02-18 | 2003-08-20 | North Corporation | Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate |
| WO2003098984A1 (fr) * | 2002-05-21 | 2003-11-27 | Daiwa Co., Ltd. | Structure d'interconnexion entre couches et procede de fabrication associe |
| KR20030095758A (ko) * | 2002-06-14 | 2003-12-24 | 주식회사 심텍 | 비어 스터드 형성방법 |
| KR100462835B1 (ko) * | 2002-10-24 | 2004-12-23 | 대덕전자 주식회사 | 금속 범프를 이용한 인쇄 회로 기판 제조 방법 |
| WO2005004568A1 (ja) * | 2003-07-01 | 2005-01-13 | Tokyo Electron Limited | 多層配線基板を形成するための配線基板部材、その製造方法および多層配線基板 |
| JP2005045191A (ja) * | 2003-07-04 | 2005-02-17 | North:Kk | 配線回路基板の製造方法、及び多層配線基板の製造方法 |
| JP2006032462A (ja) * | 2004-07-13 | 2006-02-02 | Shinko Electric Ind Co Ltd | 配線形成方法 |
| JP2009016518A (ja) * | 2007-07-04 | 2009-01-22 | Denki Kagaku Kogyo Kk | 多層配線基板 |
| JP2009088572A (ja) * | 2009-01-26 | 2009-04-23 | Tessera Interconnect Materials Inc | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
| JP2009111417A (ja) * | 2009-01-13 | 2009-05-21 | Tessera Interconnect Materials Inc | 配線回路基板 |
| US7829265B2 (en) | 2006-05-25 | 2010-11-09 | Fujikura Ltd. | Printed wiring board, method for forming the printed wiring board, and board interconnection structure |
| WO2011058978A1 (ja) * | 2009-11-10 | 2011-05-19 | 株式会社フジクラ | 配線基板の製造方法 |
| JP2013175792A (ja) * | 2013-06-10 | 2013-09-05 | Murata Mfg Co Ltd | 配線基板の製造方法 |
| JP2013247357A (ja) * | 2012-05-29 | 2013-12-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 一体的階段状スタック構造体を備えた多層電子構造体 |
| JP2013251519A (ja) * | 2012-05-30 | 2013-12-12 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 厚さ方向同軸構造体を備えた多層電子構造体 |
| JP2019207927A (ja) * | 2018-05-29 | 2019-12-05 | Tdk株式会社 | プリント配線板およびその製造方法 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111185A (ja) * | 2000-10-03 | 2002-04-12 | Sony Chem Corp | バンプ付き配線回路基板及びその製造方法 |
| EP1525630A2 (de) * | 2002-07-29 | 2005-04-27 | Siemens Aktiengesellschaft | Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu |
| US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
| US8641913B2 (en) * | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
| US7462936B2 (en) * | 2003-10-06 | 2008-12-09 | Tessera, Inc. | Formation of circuitry with modification of feature height |
| US8207604B2 (en) * | 2003-12-30 | 2012-06-26 | Tessera, Inc. | Microelectronic package comprising offset conductive posts on compliant layer |
| US7413995B2 (en) * | 2004-08-23 | 2008-08-19 | Intel Corporation | Etched interposer for integrated circuit devices |
| US7049208B2 (en) * | 2004-10-11 | 2006-05-23 | Intel Corporation | Method of manufacturing of thin based substrate |
| US7358444B2 (en) * | 2004-10-13 | 2008-04-15 | Intel Corporation | Folded substrate with interposer package for integrated circuit devices |
| US20060097370A1 (en) * | 2004-10-21 | 2006-05-11 | International Business Machines Corporation | Stepped integrated circuit packaging and mounting |
| KR101274531B1 (ko) * | 2005-06-20 | 2013-06-13 | 도레이 카부시키가이샤 | 전자파 실드 시트의 제조 방법, 이 방법에 의해 제조된전자파 실드 시트, 그리고 이를 사용한 필터 및 디스플레이 |
| US7495330B2 (en) * | 2005-06-30 | 2009-02-24 | Intel Corporation | Substrate connector for integrated circuit devices |
| TWI378517B (en) * | 2006-02-27 | 2012-12-01 | Chipmos Technologies Inc | Bumping process |
| AT9550U1 (de) * | 2006-06-09 | 2007-11-15 | Austria Tech & System Tech | Verfahren zur herstellung einer leitenden bzw. leitfähigen stuktur und struktur |
| US8558379B2 (en) | 2007-09-28 | 2013-10-15 | Tessera, Inc. | Flip chip interconnection with double post |
| US20100044860A1 (en) * | 2008-08-21 | 2010-02-25 | Tessera Interconnect Materials, Inc. | Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer |
| EP2244291A1 (en) * | 2009-04-20 | 2010-10-27 | Nxp B.V. | Multilevel interconnection system |
| KR101673593B1 (ko) * | 2009-12-11 | 2016-11-08 | 엘지이노텍 주식회사 | 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법 |
| US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| TWI420993B (zh) * | 2010-10-28 | 2013-12-21 | Zhen Ding Technology Co Ltd | 電路板製作方法 |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| JP2013106032A (ja) * | 2011-11-14 | 2013-05-30 | Sda Co Ltd | クリアランス・フィリング・ｐｃｂ及びその製造方法 |
| US9263839B2 (en) | 2012-12-28 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for an improved fine pitch joint |
| US10015888B2 (en) * | 2013-02-15 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect joint protective layer apparatus and method |
| US9257333B2 (en) | 2013-03-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures and methods of forming same |
| KR20140067723A (ko) * | 2012-11-27 | 2014-06-05 | 삼성전기주식회사 | 절연층 도통방법 |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| TWI825648B (zh) * | 2022-03-31 | 2023-12-11 | 欣興電子股份有限公司 | 電路板及其製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0710030B2 (ja) * | 1990-05-18 | 1995-02-01 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層配線基板の製造方法 |
| JPH0636472B2 (ja) * | 1990-05-28 | 1994-05-11 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層配線基板の製造方法 |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
| US5305519A (en) * | 1991-10-24 | 1994-04-26 | Kawasaki Steel Corporation | Multilevel interconnect structure and method of manufacturing the same |
| US5483984A (en) | 1992-07-10 | 1996-01-16 | Donlan, Jr.; Fraser P. | Fluid treatment apparatus and method |
| JP2656891B2 (ja) | 1993-06-22 | 1997-09-24 | ヤンマー農機株式会社 | Ｈｓｔ走行装置を具備する作業車の操作部構造 |
| US5738797A (en) * | 1996-05-17 | 1998-04-14 | Ford Global Technologies, Inc. | Three-dimensional multi-layer circuit structure and method for forming the same |
| US5883219A (en) * | 1997-05-29 | 1999-03-16 | International Business Machines Corporation | Integrated circuit device and process for its manufacture |
| US6119338A (en) * | 1998-03-19 | 2000-09-19 | Industrial Technology Research Institute | Method for manufacturing high-density multilayer printed circuit boards |
-
1999
- 1999-02-05 JP JP11028736A patent/JP3137186B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-12 TW TW089100417A patent/TWI243007B/zh not_active IP Right Cessation
- 2000-02-04 US US09/498,222 patent/US6589870B1/en not_active Expired - Fee Related
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1313214B1 (en) * | 2001-11-16 | 2020-02-26 | SnapTrack, Inc. | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
| EP1313214A2 (en) * | 2001-11-16 | 2003-05-21 | TDK Corporation | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
| JP2003209360A (ja) * | 2002-01-15 | 2003-07-25 | Ykc:Kk | 多層配線基板の製造方法及び多層配線基板 |
| EP1337136A2 (en) * | 2002-02-18 | 2003-08-20 | North Corporation | Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate |
| CN100334928C (zh) * | 2002-02-18 | 2007-08-29 | 德塞拉互连材料股份有限公司 | 布线膜间连接件及其制造方法以及多层布线基板制造方法 |
| WO2003098984A1 (fr) * | 2002-05-21 | 2003-11-27 | Daiwa Co., Ltd. | Structure d'interconnexion entre couches et procede de fabrication associe |
| KR20030095758A (ko) * | 2002-06-14 | 2003-12-24 | 주식회사 심텍 | 비어 스터드 형성방법 |
| KR100462835B1 (ko) * | 2002-10-24 | 2004-12-23 | 대덕전자 주식회사 | 금속 범프를 이용한 인쇄 회로 기판 제조 방법 |
| WO2005004568A1 (ja) * | 2003-07-01 | 2005-01-13 | Tokyo Electron Limited | 多層配線基板を形成するための配線基板部材、その製造方法および多層配線基板 |
| JP2005045191A (ja) * | 2003-07-04 | 2005-02-17 | North:Kk | 配線回路基板の製造方法、及び多層配線基板の製造方法 |
| JP4515177B2 (ja) * | 2004-07-13 | 2010-07-28 | 新光電気工業株式会社 | 配線形成方法 |
| JP2006032462A (ja) * | 2004-07-13 | 2006-02-02 | Shinko Electric Ind Co Ltd | 配線形成方法 |
| US7829265B2 (en) | 2006-05-25 | 2010-11-09 | Fujikura Ltd. | Printed wiring board, method for forming the printed wiring board, and board interconnection structure |
| US8222531B2 (en) | 2006-05-25 | 2012-07-17 | Fujikura Ltd. | Printed wiring board, method for forming the printed wiring board, and board interconnection structure |
| US8492657B2 (en) | 2006-05-25 | 2013-07-23 | Fujikura Ltd. | Printed wiring board, method for forming the printed wiring board, and board interconnection structure |
| US7964800B2 (en) | 2006-05-25 | 2011-06-21 | Fujikura Ltd. | Printed wiring board, method for forming the printed wiring board, and board interconnection structure |
| JP2009016518A (ja) * | 2007-07-04 | 2009-01-22 | Denki Kagaku Kogyo Kk | 多層配線基板 |
| JP4603080B2 (ja) * | 2009-01-13 | 2010-12-22 | テセラ・インターコネクト・マテリアルズ，インコーポレイテッド | 配線回路基板 |
| JP2009111417A (ja) * | 2009-01-13 | 2009-05-21 | Tessera Interconnect Materials Inc | 配線回路基板 |
| JP4603081B2 (ja) * | 2009-01-26 | 2010-12-22 | テセラ・インターコネクト・マテリアルズ，インコーポレイテッド | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
| JP2009088572A (ja) * | 2009-01-26 | 2009-04-23 | Tessera Interconnect Materials Inc | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
| JPWO2011058978A1 (ja) * | 2009-11-10 | 2013-04-04 | 株式会社フジクラ | 配線基板の製造方法 |
| WO2011058978A1 (ja) * | 2009-11-10 | 2011-05-19 | 株式会社フジクラ | 配線基板の製造方法 |
| JP2013247357A (ja) * | 2012-05-29 | 2013-12-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 一体的階段状スタック構造体を備えた多層電子構造体 |
| JP2013251519A (ja) * | 2012-05-30 | 2013-12-12 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 厚さ方向同軸構造体を備えた多層電子構造体 |
| JP2013175792A (ja) * | 2013-06-10 | 2013-09-05 | Murata Mfg Co Ltd | 配線基板の製造方法 |
| JP2019207927A (ja) * | 2018-05-29 | 2019-12-05 | Tdk株式会社 | プリント配線板およびその製造方法 |
| JP7210905B2 (ja) | 2018-05-29 | 2023-01-24 | Tdk株式会社 | プリント配線板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6589870B1 (en) | 2003-07-08 |
| TWI243007B (en) | 2005-11-01 |
| JP3137186B2 (ja) | 2001-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3137186B2 (ja) | 層間接続構造体、多層配線基板およびそれらの形成方法 | |
| EP0817549A2 (en) | Circuit board and method of producing the same | |
| US20090044971A1 (en) | Printed Wiring Board, Process for Producing the Same and Usage of the Same | |
| JPH0432295A (ja) | 多層配線基板の製造方法 | |
| US4889584A (en) | Method of producing conductor circuit boards | |
| US6426011B1 (en) | Method of making a printed circuit board | |
| TWI280990B (en) | Etching device for electroplating substrate | |
| US6264851B1 (en) | Selective seed and plate using permanent resist | |
| JPH0766552A (ja) | 配線基板の製造方法 | |
| JP2007013048A (ja) | 多層配線基板の製造方法 | |
| JPH1154930A (ja) | 多層配線基板の製造方法 | |
| JP2006222117A (ja) | 基板材の搬送装置 | |
| JP3274601B2 (ja) | 回路基板の製造方法 | |
| JP3622219B2 (ja) | 多層配線板の製造法 | |
| JP3390791B2 (ja) | 多層プリント配線板とその製造方法および多層プリント配線板の製造に用いる転写用原版とその製造方法 | |
| JP3713230B2 (ja) | 配線パターン形成方法 | |
| JPH05504233A (ja) | プリント回路板及びその製法 | |
| TW200922411A (en) | Manufacturing method of circuit wiring board containing bump | |
| JP4798858B2 (ja) | 柱状金属体の形成方法及び多層配線基板の製造方法 | |
| JPH11266069A (ja) | 転写用部材の製造方法及び転写用部材 | |
| JP4582277B2 (ja) | 柱状金属体の形成方法及び多層配線基板の製造方法 | |
| JP2002368386A (ja) | 電着金属パターン転写用版およびこれを使用して作製した配線板 | |
| JPH1154932A (ja) | 多層配線基板の製造方法 | |
| JP3566900B2 (ja) | 薬液処理装置 | |
| JP2007242659A (ja) | プリント配線板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |