KR101673593B1 - 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법 - Google Patents

Abstract

본 발명은, 베이스 기판상에 형성된 회로패턴층을 포함하되, 상기 회로패턴층은 상부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성된 것을 특징으로 하는 회로패턴 형성 부재 및 그 제조 방법에 관한 것이다. 또한, 베이스 기판상에 형성된 절연층; 및 상기 절연층의 상, 하면에 각각 매립된 제 1, 제 2 회로패턴층을 포함하되, 상기 제 1회로패턴층은 하부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성되거나, 상기 제 2회로패턴층은 상부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성된 것을 특징으로 하는 매립형 인쇄회로기판 및 그 제조 방법에 관한 것이다. 이에 의해, 기존의 검증된 공정을 활용하여 생산비용을 절감하며, 고난이도의 기술을 필요로 하는 도전물질 충진 단계를 생략할 수 있다. 또한, 충진된 도전 물질을 표면 연마하는 단계를 제거하여 회로 불량률을 감소시킬 수 있다.

인쇄회로기판, 도금, 에칭

Description

회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법{ELEMENT HAVING CIRCUIT PATTERN AND BURIED PRINTED CIRCUIT BOARD USING SAME AND EACH FABRICATION METHOD THEREOF}

본 발명은, 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법에 관한 것이다.

인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 인쇄회로 기판 (line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.

최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서 CSP(Chip-Sized Package) 실장 또는 와이어 본딩 (wire bonding) 실장을 대신하여 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있다. 인쇄회로기판에 반도체 칩을 직접 실장하기 위하여, 반도체의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 필요하다.

고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체 칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.

고밀도 패턴의 신뢰성을 향상시키기 위한 방법으로 비아홀 및 회로패턴을 절연층 내에 매립시키는 구조에 대한 기술이 주류를 이루고 있다.

비아홀 및 회로패턴을 매립시키는 방법에는 크게 두 가지가 사용되고 있다.

첫째는 회로패턴을 먼저 구현한 후 절연층에 함침 시킨 후, 회로를 구현하기 위해 사용했던 시드층을 제거하여 최종 회로를 형성하는 방법이 존재한다.

둘째는 회로패턴 형상과 동일한 양각 패턴이 그려진 금형을 제작하여 절연층에 음각패턴을 구현한 후, 그 음각패턴을 도전물질로 채운 후 표면 연마를 통해 최종 회로패턴을 형성시키는 방법이다.

첫번째 방법은 매립된 패턴을 구현하기 위해서는 대응되는 회로패턴을 미리 제작해야 하고, 그 패턴은 일회성으로 한정되게 된다. 또한, 이와 같이 미리 제작된 회로패턴은 등방성 에칭으로 인해 회로패턴의 바닥부에서 위쪽으로 갈수록 두께가 줄어든다. 그 결과, 피치를 줄일 경우 회로패턴의 상부가 무너지기 때문에 파인한 회로형성에 한계가 있었다.

또한, 상기 일회성 회로패턴 제작의 문제를 해결하기 위해, 두번째 방법이 고려되고 있다. 몰드에 의한 방법은 몰드 한 개를 통해, 같은 사양의 회로 다수를 제작할 수 있게 하였다.

그러나 몰드에 의해 음각 패턴을 제작하였을 때는, 도전 물질로 음각패턴을 채우는데 고 난이도의 기술을 필요로 하게 되고, 또한 표면 연마를 사용하게 되어, 회로의 정밀도가 떨어지게 된다.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 회로가 절연층에 매립된 형태로 고밀도 및 신뢰성이 향상된 인쇄회로기판 제공하며, 회로 형성시 사용되는 공법을 일반적이고 가격이 싼 공정을 이용하고 기존공정의 도전 물질을 충진하는 단계를 생략하는 방법을 제공하는 데 있다.

본 발명에 따른 회로패턴 형성 부재는, 베이스 기판상에 형성된 회로패턴층을 포함하되, 상기 회로패턴층은 상부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성된 것을 특징으로 한다.

또한, 본 발명에 따른 회로패턴 형성 부재를 이용한 매립형 인쇄회로기판은, 베이스 기판상에 형성된 절연층; 및 상기 절연층의 상, 하면에 각각 매립된 제 1, 제 2 회로패턴층을 포함하되, 상기 제 1회로패턴층은 하부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성되거나, 상기 제 2회로패턴층은 상부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성된 것을 특징으로 한다.

또한, 본 발명에 따른 회로패턴 형성 부재를 제조하는 방법은, (a) 베이스 기판상에 형성된 구리층상에 감광제를 형성한 후, 포토리소그래피 공정을 통해, 회로패턴에 대응하는 구리층 부분을 노출하는 단계; (b) 상기 노출된 구리층을 등방성 에칭하여, 상부로 갈수록 좁아지는 구리 회로패턴부를 형성하는 단계; (c) 상기 감광제를 박리하는 단계; (d) 상기 구리 회로패턴부의 좁은 부분을 도금하여, 제 1회로패턴층을 형성하는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 (b) 단계는, 염화철, 염화동, 알칼리 중 하나 이상의 약품을 사용하여 등방성 에칭 후, 세정 및 건조시켜, 상부로 갈수록 좁아지는 구리 회로패턴부를 형성할 수도 있다.

그리고 상기 (c) 단계와 (d) 단계 사이에, 상기 구리회로패턴층의 표면에 조도를 형성하거나 이물질을 제거하는 단계를 더 포함할 수도 있다.

또한, 본 발명에 따른 매립형 인쇄회로기판을 제조하는 방법은, (a) 전술한 인쇄회로패턴 형성 부재 방법에 의해 제조된 부재를, 절연기판상에 제 2회로패턴이 형성된 내층회로와 절연층을 사이에 두고 제 1, 제 2회로패턴이 대향하도록 정렬하는 단계; (b) 상기 부재와 상기 내층회로를 서로 압착하여, 상기 절연층상에 상기 제 1, 제 2회로패턴을 매립하는 단계; (c) 상기 부재의 베이스 기판을 제거하는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 매립형 인쇄회로기판 제조 방법은, (e) 상기 절연층을 천공하여 비아홀을 형성하는 단계; 및 (f) 상기 비아홀을 도금하여, 상기 제 1회로패턴과 제 2회로패턴을 전기적으로 연결하는 단계를 더 포함할 수도 있다.

본 발명에 의해, 기존의 검증된 공정을 활용하여 생산비용을 절감하며, 고난이도의 기술을 필요로 하는 도전물질 충진 단계를 생략할 수 있다. 또한, 충진된 도전 물질을 표면 연마하는 단계를 제거하여 회로 불량률을 감소시킬 수 있다.

또한, 본 발명에 의해 제작된 회로패턴은 구리 회로패턴부의 좁은 부분을 도금층으로 커버함으로써, 전체 회로패턴의 폭이 바닥에서부터 점차 좁아지지 않아 파인패턴을 형성할 수 있다.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.

실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다. 또한, 회로는 회로패턴 또는 회로패턴층을 줄여 지칭되는 것으로 규정한다.

도 1 은 본 발명의 바람직한 일 실시형태에 따른 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판의 제조 방법의 순서를 나타내는 블록도이다.

또한, 도 2 는 도 1의 각 단계에 대응하는 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판의 제조 순서의 단면도이다.

도 1 및 도 2를 참조하면, 베이스 기판 (110) 위에 Cu 층 (120) 및 감광제 (130)가 순차로 형성된 부재를 준비한다 (S1). 여기서, 베이스 기판 (110)은 구리 기판일 수도 있으며, 감광제 (130)는 DFR (Dry Film Resist) 또는 PR (Photo Resist)일 수도 있다. 또한, 베이스 기판 (110)과 구리층 (120) 사이에 시드층이 더 형성될 수도 있다.

그 후, 감광제 (130)에 회로패턴을 형성한다 (S2). 회로패턴은 형성하려고 하는 인쇄회로기판의 회로패턴 형상으로 노광, 현상하여 에칭 마스크 (135)를 형성한다. 그 다음, 등방성 에칭을 통한 1차 회로패턴 (140)을 형성한다 (S3) (구리 회로패턴부라고 지칭할 수도 있음). 구체적으로는, 노광, 현상된 소재에 구리 전용부식약품, 예를 들어, 염화철, 염화동, 알칼리 등의 약품을 사용하여 구현하고자 하는 회로폭을 회로의 바닥부를 기준으로 구리층 (120)을 등방성 부식한다. 그 후, 세정 및 건조하여 1차 회로패턴 (140)을 형성한다. 1차 회로패턴 (140)은 도시된 바와 같이, 등방성 에칭으로 인해 상부로 갈수록 좁아져서, 뾰족한 형태가 된다.

그 다음, 에칭 마스크 (135)를 박리하고 도금 전처리 공정을 수행한다 (S4). 전처리 공정은 소프트 에칭 또는 연마 공정을 통해 1차 회로패턴 (140)의 표면에 조도를 형성하거나 이물질을 제거한다. 또한, 전술한 S1 단계에서, 시드층을 포함하는 경우, 박리하기 전에 시드층을 제거하는 단계가 포함된다.

그 후, 1차 회로패턴 (140)에 전극을 걸어 전해 도금을 통해 2차 회로패턴 (150)을 형성한다 (S5). 더욱 상세하게는, 1차 회로패턴 (140)의 상부로 갈수록 좁아지는 부분을 감싸도록 도금부를 형성함으로써, 1차 회로패턴 (140)의 뾰족한 부분을 넓히는 것이다.

그 결과, 2차 회로패턴 (150)에 의해, 최종 회로가 형성된다. 따라서, 파인패턴을 형성하기에 적합하지 않은 1차 회로회로패턴 (140)의 형태를 최종 회로패턴에 적합하도록 형성할 수 있다.

본 단계까지가 인쇄회로기판에 사용되는 회로패턴 형성 부재이다. 기존의 검증된 공정인 화학약품을 이용한 에칭을 활용하여 생산비용을 절감하며, 고난이도의 기술을 필요로 하는 도전물질 충진 단계를 생략한다. 또한, 충진된 도전 물질을 표면 연마하는 단계를 생략함을 알 수 있다.

이하, 이러한 회로패턴 형성 부재를 이용하여 매립형 인쇄회로기판을 제조하는 공정을 설명한다.

전술한 공정에 의해 제조된 회로패턴 형성부재를 절연층 (160)을 사이에 두고 내층회로와 정렬한다. 여기서 사용되는 내층회로를 형성하기 위해 S1 내지 S5 단계를 이용할 수도 있다. 또한, 정렬시에는 베이스 기판 (110) 및 절연기판 (170)이 외각으로 향하며, 회로패턴 형성부재의 회로패턴 (150)과 내층회로의 회로패턴 (180)이 마주보도록 정렬한다. 그 후, 회로패턴 형성부재와 내층회로를 프레스로 압착하여 각각의 회로패턴 (150 및 180)을 절연층에 매립한다 (S7). 그 후, 베이스 기판 (110)을 제거하여 매립형 인쇄회로기판을 완성한다 (S8).

도 3은 비아홀을 통해 상·하 회로패턴이 전기적으로 연결된 매립형 인쇄회로기판의 제조 단면도이다.

도 3을 참조하면, 도 2의 S8 단계에 의해 노출된 회로패턴 (150) 상에 감광제 (190)를 형성한다 (S1). 그 후, 포토리소그래피 공정을 통해, 노광, 현상하여 천공하고자 하는 부분의 감광제 (190) 부분을 제거한다 (S2). 그리고 절연층 (160)을 천공하여 비아홀 (200)을 형성하고, 절연기판 (170) 상의 회로패턴 (180) 중 일부를 노출시킨다 (S3). 그 다음, 비아홀 (200) 내부를 도금 (210)으로 충진하여 상, 하 회로패턴 (150 및 180)이 전기적으로 연결한 후 (S4). 감광제 (190)를 제거한다 (S5). 이에 의해 상·하 회로패턴 (150 및 180)이 전기적으로 연결된 매립형 인쇄회로기판을 고난이도의 충진 기술 및 표면 연마 과정 없이 제조할 수 있다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1 은 본 발명의 바람직한 일 실시형태에 따른 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판의 제조 방법의 순서를 나타내는 블록도

도 2 는 도 1의 각 단계에 대응하는 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판의 제조 순서의 단면도

도 3은 비아홀을 통해 상·하 회로패턴이 전기적으로 연결된 매립형 인쇄회로기판의 제조 단면도

<도면의 주요 부분에 대한 부호 설명>

110: 베이스 기판 120: 구리층

130, 190: 감광제 135: 에칭 마스크

140: 1차 회로패턴 150: 2차 회로패턴

160: 절연층 170: 절연기판

180: 절연기판상의 회로패턴 200: 비아홀

210: 비아홀 도금층

Claims (7)

1. 베이스 기판상에 형성된 회로패턴층을 포함하되,

   상기 회로패턴층은 상부로 갈수록 좁아지는 오목한 형상의 구리 회로패턴부와 상기 구리 회로패턴부를 감싸도록 도금된 볼록한 형상의 도금부로 구성되고,

   상기 구리 회로패턴부 및 상기 도금부의 높이는 동일하고,

   상기 볼록한 형상의 도금부의 단면은 타원형인 것을 특징으로 하는 회로패턴 형성 부재.
2. 베이스 기판상에 형성된 절연층; 및

   상기 절연층의 상, 하면에 각각 매립된 제1, 제2 회로패턴층을 포함하되,

   상기 제1 회로패턴층은 하부로 갈수록 좁아지는 오목한 형상의 제1 구리 회로패턴부와 상기 제1 구리 회로패턴부를 감싸도록 도금된 볼록한 형상의 제1 도금부로 구성되고,

   상기 제2 회로패턴층은 상부로 갈수록 좁아지는 오목한 형상의 제2 구리 회로패턴부와 상기 제2 구리 회로패턴부를 감싸도록 도금된 볼록한 형상의 제2 도금부로 구성되고,

   상기 제1 구리 회로패턴부 및 상기 제1 도금부의 높이는 동일하고,

   상기 제2 구리 회로패턴부 및 상기 제2 도금부의 높이는 동일하고,

   상기 볼록한 형상의 제1, 제2 도금부의 단면은 타원형인 것을 특징으로 하는 매립형 인쇄회로기판.
3. (a) 베이스 기판상에 형성된 구리층상에 감광제를 형성한 후, 포토리소그래피 공정을 통해, 회로패턴에 대응하는 구리층 부분이 노출되도록 에칭 마스크를 형성하는 단계;

   (b) 상기 노출된 구리층을 등방성 에칭하여, 상부로 갈수록 좁아져 상기 에칭 마스크의 폭 보다 좁은 오목한 형상의 구리 회로패턴부를 형성하는 단계;

   (c) 상기 감광제를 박리하는 단계;

   (d) 상기 구리 회로패턴부를 감싸도록 도금하여, 볼록한 형상의 도금부를 포함하는 제1 회로패턴층을 형성하는 단계를 포함하고,

   상기 구리 회로패턴부 및 상기 도금부의 높이는 동일하고,

   상기 볼록한 형상의 도금부의 단면은 타원형인 것을 특징으로 하는 회로패턴 형성 부재 제조 방법.
4. 제 3항에 있어서,

   상기 (b) 단계는,

   염화철, 염화동, 알칼리 중 하나 이상의 약품을 사용하여 등방성 에칭 후, 세정 및 건조시켜, 상부로 갈수록 좁아지는 상기 구리 회로패턴부를 형성하는 단계인 것을 특징으로 하는 회로패턴 형성 부재 제조 방법.
5. 제 3항에 있어서,

   상기 (c) 단계와 (d) 단계 사이에,

   상기 구리 회로패턴부의 표면에 조도를 형성하거나 이물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 회로패턴 형성 부재 제조 방법.
6. (a) 베이스 기판상에 형성된 구리층상에 감광제를 형성한 후, 포토리소그래피 공정을 통해, 회로패턴에 대응하는 구리층 부분이 노출되도록 에칭 마스크를 형성하는 단계;

   (b) 상기 노출된 구리층을 등방성 에칭하여, 상부로 갈수록 좁아져 상기 에칭 마스크의 폭 보다 좁은 오목한 형상의 구리 회로패턴부를 형성하는 단계;

   (c) 상기 감광제를 박리하는 단계;

   (d) 상기 구리 회로패턴부를 감싸도록 도금하여, 볼록한 형상의 도금부를 포함하는 제1 회로패턴을 형성하는 단계;

   (e) 절연기판상에 제2 회로패턴이 형성된 내층회로와 절연층을 사이에 두고 상기 제1, 제2 회로패턴이 대향하도록 정렬하는 단계;

   (f) 상기 제1, 제2 회로패턴, 상기 절연층을 서로 압착하여, 상기 절연층 내에 상기 제1, 제2 회로패턴을 매립하는 단계;

   (g) 상기 제1 회로패턴의 상기 베이스 기판을 제거하는 단계;

   (h) 상기 제1 회로패턴의 일부 및 상기 절연층을 천공하여 비아홀을 형성하는 단계; 및

   (i) 상기 비아홀을 도금으로 충진하여, 상기 제1, 제2 회로패턴을 전기적으로 연결하는 단계;를 포함하고,

   상기 제1 회로패턴의 구리 회로패턴부 및 도금부의 높이는 동일하고,

   상기 제2 회로패턴의 구리 회로패턴부 및 도금부의 높이는 동일하고,

   상기 각각의 도금부의 단면은 타원형인 매립형인 것을 특징으로 하는 매립형 인쇄회로 기판 제조 방법.
7. 삭제

Images