KR100897650B1 - 다층 인쇄회로기판의 제조방법 - Google Patents

다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100897650B1
KR100897650B1 KR1020070088346A KR20070088346A KR100897650B1 KR 100897650 B1 KR100897650 B1 KR 100897650B1 KR 1020070088346 A KR1020070088346 A KR 1020070088346A KR 20070088346 A KR20070088346 A KR 20070088346A KR 100897650 B1 KR100897650 B1 KR 100897650B1
Authority
KR
South Korea
Prior art keywords
plating layer
substrate
circuit pattern
metal
circuit board
Prior art date
Application number
KR1020070088346A
Other languages
English (en)
Other versions
KR20090022737A (ko
Inventor
슈이치 오카베
유제광
류창섭
강명삼
박정현
조지홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070088346A priority Critical patent/KR100897650B1/ko
Priority to JP2007337389A priority patent/JP2009060076A/ja
Priority to US12/005,610 priority patent/US7707715B2/en
Publication of KR20090022737A publication Critical patent/KR20090022737A/ko
Application granted granted Critical
Publication of KR100897650B1 publication Critical patent/KR100897650B1/ko
Priority to US12/588,259 priority patent/US20100024212A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 금속 캐리어의 CTE와 강성을 이용하여 세미 어디티브 공법으로 실현 가능한 미세회로를 반송하기 어려운 얇은 기판상에 형성 가능한 다층 인쇄회로기판의 제조방법에 관한 것이다.
금속 캐리어, CTE, 접속 도금층

Description

다층 인쇄회로기판의 제조방법{Fabricating Method of Multi Layer Printed Circuit Board}
본 발명은 다층 인쇄회로기판의 제조방법에 관한 것으로, 특히 인쇄회로기판의 두께를 줄이고, 미세회로를 구현할 수 있으며, 인쇄회로기판의 제조 공정 시 열이나 습도 변화에 관계없이 안정적으로 인쇄회로기판을 제조할 수 있는 다층 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)은 소정의 전자부품을 전기적으로 연결시키거나 또는 기계적으로 고정시켜 주는 역할을 수행하는 회로기판으로서, 페놀 수지 또는 에폭시 수지 등의 절연층과 절연층에 부착되어 소정의 배선패턴이 형성되는 동박층으로 구성되어 있다.
이러한, 인쇄회로기판은 층수에 따라 절연층의 한쪽 면에만 배선이 형성된 단면 인쇄회로기판, 절연층의 양면에 배선이 형성된 양면 인쇄회로기판 및 다층으로 배선이 형성된 다층 인쇄회로기판으로 크게 분류된다.
이 중, 다층 인쇄회로기판은 직조 된 유리섬유에 BT나 FR-4, 또는 다른 수지를 함침 시켜 코어를 제조한 후 코어의 양면에 동박을 적층하여 내층 회로를 형성 하고, 이후 서브트랙티브(Subtractive) 공정이나 세미 어디티브(Semi-additive) 공정 등을 이용하여 기판을 제조한다.
이와 같은 서브트랙티브 공정이나 세미 어디티브 공정을 이용한 인쇄회로기판의 제조방법의 일례를 설명하면 다음과 같다.
종래 기술에 따른 인쇄회로기판의 제조방법은 먼저, 절연층의 양면에 동박이 적층 된 동박적층판을 준비한 후 동박 위에 드라이 필름을 도포한다.
이후, 노광 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한 후 에칭액을 이용하여 동박을 에칭하여 내층 회로패턴을 형성한다.
내층 회로패턴을 형성한 후에는 드라이 필름을 제거한다.
이후, 내층 회로패턴 위에 절연층을 적층 한 후 드릴링 공정을 통해 비아홀을 형성한다.
비아홀을 형성한 후에는 무전해 동도금 공정 및 전해 동도금 공정을 통해 비아홀 내벽 및 절연층 위에 동도금층을 형성한 후 동도금층 위에 드라이 필름을 도포한다.
이후, 노광 및 현상 공정을 통해 외층 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한 후 에칭액으로 동도금층을 에칭하여 외층 회로패턴을 형성한다.
외층 회로패턴을 형성한 후에는 외층 회로패턴 위에 절연층을 적층하고, 레이저 드릴을 이용하여 외층 회로패턴 중 일부가 노출 되도록 블라인드 비아홀을 형 성한다.
이후, 무전해 동도금 공정 및 전해 동도금 공정을 통해 블라인드 비아홀 내벽 및 절연층 위에 동도금층을 형성하고, 동도금층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 최 외각 외층 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 드라이 필름이 제거된 부분을 에칭액으로 에칭하여 최 외각 외층 회로패턴을 형성한다.
그러나, 이와 같은 종래 기술에 따른 인쇄회로기판의 제조방법은 절연층 위에 내층 회로패턴을 형성하기 때문에 인쇄회로기판의 두께가 두꺼워지는 문제가 있다.
또한, 종래 기술에 따른 인쇄회로기판의 제조방법은 에칭액으로 동도금층을 에칭하여 회로패턴을 형성하기 때문에 회로패턴의 상부가 과 에칭되거나 회로패턴의 하부가 미 에칭되어 원하는 회로패턴 간의 폭 즉, 피치를 구현하기 어렵기 때문에 미세회로를 구현하지 못하는 문제가 있다.
또한, 종래 기술에 따른 인쇄회로기판의 제조방법은 CCL을 이용하여 다층 인쇄회로기판을 구현하기 때문에 인쇄회로기판 제조 시 발생 되는 열이나 습도에 의해 인쇄회로기판이 늘어나거나 휘어지는 등의 변형이 발생 되어 인쇄회로기판을 안정적으로 제조할 수 없는 문제가 있다.
따라서, 본 발명은 금속 캐리어의 CTE(온도 확장 계수)와 강성을 이용하여 세미 어디티브 공법으로 실현 가능한 가장 좋은(Fine) 미세회로를 반송하기 어려운 얇은 기판상에 형성 가능한 다층 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 인쇄회로기판의 두께를 줄임과 아울러 미세회로를 구현할 수 있는 다층 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 인쇄회로기판의 제조 공정 시 열이나 습도 변화에 관계없이 안정적으로 인쇄회로기판을 제조할 수 있는 다층 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 a) 제 1 금속 캐리어 위에 제 1 금속 도금층이 형성되고, 상기 제 1 금속 도금층 위에 제 1 회로패턴이 형성된 제 1 기판을 준비하는 단계; b) 제 2 금속 캐리어 위에 제 2 금속 도금층이 형성되고, 상기 제 2 도금층 위에 제 2 회로패턴이 형성된 제 2 기판을 준비하는 단계; c) 상기 제 1 회로패턴과 상기 제 2 회로패턴 사이에 제 1 절연재를 삽입한 후 적층 시킨 후 상기 제 2 기판의 상기 제 2 금속 캐리어 및 상기 제 2 금속 도금층을 제거하는 단계; d) 상기 제 1 회로패턴의 상부가 노출되도록 비아홀을 형성하는 단계; e) 상기 비아홀 내벽, 상기 제 1 회로패턴 상부 및 제 2 회로패턴 위에 무전해 동도금층을 형성한 후 상기 비아홀을 충진하는 단계; f) 상기 무전해 동도금층 위에 감광재를 도포한 후 접속 도금층이 형성될 부분의 상기 감광재를 제거하는 단계; g) 상기 감광재가 제거되어 노출된 상기 무전해 동도금층 위에 전해 동도금층 및 접속 도금층을 순차적으로 형성하는 단계; h) 상기 a) 단계에서 g) 단계를 통해 형성된 제 3 기판의 접속 도금층과 상기 a) 단계에서 c) 단계를 통해 형성된 제 4 기판의 제 2 회로패턴 사이에 제 2 절연재를 삽입한 후 적층 시켜 상기 접속 도금층을 상기 제 4 기판의 제 2 회로패턴에 접속시키는 단계; 및 i) 상기 제 3 기판 및 제 4 기판의 제 1 금속 캐리어 및 제 1 금속 도금층을 순차적으로 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법에서 상기 a) 단계 및 b) 단계는, 금속 캐리어 위에 금속 도금층을 형성하는 단계; 상기 금속 도금층 위에 감광재를 도포하는 단계; 노광 및 현상 공정을 통해 상기 제 1 회로패턴이나 제 2 회로패턴 중 어느 하나의 회로패턴이 형성될 부분의 상기 감광재를 제거하는 단계; 및 상기 감광재가 제거된 부분에 전해 동도금 공정을 통해 상기 제 1 회로패턴이나 제 2 회로패턴 중 어느 하나의 회로패턴을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법에서 상기 금속 캐리어는 CTE가 낮은 SUS304, Inver 및 Kover 중 어느 하나로 구성된다.
본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법에서 상기 금속 도금층은 후공정에서 플래쉬 에칭으로 제거 가능한 도금층으로 구성된다.
본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법에서 상기 금속 도금층은 동박으로 구성된다.
본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법에서 상기 감광재는 포토 레지스트나 솔더 레지스트 중 어느 하나로 구성된다.
본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 상기 c) 단계 및 i) 단계에서 상기 금속 도금층은 상기 금속 캐리어가 제거된 후 에칭액에 의해 제거된다.
본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법에서 상기 접속 도금층은 Ag, Sn 및 Pb 중 어느 하나의 금속으로 이루어진다.
본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 상기 a) 단계에 서 상기 i) 단계를 통해 형성된 4층 구조의 제 5 기판과 상기 a) 단계에서 상기 c) 단계를 통해 형성된 2층 구조의 제 4 기판을 준비한 후 상기 제 4 기판의 제 2 회로패턴 중 일부에 전해 동도금층 및 접속 도금층을 형성하고, 상기 제 5 기판의 제 1 회로패턴과 상기 제 4 기판의 접속 도금층 사이에 절연재를 삽입하여 적층 한 후 제 4 기판 및 제 5 기판에 적층 된 제 1 금속 캐리어 및 제 1 금속 도금층을 제거하여 6층 구조의 다층 인쇄회로기판을 형성한다.
본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 상기 a) 단계에서 상기 i) 단계를 통해 형성된 4층 구조의 제 5 기판과 상기 a) 단계에서 상기 i) 단계를 통해 형성된 4층 구조의 제 6 기판을 준비한 후 상기 제 5 기판의 제 1 회로패턴 중 일부에 전해 동도금층 및 접속 도금층을 형성하고, 상기 제 5 기판의 제 1 회로패턴과 상기 제 6 기판의 접속 도금층 사이에 절연재를 삽입하여 적층 한 후 상기 제 5 기판 및 제 6 기판에 적층 된 제 1 금속 캐리어 및 제 1 금속 도금층을 제거하여 8층 구조의 다층 인쇄회로기판을 형성한다.
본 발명은 절연층 내부에 회로패턴을 삽입하기 때문에 인쇄회로기판의 두께를 줄일 수 있고, 감광재를 회로패턴이 형성될 부분을 제외한 나머지 부분의 도금층 위에 도포한 후 전해 동도금 공정을 통해 회로패턴을 형성하기 때문에 미세회로를 구현할 수 있다.
또한, 본 발명은 기온 변화나 공정 온도에 따라 기판이 늘어나거나 휘어지는 변형이 발생 되는 것을 방지하기 위해 온도 확장 계수가 작은 SUS304, Inver, Kover 등의 금속 캐리어를 사용하기 때문에 열이나 습도의 변화에 관계없이 안정적으로 인쇄회로기판을 제조할 수 있다.
그리고, 본 발명은 다층으로 형성된 회로패턴이 절연재 내부에 묻히도록 형성한 후 금속 캐리어 및 도금층을 제거하여 인쇄회로기판을 제조하기 때문에 고밀도의 평평한 표면을 갖는 인쇄회로기판을 제조할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 1a 내지 도 1u는 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조 공정을 나타내는 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이 온도 확장 계수(Coefficient Thermal Expansion; CTE)가 매우 작은 제 1 금속 캐리어(Carrier)(102a) 위에 제 1 금속 도금층(104a)을 형성한다.
이때, 제 1 금속 캐리어(102a)는 SUS304, Inver 또는 Kover 등 기온 변화나 공정 간의 온도에 따라 기판이 늘어나거나 휘어지는 변형이 발생 되는 것을 방지하기 위해 온도 확장 계수가 작은 금속이 사용된다.
제 1 금속 도금층(104a)은 무전해 도금 공정을 통해 형성되는 무전해 동도금층과 같이 후공정에서 플래쉬 에칭(Flash Etching)으로 제거 가능한 도금층이 제 1 금속 캐리어(102a) 위에 형성된다.
또한, 제 1 금속 도금층(104a)은 동박과 같이 도전성을 갖는 도전재료를 제 1 금속 캐리어(102a) 위에 적층 하여 형성할 수도 있다.
제 1 금속 캐리어(102a) 위에 제 1 금속 도금층(104a)을 형성한 후에는 제 1 금속 도금층(104a) 위에 감광재(106)를 도포한다.
이때, 감광재(106)로는 액상 감광재 즉, 포토 레지스트(Photo Resist)가 사용되거나 솔더 레지스트(Solder Resist) 중 어느 하나가 사용되나 미세 회로패턴 형성을 위해 포토 레지스트가 사용된다.
제 1 금속 도금층(104a) 위에 감광재(106)를 도포한 후에는 감광재(106)가 도포 된 기판에 회로패턴이 형성된 아트워크(Artwork) 필름을 밀착시킨 후 자외선을 조사한다.
이에 따라, 회로패턴이 형성될 부분의 감광재(106)를 제외한 나머지 부분의 감광재(106)가 자외선에 조사되어 경화된다.
즉, 노광 공정을 통해 회로패턴이 형성될 부분의 감광재(106)를 제외한 나머지 부분의 감광재(106)를 경화시킨다.
이후, 현상액을 이용하여 경화되지 않은 감광재(106) 즉, 회로패턴이 형성될 부분의 감광재(106)를 제거한다.
이때, 현상액으로는 탄산나트륨(1%의 Na2CO3)이나 탄산칼륨(K2CO3)가 사용된다.
이후, 전해 동도금 공정을 통해 도 1b에 도시된 바와 같이 하층 회로인 제 1 회로패턴(108a)을 형성한다.
제 1 회로패턴(108a)을 형성한 후에는 도 1c에 도시된 바와 같이 감광재(106)를 제거한다. 이에 따라, 제 1 금속 도금층(104a) 위에는 하층 회로인 제 1 회로패턴(108a)만이 남게 된다.
이와 같이 제 1 금속 캐리어(102a), 제 1 금속 도금층(104a) 및 제 1 회로패턴(108a)으로 구성된 제 1 기판을 형성한 후에는 도 1a 내지 도 1c에 도시된 방법과 동일한 방법으로 제 2 금속 캐리어(102b) 위에 제 2 금속 도금층(104b)이 적층 되고, 제 2 금속 도금층(104b) 위에 상층 회로인 제 2 회로패턴이 형성된 제 2 기판을 형성한다.
제 2 기판을 형성한 후에는 도 1d에 도시된 바와 같이 제 2 기판(110b)의 제 2 회로패턴(108b)과 제 1 기판(110a)의 제 1 회로패턴(108a) 사이에 제 1 절연재(112)를 넣은 후 도 1e에 도시된 바와 같이 프레스로 가열, 가압하여 제 1 기판(110a), 제 1 절연재(112) 및 제 2 기판(110b) 순으로 적층 시킨다.
이때, 제 1 절연재(112)로는 프리프레그(Prepreg)가 사용된다.
이후, 도 1f에 도시된 바와 같이 제 2 기판(110b)의 제 2 금속 캐리어(102b) 및 제 2 금속 도금층(104b)을 제거한다.
이때, 제 2 금속 도금층(104b)은 에칭 공정을 통해 에칭액에 의해 제거된다.
제 2 기판(110b)의 제 2 금속 캐리어(102b) 및 제 2 금속 도금층(104b)을 제거한 후에는 레이저를 이용하여 도 1g에 도시된 바와 같이 내층 접속을 위해 제 1 회로패턴(108a)의 상부가 노출되도록 비아홀(114)을 형성한다.
비아홀(114)을 형성한 후에는 무전해 동도금 공정을 통해 도 1h에 도시된 바 와 같이 무전해 동도금층(116)을 형성한다.
이때, 무전해 동도금층(116)은 제 2 회로패턴(108b)의 상부, 비아홀(114) 내벽 및 노출된 제 1 회로패턴(108a)의 상부에 형성된다.
무전해 동도금층(116)을 형성한 후에는 도 1i에 도시된 바와 같이 무전해 동도금층(116) 위에 감광재(106)를 도포한다.
이때, 감광재(106)로는 액상 감광재 즉, 포토 레지스트(Photo Resist)가 사용되거나 솔더 레지스트(Solder Resist) 중 어느 하나가 사용되나 미세 회로패턴 형성을 위해 포토 레지스트가 사용된다.
무전해 동도금층(116) 위에 감광재(106)를 도포한 후에는 감광재(106)가 도포 된 기판에 접속 비아홀이 형성된 아트워크(Artwork) 필름을 밀착시킨 후 자외선을 조사한다.
이에 따라, 접속 비아홀이 형성될 부분의 감광재(106)를 제외한 나머지 부분의 감광재(106)가 자외선에 조사되어 경화된다.
즉, 노광 공정을 통해 접속 비아홀이 형성될 부분의 감광재(106)를 제외한 나머지 부분의 감광재(106)를 경화시킨다.
이후, 현상액을 이용하여 경화되지 않은 감광재(106) 즉, 접속 비아홀이 형성될 부분의 감광재(106)를 제거한다.
이때, 현상액으로는 탄산나트륨(1%의 Na2CO3)이나 탄산칼륨(K2CO3)가 사용된다.
이후, 도 1j에 도시된 바와 같이 전해 동도금 공정에 의한 필(fill) 도금을 통해 비아홀(114) 내부를 충진한다.
비아홀(114) 내부를 충진한 후에는 도 1k에 도시된 바와 같이 감광재(106)를 제거한 후 비아홀(114) 내부가 충진 된 인쇄회로기판의 제 2 회로패턴(108b) 위에 감광재(106)를 도포한다.
이때, 감광재(106)로는 액상 감광재 즉, 포토 레지스트(Photo Resist)가 사용되거나 솔더 레지스트(Solder Resist) 중 어느 하나가 사용되나 미세 회로패턴 형성을 위해 포토 레지스트가 사용된다.
감광재(106)를 도포한 후에는 노광 및 현상 공정을 거쳐 도 1l에 도시된 바와 같이 접속 도금층이 형성될 부분을 제외한 나머지 부분의 감광재(106)를 제거한다.
이후, 도 1m에 도시된 바와 같이 접속 도금층이 형성될 부분에 노출된 무전해 동도금층(116) 위에 전해 동도금층(120)을 형성한 후 전해 동도금층(120) 위에 Ag, Sn, Pb 등의 금속으로 접속 도금층(122)을 형성한다.
접속 도금층(122)을 형성한 후에는 도 1n에 도시된 바와 같이 감광재(106)를 제거한 후 에칭액으로 제 2 회로패턴(108b) 위에 형성된 무전해 동도금층(116)을 제거한다.
여기서, 비아홀 내벽 및 제 2 회로패턴(108b) 위에 형성된 무전해 동도금층(116), 제 2 회로패턴(108b) 및 비아홀 내부에 충진 된 필 도금은 도전성 물질로 구성되므로 제 2 회로패턴(108b)으로 통합하여 간략히 나타내기로 한다.
이때, 접속 도금층(122)은 그 하부에 형성된 전해 동도금층(120) 및 무전해 동도금층(116)이 에칭액에 의해 에칭되지 않도록 마스크 역할을 한다.
이와 같이 접속 도금층(122)이 형성된 제 3 기판을 형성한 후에는 도 1o에 도시된 바와 같이 제 4 기판(110d)의 제 2 회로패턴(108b)과 제 3 기판(110c)의 접속 도금층(122) 사이에 제 2 절연재(124)를 삽입한 후 프레스로 가열, 가압하여 도 1p에 도시된 바와 같이 적층 시킨다.
이에 따라, 제 3 기판(110c)의 접속 도금층(122)이 상기 제 4 기판(110d)의 제 2 회로패턴(108b)에 접속되게 된다.
이때, 제 4 기판(110d)은 도 1a 내지 도 1k에 도시된 인쇄회로기판의 제조공정에 의해 비아홀(114) 내부를 충진한 후 플래쉬 에칭 공정을 통해 제 2 회로패턴(108b) 위에 형성된 무전해 동도금층(116)을 제거하여 형성한다.
즉, 접속 도금층(122)을 형성하는 도 1l 및 도 1m 공정을 제외한 나머지 공정을 이용할 경우 제 4 기판(110d)을 형성할 수 있다.
이때, 제 2 절연재(124)로는 프리프레그나 폴리이미드 등이 사용된다.
이후, 도 1q에 도시된 바와 같이 금속 캐리어(102a, 102b) 및 금속 도금층(104a, 104b)을 제거한다. 이때, 금속 도금층(104a, 104b)은 금속 캐리어(102a, 102b) 제거 후 플래쉬 에칭 공정을 통해 에칭액을 이용하여 제거한다.
이상 설명한 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 4층 구조를 갖는 다층 인쇄회로기판에 대해서만 설명하였으나, 4층 이상의 구조 즉, 6층 구조 또는 8층 구조를 갖는 인쇄회로기판을 제조할 경우에는 도 1p에 도시된 공 정 이후에 도 1r 및 도 1s 공정이나, 도 1t 및 도 1u에 도시된 제조 공정을 통해 6층 또는 8층 구조의 인쇄회로기판을 제조할 수 있다.
이때, 도 1r 내지 도 1u에 도시된 다층 인쇄회로기판의 제조방법은 도 1a 내지 도 1q에 도시된 다층 인쇄회로기판의 제조방법을 반복하여 제조하기 때문에 자세한 설명은 상술한 내용으로 대치하기로 한다.
이와 같이 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 절연층 내부에 회로패턴을 삽입하기 때문에 인쇄회로기판의 두께를 줄일 수 있고, 감광재를 회로패턴이 형성될 부분을 제외한 나머지 부분의 금속 도금층 위에 도포한 후 전해 동도금 공정을 통해 회로패턴을 형성하기 때문에 미세회로를 구현할 수 있게 된다.
또한, 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 기온 변화나 공정 온도에 따라 기판이 늘어나거나 휘어지는 변형이 발생 되는 것을 방지하기 위해 온도 확장 계수가 작은 SUS304, Inver, Kover 등의 금속 캐리어를 사용하기 때문에 열이나 습도의 변화에 관계없이 안정적으로 인쇄회로기판을 제조할 수 있게 된다.
그리고, 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 다층으로 형성된 회로패턴이 절연재 내부에 묻히도록 형성한 후 금속 캐리어 및 금속 도금층을 제거하여 인쇄회로기판을 제조하기 때문에 고밀도의 평평한 표면을 갖는 인쇄회로기판을 제조할 수 있게 된다.
도 1a 내지 도 1u는 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
102 : 금속 캐리어 104 : 도금층
106 : 감광재 108 : 회로패턴
110a, 110b, 110c, 110d : 기판 112, 124 : 절연재
114 : 비아홀 116 : 무전해 동도금층
120 : 전해 동도금층 122 : 접속 도금층

Claims (10)

  1. a) 제 1 금속 캐리어 위에 제 1 금속 도금층이 형성되고, 상기 제 1 금속 도금층 위에 제 1 회로패턴이 형성된 제 1 기판을 준비하는 단계;
    b) 제 2 금속 캐리어 위에 제 2 금속 도금층이 형성되고, 상기 제 2 도금층 위에 제 2 회로패턴이 형성된 제 2 기판을 준비하는 단계;
    c) 상기 제 1 회로패턴과 상기 제 2 회로패턴 사이에 제 1 절연재를 삽입한 후 적층 시킨 후 상기 제 2 기판의 상기 제 2 금속 캐리어 및 상기 제 2 금속 도금층을 제거하는 단계;
    d) 상기 제 1 회로패턴의 상부가 노출되도록 비아홀을 형성하는 단계;
    e) 상기 비아홀 내벽, 상기 제 1 회로패턴 상부 및 제 2 회로패턴 위에 무전해 동도금층을 형성한 후 상기 비아홀을 충진하는 단계;
    f) 상기 무전해 동도금층 위에 감광재를 도포한 후 접속 도금층이 형성될 부분의 상기 감광재를 제거하는 단계;
    g) 상기 감광재가 제거되어 노출된 상기 무전해 동도금층 위에 전해 동도금층 및 접속 도금층을 순차적으로 형성하는 단계;
    h) 상기 a) 단계에서 g) 단계를 통해 형성된 제 3 기판의 접속 도금층과 상기 a) 단계에서 c) 단계를 통해 형성된 제 4 기판의 제 2 회로패턴 사이에 제 2 절연재를 삽입한 후 적층 시켜 상기 접속 도금층을 상기 제 4 기판의 제 2 회로패턴에 접속시키는 단계; 및
    i) 상기 제 3 기판 및 제 4 기판의 제 1 금속 캐리어 및 제 1 금속 도금층을 순차적으로 제거하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 a) 단계 및 b) 단계는,
    금속 캐리어 위에 금속 도금층을 형성하는 단계;
    상기 금속 도금층 위에 감광재를 도포하는 단계;
    노광 및 현상 공정을 통해 상기 제 1 회로패턴이나 제 2 회로패턴 중 어느 하나의 회로패턴이 형성될 부분의 상기 감광재를 제거하는 단계; 및
    상기 감광재가 제거된 부분에 전해 동도금 공정을 통해 상기 제 1 회로패턴이나 제 2 회로패턴 중 어느 하나의 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 금속 캐리어는 CTE가 낮은 SUS304, Inver 및 Kover 중 어느 하나인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  4. 청구항 2에 있어서,
    상기 금속 도금층은 후공정에서 플래쉬 에칭으로 제거 가능한 도금층으로 구 성된 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  5. 청구항 2에 있어서,
    상기 금속 도금층은 동박인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 감광재는 포토 레지스트나 솔더 레지스트 중 어느 하나인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  7. 청구항 1에 있어서,
    상기 c) 단계 및 i) 단계에서 상기 금속 도금층은 상기 금속 캐리어가 제거된 후 에칭액에 의해 제거되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  8. 청구항 1에 있어서,
    상기 접속 도금층은 Ag, Sn 및 Pb 중 어느 하나의 금속으로 이루어진 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  9. 청구항 1에 있어서,
    상기 a) 단계에서 상기 i) 단계를 통해 형성된 4층 구조의 제 5 기판과 상기 a) 단계에서 상기 c) 단계를 통해 형성된 2층 구조의 제 4 기판을 준비한 후 상기 제 4 기판의 제 2 회로패턴 중 일부에 전해 동도금층 및 접속 도금층을 형성하고, 상기 제 5 기판의 제 1 회로패턴과 상기 제 4 기판의 접속 도금층 사이에 절연재를 삽입하여 적층 한 후 제 4 기판 및 제 5 기판에 적층 된 제 1 금속 캐리어 및 제 1 금속 도금층을 제거하여 6층 구조의 다층 인쇄회로기판을 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  10. 청구항 1에 있어서,
    상기 a) 단계에서 상기 i) 단계를 통해 형성된 4층 구조의 제 5 기판과 상기 a) 단계에서 상기 i) 단계를 통해 형성된 4층 구조의 제 6 기판을 준비한 후 상기 제 5 기판의 제 1 회로패턴 중 일부에 전해 동도금층 및 접속 도금층을 형성하고, 상기 제 5 기판의 제 1 회로패턴과 상기 제 6 기판의 접속 도금층 사이에 절연재를 삽입하여 적층 한 후 상기 제 5 기판 및 제 6 기판에 적층 된 제 1 금속 캐리어 및 제 1 금속 도금층을 제거하여 8층 구조의 다층 인쇄회로기판을 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1020070088346A 2007-08-31 2007-08-31 다층 인쇄회로기판의 제조방법 KR100897650B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070088346A KR100897650B1 (ko) 2007-08-31 2007-08-31 다층 인쇄회로기판의 제조방법
JP2007337389A JP2009060076A (ja) 2007-08-31 2007-12-27 多層プリント基板の製造方法
US12/005,610 US7707715B2 (en) 2007-08-31 2007-12-28 Method of fabricating multilayer printed circuit board
US12/588,259 US20100024212A1 (en) 2007-08-31 2009-10-08 Method of fabricating multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088346A KR100897650B1 (ko) 2007-08-31 2007-08-31 다층 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20090022737A KR20090022737A (ko) 2009-03-04
KR100897650B1 true KR100897650B1 (ko) 2009-05-14

Family

ID=40692555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088346A KR100897650B1 (ko) 2007-08-31 2007-08-31 다층 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100897650B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004155A (ko) * 2017-07-03 2019-01-11 삼성전기주식회사 다층 인쇄회로기판
US11026327B2 (en) 2017-07-28 2021-06-01 Lg Innotek Co., Ltd. Printed circuit board

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086828B1 (ko) 2009-11-30 2011-11-25 엘지이노텍 주식회사 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
KR101110361B1 (ko) * 2009-12-10 2012-04-05 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101673593B1 (ko) * 2009-12-11 2016-11-08 엘지이노텍 주식회사 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법
KR101046255B1 (ko) * 2010-04-01 2011-07-05 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 인쇄회로기판의 패턴 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200274764Y1 (ko) * 2002-02-04 2002-05-08 주식회사 백산상사 도자기 음식용구통
JP2005039233A (ja) * 2003-06-27 2005-02-10 Tdk Corp ビアホールを有する基板およびその製造方法
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
KR20060062896A (ko) * 2004-12-06 2006-06-12 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200274764Y1 (ko) * 2002-02-04 2002-05-08 주식회사 백산상사 도자기 음식용구통
JP2005039233A (ja) * 2003-06-27 2005-02-10 Tdk Corp ビアホールを有する基板およびその製造方法
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
KR20060062896A (ko) * 2004-12-06 2006-06-12 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004155A (ko) * 2017-07-03 2019-01-11 삼성전기주식회사 다층 인쇄회로기판
KR102393219B1 (ko) * 2017-07-03 2022-05-02 삼성전기주식회사 다층 인쇄회로기판
US11026327B2 (en) 2017-07-28 2021-06-01 Lg Innotek Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
KR20090022737A (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
US7707715B2 (en) Method of fabricating multilayer printed circuit board
US8058558B2 (en) Printed circuit board and manufacturing method thereof
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
CN101257773B (zh) 多层印刷电路板的制造方法
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
JP2006148038A (ja) 高密度プリント基板の製造方法
JP2008016482A (ja) 多層プリント配線板の製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR100222752B1 (ko) 레이저를 이용한 다층 인쇄회로기판의 제조방법
KR100905574B1 (ko) 인쇄회로기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100455892B1 (ko) 빌드업 인쇄회로기판 및 이의 제조방법
KR100744994B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR20070034766A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
JP2004146668A (ja) 多層プリント配線板及びその製造方法
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
KR100897669B1 (ko) 다층 인쇄회로기판의 제조방법
JP2005236194A (ja) プリント配線板の製造方法
JP4633457B2 (ja) リジットフレキシブルプリント配線板の製造方法
JP7390846B2 (ja) リジッド・フレックス多層プリント配線板及びその製造方法
KR100789521B1 (ko) 다층 인쇄회로기판의 제조방법
JP4480693B2 (ja) 配線基板およびその製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee