KR100455892B1 - 빌드업 인쇄회로기판 및 이의 제조방법 - Google Patents

빌드업 인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR100455892B1
KR100455892B1 KR10-2002-0087417A KR20020087417A KR100455892B1 KR 100455892 B1 KR100455892 B1 KR 100455892B1 KR 20020087417 A KR20020087417 A KR 20020087417A KR 100455892 B1 KR100455892 B1 KR 100455892B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
insulating resin
manufacturing
build
Prior art date
Application number
KR10-2002-0087417A
Other languages
English (en)
Other versions
KR20040061258A (ko
Inventor
송창규
류창섭
이존태
김응수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2002-0087417A priority Critical patent/KR100455892B1/ko
Publication of KR20040061258A publication Critical patent/KR20040061258A/ko
Application granted granted Critical
Publication of KR100455892B1 publication Critical patent/KR100455892B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Abstract

본 발명은 인쇄회로기판에 감광성 절연수지를 현상하여 형성되는 포토비아(Photovia)로서 비아홀을 일괄적으로 형성하고, 도금이 아닌 적층 프레스를 이용하여 도체층을 형성시킴으로써, 인쇄회로기판의 고신뢰성을 구현할 수 있는 빌드업 인쇄회로기판 및 이의 제조방법에 관한 것으로, 본 발명에 따른 다층 인쇄회로기판을 제조하는 방법은, (a) 복수개의 비아홀과 제1 회로패턴이 형성된 코어 기판 상에 감광성 절연수지를 도포하여 절연수지층을 형성하는 단계; (b) 포토마스크를 이용하여 상기 절연수지층을 광경화시키는 단계; (c) 상기 광경화된 감광성 절연수지층을 현상하여 상기 제1 회로패턴 상에 각각 포토비아를 형성하는 단계; (d) 상기 포토비아가 형성된 부분에 도전성 페이스트를 충진하는 단계; (e) 상기 도전성 페이스트가 충진된 기판 위에 적층 프레스를 이용하여 동박을 부착하여 도체층을 형성하는 단계; (f) 상기 도체층이 형성된 기판 상에 포토레지스트 패턴을 형성하는 단계; (g) 상기 포토레지스트 패턴을 식각마스크로 상기 도체층을 식각하여 제2 회로패턴을 형성하는 단계; 및 (h) 상기 포토레지스트 패턴을 제거하는 단계를 포함한다.

Description

빌드업 인쇄회로기판 및 이의 제조방법{BUILD-UP PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 빌드업 인쇄회로기판 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 인쇄회로기판에 감광성 절연수지를 현상하여 형성되는 포토비아(Photovia)로서 비아홀을 일괄적으로 형성하고, 도금이 아닌 적층 프레스를 이용하여 도체층을 형성시킴으로써, 인쇄회로기판의 고신뢰성을 구현할 수 있는 빌드업 인쇄회로기판의 제조방법에 관한 것이다.
최근 들어, 전자산업의 급속한 디지털화·네트워크화로 인쇄회로기판(PCB) 기술도 급진전을 거듭하고 있다. 전자기기가 소형화, 경량화, 박형화 및 고기능화됨에 따라, 그 뼈대 역할을 하는 인쇄회로기판에서도 전자기기에서와 같이 소형화, 경량화, 박형화가 요구되고 있으며, 이를 만족시키기 위해서는 기판의 회로설계가 자유로와 져야 한다. 특히, 패키지용 기판과 휴대단말기용 기판의 고집적화·초박막화를 위해 마이크로비아, 빌드업 등 다양한 신기술들이 고부가 기술로 주목받기 시작했다. 이에 지금까지 여러 가지 빌드업 공법인 일괄적층 및 범프를 이용한 공법들이 공개되고 있다.
종래에는 수지 코팅 구리(RCC: Resin Coated Copper)가 고밀도 제조 다층 인쇄회로기판을 저가로 제조하는데 사용되어 왔었다. 현재, RCC에 의해 제조된 이러한 인쇄회로기판의 마이크로비아는 두가지 방법에 의해 제조되는데, 이는 플라즈마 식각과 레이저 드릴이 포함된다. 이와 같이, 플라즈마 식각 또는 레이저 드릴 장비가 사용된 기판만이 이러한 진보된, 블라인드 비아 인쇄회로기판을 제공할 수 있다. 고가인 플라즈마와 레이저 장비는 RCC 기술이 널리 이용되는 것을 막아왔다. 또한, 플라즈마 식각과 레이저 기술에 관련된 기술적 단점, 예를 들면, 플라즈마의 이방성 식각에 의한 언더컷팅(undercutting)과 레이저로 연속 드릴링함에 의한 낮은 수율은 고밀도 다층 인쇄회로기판에서의 RCC의 대규모 상업적 이용을 제한하여 왔다.
한편, 다층 인쇄회로기판을 제조하는데 광이미지 형성 가능한 절연물질을 사용하는 포토비아(Photovia) 프로세스가 발전되어 왔다. 이 프로세스에서, 광절연물질이 패턴된 코어(core) 상에 코팅되고 비아 홀을 형성하도록 광 이미지가 형성된다. 미국특허 제5,354,593호는 비아 홀을 형성하도록 도전성 코아 상에 두 개의광절연물질이 연속적으로 적층되어 광이미지 형성된 다음 상기 비아 홀에 구리가 도금되는 것을 개시하고 있다. 미국특허 제5,451,721호는 인쇄회로기판 표면상의 금속 배선을 갖는 코아 상에 감광 수지층을 부착함에 의해 다층 인쇄회로기판을 제조하는 것을 개시하고 있다. 상기 특허에서는 비아 홀을 형성하도록 이미지를 형성한 후에, 수지층은 무전해 도금기술에 의해 구리층으로 증착된다. 미국특허 제5,334,487호는 구리 포일의 서로 대향하는 면상에 서로 다른 감광성 조성을 부착하고 노광시킴에 의해 인쇄회로기판 상에 패턴된 층을 제조하는 것을 개시하고 있다. 상기 특허에서는 일면이 형성되고 구리층이 식각된 다음 나머지 층을 현상하고 홀을 통해 금속공정이 이루어진다.
이러한 종래의 빌드업 인쇄회로기판의 제조방법에 따라 형성된 인쇄회로기판의 단면도를 도 1a∼1k에 나타내었다. 도 1a∼1k에 도시한 바와 같이, 예를 들어 6층 빌드업 인쇄회로기판을 제조하는 경우, 기판의 코어재 제작(도 1a) → 감광성 절연수지 도포(도 1b) → 비아를 형성하기 위해 노광을 하여 일괄 비아 형성(도 1c 및 도 1d) → 동도금으로 전면 도금(도 1e) → 비아 형성 부분의 동박 제거(도 1f) → 감광성 절연수지의 2차 도포(도 1g) → 비아를 형성하기 위해 노광을 하여 일괄 비아 형성(도 1h 및 도 1i) → 동도금 및 회로패턴 형성(도 1j 및 도 1k)을 순차적으로 수행한다.
상기 인쇄방법으로 형성된 감광성 절연수지층을 포토마스크(Photomask)(5)를 이용해서 자외선 조사하여 광경화시키고, 광경화된 감광성 절연수지층을 알칼리 용액(일반적으로 Na2CO3)으로 현상을 하여 포토비아(7)를 형성한다. 상기포토비아(7)가 형성된 감광성 절연수지층의 표면에 도금이 될 수 있도록 조도형성을 하며, 이러한 조도형성약품으로는 과망간산나트륨, 과망간산칼륨, 크롬산나트륨 등의 약품을 사용하여 감광성 절연수지(4)의 표면 및 포토비아(7)의 벽면을 조도형성 한다. 조도형성이 된 감광성 절연수지 위에 무전해 동도금을 실시한다. 무전해 동도금 후 도금층과 절연층과의 밀착력을 확보하고 수분을 제거하기 위해서 건조를 실시하고 건조가 끝난 기판을 전해동도금(8)을 하여 도체층을 형성한다. 전해동도금이 된 기판에 포토레지스트(Photo Resist)를 도포하고, 자외선으로 조사하여 원하는 회로패턴을 형성하고 화학 에칭(Chemical etching)을 하여 회로패턴을 형성한다. 이렇게 회로패턴이 형성된 기판 위에 상기 과정을 재차 반복해서 빌드업을 하여 다층화한다.(도 1g에서 도 1k)
그러나, 이와 같은 포토비아의 경우는 비아를 노광, 현상에 의해서 일괄적으로 형성할 수 있다는 장점을 지니고 있으나 감광성 절연수지와 동도금과의 밀착력이 나빠서 고신뢰성을 요구하는 기판에는 적용하기가 어려운 단점이 있다.
이에 본 발명에서는 전술한 문제점들을 해결하고자, 기계적 또는 레이저 드릴을 하지 않고, 동도금을 하지 않으면서 층간을 접속시키는 고품질의 인쇄회로기판을 제조하는 방법을 발견하였으며, 본 발명은 이에 기초하여 완성되었다.
본 발명의 목적은 비아를 일괄로 형성할 수 있는 장점은 살리고 도금 밀착력을 우수하게 하기 위해서 도금이 아닌 적층 프레스를 이용해서 도체층을 형성하는 빌드업 인쇄회로기판을 제조하는 방법을 제공하는데 있다.
도 1a 내지 1k는 종래기술에 따른 빌드업 인쇄회로기판을 제조하는 공정을 나타낸 도면들이고,
도 2a는 본 발명에 따른 양면 동박적층판에 회로를 형성하여 내층을 형성한 코어 기판을 도시한 단면도이며,
도 2b는 본 발명에 따라 제1 회로패턴이 형성된 코어 기판에 감광성 절연수지를 도포한 인쇄회로기판을 도시한 단면도이고,
도 2c는 본 발명에 따라 형성된 감광성 절연수지층을 포토마스크를 이용하여 자외선(UV) 조사하여 광경화시키는 것을 도시한 단면도이며,
도 2d는 본 발명에 따라 포토비아가 형성된 인쇄회로기판을 도시한 단면도이고,
도 2e는 본 발명에 따라 포토비아가 형성된 기판에 도전성 페이스트를 충진하는 것을 도시한 단면도이며,
도 2f는 본 발명에 따라 도전성 페이스트가 충진된 기판 위에 동박을 얹고 가열가압 프레스를 이용하여 동박을 부착시키는 것을 도시한 단면도이고,
도 2g는 본 발명에 따라 도체층이 형성된 기판에 포토 레지스트를 도포하여원하는 제2 회로패턴을 형성하는 것을 도시한 단면도이며,
도 2h는 본 발명에 따라 형성된 6층 빌드업 인쇄회로기판을 도시한 단면도이다.
◎ 도면의 주요부분에 대한 부호의 설명 ◎
1: 동박적층판 2, 11: 동박
3: 도금 또는 도전성 페이스트 4: 제1 감광성 절연수지
5: 포토마스크 6: 광원
7: 제1 포토비아 8, 15: 동도금
9, 14: 도전성 페이스트 10: 스크린 마스크
12: 제2 감광성 절연수지 13: 제2 포토비아
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 빌드업 인쇄회로기판의 제조방법은 다층 인쇄회로기판을 제조하는 방법에 있어서, (a) 복수개의 비아홀과 제1 회로패턴이 형성된 코어 기판 상에 감광성 절연수지를 도포하여 절연수지층을 형성하는 단계; (b) 포토마스크를 이용하여 상기 절연수지층을 광경화시키는 단계; (c) 상기 광경화된 감광성 절연수지층을 현상하여 상기 제1 회로패턴 상에 각각 포토비아를 형성하는 단계; (d) 상기 포토비아가 형성된 부분에 도전성 페이스트를 충진하는 단계; (e) 상기 도전성 페이스트가 충진된 기판 위에 적층 프레스를 이용하여 동박을 부착하여 도체층을 형성하는 단계; (f) 상기 도체층이 형성된 기판 상에 포토레지스트 패턴을 형성하는 단계; (g) 상기 포토레지스트 패턴을 식각마스크로 상기 도체층을 식각하여 제2 회로패턴을 형성하는 단계; 및 (h) 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법을 제공한다.
본 발명에 따른 상기 (a)단계의 감광성 절연수지를 도포하는 방법은 스크린인쇄(Screen Printing), 커튼코팅(Curtain Coating), 롤코팅(Roll Coating) 또는 스프레이코팅(Spray Coating) 방법으로 이루어지는 일군으로부터 선택되는 것을 특징으로 한다.
본 발명에 따른 상기 감광성 절연수지층의 두께는 20 ㎛ 내지 200 ㎛ 인 것을 특징으로 한다.
본 발명에 따라 상기 (a)단계 후, 상기 감광성 절연수지를 반경화하여 B-스테이지 상태까지만 경화시키는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 상기 (c)단계의 광경화된 감광성 절연수지층은 알칼리 용액으로 현상되는 것을 특징으로 한다.
본 발명에 따른 상기 알칼리 용액은 탄산나트륨(Na2CO3) 용액인 것을 특징으로 한다.
본 발명에 따른 상기 (d)단계의 도전성 페이스트는 스크린 인쇄를 통하여 충진되는 것을 특징으로 한다.
본 발명에 따른 상기 (e)단계의 동박은 가열가압 적층 프레스를 이용하여 부착되는 것을 특징으로 한다.
본 발명에 따른 상기 도전성 페이스트는 금속분말이 주성분인 것을 특징으로 한다.
또한, 상기 금속분말은 구리(Cu), 은(Ag), 금(Au), 주석(Sn), 납(Pb) 금속분말 또는 이들의 조합인 것을 특징으로 한다.
또한, 상기 금속분말은 유기결합제, 무기결합제 및 금속결합제로 이루어진 그룹으로부터 선택된 적어도 하나의 결합제로 결합되는 것을 특징으로 한다.
본 발명은 (a) 내부에 전도성 물질이 형성된 비아홀을 갖는 코어 기판; (b) 상기 비아홀 상부에 형성되는 제1 회로패턴; (c) 상기 코어 기판 위에 도포되어 포토비아가 형성된 감광성 절연수지; (d) 상기 포토비아 내에 충진된 도전성 페이스트; 및 (e) 상기 포토비아 상부에 형성되며 적층 프레스로 부착되는 제2 회로패턴으로 구성되는 것을 특징으로 하는 빌드업 인쇄회로기판을 제공한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
현재 인쇄회로기판의 비아 홀을 형성하기 위하여 가장 널리 사용되는 방법으로는 엑시머, Nd:YAG 및 CO2 타입의 레이저드릴 가공법 등이 있으며, 본 발명에서는 상기와 같은 방법을 사용하지 않고, 비아 홀을 일괄적으로 형성할 수 있는 포토비아를 형성한 후 적층 프레스를 이용하여 도체층을 형성하는 고품질의 인쇄회로기판을 제조하는 방법에 관한 것이다.
도 2a 및 도 2b를 참조하면, 내부에 비어홀(3)이 형성된 양면 동박적층판에 제1 회로패턴(2)을 형성하여 내층을 형성함으로써 코어재를 제작한 다음, 상기 제1 회로패턴(2)이 형성된 코어기판(1)에 감광성 절연수지(4)를 도포한다. 상기 도포방법은 스크린인쇄, 커튼코팅(Curtain Coating), 롤코팅(Roll Coating), 스프레이코팅(Spray Coating)등 여러 방법으로 인쇄할 수 있으며, 상기 절연층의 두께는 20~200㎛으로 도포한다. 이 때 감광성 절연수지(4)는 반경화하여 B-스테이지 상태까지만 경화를 시킨다.
도 2c 및 도 2d를 참조하면, 포토비아(7)를 형성시키기 위하여, 상기 인쇄방법으로 형성된 감광성 절연수지층을 포토마스크(5)를 이용해서 자외선 조사하여 광경화시킨다.
그 다음, 광경화된 감광성 절연수지층을 알칼리 용액(일반적으로 Na2CO3)으로 현상을 해서 포토비아(7)를 형성한다.
따라서, 상기 포토비아(7)에 의해 상기 제1 회로패턴(2)의 일부가 노출된다.
도 2e를 참조하면, 상기 포토비아(7)가 형성된 기판에 스크린 마스크(10)를통해서 도전성 페이스트(9)를 충진한다. 이 때 스크린 인쇄시 작업 환경은 대기압 또는 진공상태에서 작업을 한다. 또한 마스크로는 실크매쉬(Silk Mesh), 서스매쉬(SUS Mesh), 메탈마스크(Metal Mask)등이 사용된다. 도전성 페이스트의 주성분은 금속분말로써 구리(Cu), 은(Ag), 금(Au), 주석(Sn), 납(Pb) 등의 금속을 사용하며 유기결합제가 포함되어서 금속분말을 결합시켜주는 역할을 한다. 유기결합제가 없고 금속결합제가 포함되어도 무방하다. 이 때의 금속결합제는 비스무스(Bi)등이 사용된다. 도전성 페이스트는 가열·가압시 금속분말끼리 서로 접촉되어 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다. 또는 금속분말끼리 서로 가열·가압하는 과정에 금속확산이나 소결로 인하여 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다.
도 2f를 참조하면, 상기 도전성 페이스트(9)가 충진된 B-스테이지 기판 위에 동박(11)을 얹은 다음, 가열가압 프레스를 이용하여 동박을 부착시켜 도체층을 형성한다.
도 2g를 참조하면, 상기 도체층이 형성된 기판에 포토레지스트를 도포하고, 통상의 사진식각 공정에 따라, 자외선 조사 및 현상에 의해 포토레지스트 패턴을 형성하고, 이를 마스크로 사용하여 하부의 도체층을 화학에칭하여 제2 회로패턴(11)을 형성한다.
여기서, 화학 에칭은 알칼리 용해 식각 또는 산 용해 식각을 일컫는다.
도 2h를 참조하면, 상기 제2 회로패턴(11)이 형성된 기판 위에 도 2b에서 도 2g까지의 공정을 재차 반복해서 빌드업을 하여 다층화 한다.
한편, 상기 도 2a에서 도 2e의 과정을 통해 형성된 각층을 일괄적으로 적층하여 가열가압 진공 프레스에 의해서 일괄로 경화하여 일체의 인쇄회로기판을 만드는 것도 가능하다. 이때, 상기 회로패턴이 형성된 기판에서 B-스테이지 쪽에 덮여 있는 커버필름을 제거한 후, 커버필름 두께만큼 올라온 도전성 페이스트는 추후 각층을 모두 만든 후 적층시에 인접층의 회로와 전도성을 확보하는데 필요하다.
이와 같은, 과정을 반복한 여러층들을 서로 적층하여 가열가압 진공 프레스에 의해서 일괄로 경화하여 일체의 인쇄회로기판을 만든다. 이때 도전성 금속 페이스트는 인접층의 회로동박과 맞닿아서 금속결합을 일으켜서 층간 도통을 시킨다.
이상에서 설명한 것은 본 발명에 따른 빌드업 인쇄회로기판의 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
상술한 바와 같이, 본 발명에 따른 빌드업 인쇄회로기판의 제조방법은 기계적 또는 레이저 드릴을 하지 않고 포토비아를 일괄로 형성하며, 도금 밀착력을 우수하게 하기 위해서 도금이 아닌 적층 프레스를 이용해서 도체층을 형성함으로써 층간을 접속력을 향상시켜 고신뢰성의 인쇄회로기판을 제공할 수 있다.

Claims (12)

  1. (a) 복수개의 비아홀과 제1 회로패턴이 형성된 코어 기판 상에 감광성 절연수지를 도포하여 절연수지층을 형성하는 단계;
    (b) 포토마스크를 이용하여 상기 절연수지층을 광경화시키는 단계;
    (c) 상기 광경화된 감광성 절연수지층을 현상하여 상기 제1 회로패턴 상에 각각 포토비아를 형성하는 단계;
    (d) 상기 포토비아가 형성된 부분에 도전성 페이스트를 충진하는 단계;
    (e) 상기 도전성 페이스트가 충진된 기판 위에 적층 프레스를 이용하여 동박을 부착하여 도체층을 형성하는 단계;
    (f) 상기 도체층이 형성된 기판 상에 포토레지스트 패턴을 형성하는 단계;
    (g) 상기 포토레지스트 패턴을 식각마스크로 상기 도체층을 식각하여 제2 회로패턴을 형성하는 단계; 및
    (h) 상기 포토레지스트 패턴을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 (a)단계의 감광성 절연수지를 도포하는 방법은 스크린인쇄(Screen Printing), 커튼코팅(Curtain Coating), 롤코팅(Roll Coating) 또는 스프레이코팅(Spray Coating) 방법으로 이루어지는 일군으로부터 선택되는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 감광성 절연수지층의 두께는 20㎛ 내지 200㎛ 인 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 (a)단계 후, 상기 감광성 절연수지를 반경화하여 B-스테이지 상태까지만 경화시키는 단계를 더 포함하는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 (c)단계의 광경화된 감광성 절연수지층은 알칼리 용액으로 현상되는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  6. 제5항에 있어서,
    상기 알칼리 용액은 탄산나트륨(Na2CO3) 용액인 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 (d)단계의 도전성 페이스트는 스크린 인쇄를 통하여 충진되는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  8. 제1항에 있어서,
    상기 (e)단계의 동박은 가열가압 적층 프레스를 이용하여 부착되는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  9. 제1항에 있어서,
    상기 도전성 페이스트는 금속분말이 주성분인 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  10. 제9항에 있어서,
    상기 금속분말은 구리(Cu), 은(Ag), 금(Au), 주석(Sn), 납(Pb) 금속분말 또는 이들의 조합인 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  11. 제10항에 있어서,
    상기 금속분말은 유기결합제, 무기결합제 및 금속결합제로 이루어진 그룹으로부터 선택된 적어도 하나의 결합제로 결합되는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
  12. (a) 내부에 전도성 물질이 형성된 비아홀을 갖는 코어 기판;
    (b) 상기 비아홀 상부에 형성되는 제1 회로패턴;
    (c) 상기 코어 기판 위에 도포되어 포토비아가 형성된 감광성 절연수지;
    (d) 상기 포토비아 내에 충진된 도전성 페이스트; 및
    (e) 상기 포토비아 상부에 형성되며 적층 프레스로 부착되는 제2 회로패턴;
    으로 구성되는 것을 특징으로 하는 빌드업 인쇄회로기판.
KR10-2002-0087417A 2002-12-30 2002-12-30 빌드업 인쇄회로기판 및 이의 제조방법 KR100455892B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087417A KR100455892B1 (ko) 2002-12-30 2002-12-30 빌드업 인쇄회로기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087417A KR100455892B1 (ko) 2002-12-30 2002-12-30 빌드업 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20040061258A KR20040061258A (ko) 2004-07-07
KR100455892B1 true KR100455892B1 (ko) 2004-11-06

Family

ID=37352810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0087417A KR100455892B1 (ko) 2002-12-30 2002-12-30 빌드업 인쇄회로기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100455892B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601473B1 (ko) * 2004-09-24 2006-07-18 삼성전기주식회사 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법
KR100704915B1 (ko) * 2005-09-15 2007-04-09 삼성전기주식회사 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR100658437B1 (ko) * 2005-12-14 2006-12-15 삼성전기주식회사 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
CN101937852B (zh) * 2010-08-19 2012-07-04 日月光半导体制造股份有限公司 线路基板制造方法
KR102059823B1 (ko) * 2013-06-11 2019-12-27 삼성전기주식회사 기판 제조 방법 및 빌드-업 기판 적층체
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
KR101947052B1 (ko) * 2015-06-29 2019-02-12 삼성전기주식회사 다층기판 및 다층기판 제조방법
EP3723459A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with high passive intermodulation (pim) performance

Also Published As

Publication number Publication date
KR20040061258A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
US7707715B2 (en) Method of fabricating multilayer printed circuit board
US7350296B2 (en) Method of fabricating a printed circuit board including an embedded passive component
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
US5258094A (en) Method for producing multilayer printed wiring boards
US7328502B2 (en) Apparatus for making circuitized substrates in a continuous manner
US7977034B1 (en) Method for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
JP2006148038A (ja) 高密度プリント基板の製造方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR100455892B1 (ko) 빌드업 인쇄회로기판 및 이의 제조방법
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
JPH1075069A (ja) Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法
KR20070034766A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
JP2004146668A (ja) 多層プリント配線板及びその製造方法
KR100516621B1 (ko) 전층 ivh 공법의 인쇄회로기판 및 이의 제조방법
JP4797310B2 (ja) アライメントマーク
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR100276262B1 (ko) 다층인쇄회로기판제조방법
KR100688751B1 (ko) 마이크로 패턴의 형성 방법
KR20040065861A (ko) 전층 ivh공법의 인쇄회로기판 및 이의 제조방법
JP3894640B2 (ja) 配線基板の製造方法
KR100651342B1 (ko) 전도성 액상 감광성 물질을 이용한 다층 인쇄회로기판의제조 방법
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법
JP4337408B2 (ja) プリント配線板の製造方法
KR19990048049A (ko) 빌드업 다층 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee