KR100516621B1 - 전층 ivh 공법의 인쇄회로기판 및 이의 제조방법 - Google Patents
전층 ivh 공법의 인쇄회로기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR100516621B1 KR100516621B1 KR10-2003-0003059A KR20030003059A KR100516621B1 KR 100516621 B1 KR100516621 B1 KR 100516621B1 KR 20030003059 A KR20030003059 A KR 20030003059A KR 100516621 B1 KR100516621 B1 KR 100516621B1
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- layer
- circuit board
- resin
- full
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 흡습성이 강하고 두께의 조절이 용이한 자재를 사용함으로써, 고신뢰성을 구현할 수 있는 인쇄회로기판을 제공할 수 있는 전층 IVH 공법의 인쇄회로기판 및 이의 제조방법에 관한 것으로, 절연성 기재에 형성된 다수의 비아홀에 도전성 페이스트가 충진되고 상기 절연성 기재의 양면에 소정의 패턴으로 형성된 양면 배선층이 상기 도전체에 의해 전기적으로 접속되어 있는 인쇄회로기판에 있어서, 상기 절연성 기재는 경화된 글라스 에폭시 수지를 중심으로 하고, 그 양면에 B-스테이지 상태의 수지를 도포한 다음, 상기 B-스테이지의 수지층의 양면에 커버 필름을 적층한 5층 구조의 자재를 사용하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판을 제공하는 것이며, 본 발명에 따르면, 기판의 제조공정의 수를 감소시키고 제조시간을 단축시키며 기판의 설계 자유도를 높임으로써 고신뢰성의 인쇄회로기판을 제공할 수 있다.
Description
본 발명은 전층 IVH 공법의 인쇄회로기판(PRINTED CIRCUIT BOARD FOR USING ALL LAYER INTERSTITIAL VIA HOLE) 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 흡습성이 강하고 두께의 조절이 용이한 자재를 사용함으로써, 고신뢰성을 구현할 수 있는 전층 IVH 공법의 인쇄회로기판 및 이의 제조방법에 관한 것이다.
최근 들어, 전자산업의 급속한 디지털화·네트워크화로 인쇄회로기판(PCB) 기술도 급진전을 거듭하고 있다. 전자기기가 소형화, 경량화, 박형화 및 고기능화됨에 따라, 그 뼈대 역할을 하는 인쇄회로기판에서도 전자기기에서와 같이 소형화, 경량화, 박형화가 요구되고 있으며, 이를 만족시키기 위해서는 기판의 회로설계가 자유로와 져야 한다. 특히, 패키지용 기판과 휴대단말기용 기판의 고집적화·초박막화를 위해 마이크로비아, 빌드업 등 다양한 신기술들이 고부가 기술로 주목받기 시작했다. 이에 지금까지 여러 가지 빌드업 공법인 일괄적층 및 범프를 이용한 공법들이 공개되고 있다.
상기와 같은 고정밀도화 및 다기능화된 전자기기와 관련하여, 드릴가공과 구리 코팅 적층판의 에칭 및 도금 가공에 의한 종래의 인쇄회로기판으로서는 이와 같은 요구를 만족시키기가 어렵다. 이러한 과제를 해결하기 위해서 새로운 구조를 구비한 인쇄회로기판이나 고밀도 배선을 목적으로 하는 제조방법이 개발되고 있다.
그 중 하나로서, "ALIVH"(마츠시타전기산업주식회사의 상표)로 불리는 전층 IVH구조의 다층인쇄회로기판이 있다. 이 인쇄회로기판은 종래의 다층인쇄회로기판의 층간 접속의 주류이던 관통홀 내벽의 구리도금 도체 대신에, IVH(Interstitial Via Hole)에 도전체를 충진하여 접속 신뢰성의 향상을 도모하는 동시에 부품랜드 바로 밑이나 임의의 층 사이에 IVH를 형성할 수 있어서, 기판 사이즈의 소형화나 고밀도 실장을 실현할 수 있는 전층 IVH 구조의 다층인쇄회로기판을 제공한다.
일본 특개평 6-268345호 공보에서는 상기와 같은 종래의 인쇄회로기판의 제조방법이 개시되어 있으며, 도 1a 내지 도 1i에 상기 인쇄회로기판의 제조방법을 도시한다.
먼저, 도 1a에 도시하는 바와 같이, 기판의 원재료로 아라미드(Aramid) 섬유의 부직포에 열경화성 에폭시 수지를 함침시킨 다공질 기재(111)를 형성한다. 이 아라미드 부직포 원자재는 다공성물질로 이루어져 있고, 내열성이 강한 특성을 가지고 있으나, B-스테이지로 반경화 상태이기 때문에 적층시 수축되기 쉬운 성질을 띄고 있다.
도 1b를 참조하면, 상기 다공질 기재(111)의 양면에 커버 필름(115)을 적층한다. 이때의 커버 필름(115)은 일반적으로 폴리에스테르(PET)를 사용하고, 이는 다공질 기재(111)를 보호하기 위한 것으로 이형(離形) 필름이다.
도 1c를 참조하면, CO2 레이저 가공법에 의해 상기 다공질 기재(111)의 소정의 위치에 비아홀(117)을 형성한다.
도 1d를 참조하면, 상기 CO2 레이저 가공법에 의해 형성된 비아홀(117)에 도전성 페이스트(119)를 충진한다. 충전하는 방법으로서는 비아홀(117)을 갖는 상기 다공질 기재(111)를 스크린 인쇄기의 테이블 상에 설치하고, 직접 도전성 페이스트(119)를 커버 필름(115) 상에서 인쇄한다. 이 때, 인쇄 면의 커버 필름(115)은 인쇄 마스크의 역할과 다공질 기재(111) 표면의 오염 방지의 역할을 한다.
도 1e를 참조하면, 도전성 페이스트(119)가 충진된 상기 다공질 기재(111)의 양면에 부착되어 있는 이형 필름인 커버 필름(115)을 제거한다.
도 1f를 참조하면, 커버 필름(115)이 제거된 상기 다공질 기재(111)의 양면에 동박(121)을 부착한다. 이 상태에서 가열·가압함으로써, 다공질 기재(111)는 압축되어 그 두께는 얇아진다. 이 때, 비아홀(117) 내의 도전성 페이스트(119)도 압축되어, 도전성 페이스트(119) 내의 바인더 성분이 압출됨으로써, 도전 성분끼리 및 도전 성분과 동박(121)간의 결합이 견고해지며, 도전성 페이스트(119)의 도전 물질로 인해 층간의 전기적 접속을 가능하게 한다. 그런 다음, 다공질 기재(111)의 구성 성분인 열경화성 수지 및 도전성 페이스트(119)를 경화한다.
도 1g를 참조하면, 상기와 같이 형성된 원자재를 드라이 필름이나 액상 포토레지스트로 코팅한 후, 포토마스크를 덮어 자외선(UV)으로 조사하고, 현상, 에칭, 박리를 통해 회로패턴을 형성한다.
또한, 도 1h를 참조하면, 도 1a 내지 도 1e의 과정에 의해 형성된 별도의 절연성 기재(110)를 가운데 두고, 그 양면에 상기 양면 배선기판(120)을 각각 위치를 맞추어 중첩한 후, 전체를 가열·가압함으로써 다층화한다.
이와 같은 제조방법은 레이저를 이용하여 비아홀을 형성하고, 유동성의 도전성 페이스트를 이용해서 동박층간의 전기접속을 하기 때문에 매우 작은 직경의 비아홀 접속을 가능하게 한다. 또한, 이들 회로 형성용 기판을 이용하여 형성된 다층인쇄회로기판은 저팽창률, 저유전률, 경량이라고 하는 장점을 활용하여 많은 전자기기에 이용되어 오고 있다.
그러나, 상기의 전층 IVH 구조를 갖는 인쇄회로기판은 현재 그 주요 구성 재료가 상기한 바와 같이 아라미드 섬유의 부직포에 열경화성 에폭시 수지를 함침시킴으로써 형성한 것이기 때문에, 가열·가압 프레스시 두께가 줄어들게 되며 이로 인해 두께 조절을 해야 하는 어려움을 지니고 있다. 또한, 아라미드 자재의 특성상 고가의 자재이고 흡습성이 높아서 습기에 약한 단점을 지니고 있어, 신뢰성이 높은 인쇄회로기판을 제조하는데 어려움이 있다.
이에 본 발명에서는 전술한 문제점들을 해결하고자, 흡습성이 강하고 두께의 조절이 용이한 자재를 사용함으로써 자재를 가열·가압 프레스시 두께가 줄어드는 것을 보완한 고신뢰성을 구현할 수 있는 인쇄회로기판의 제조방법을 발견하였으며, 본 발명은 이에 기초하여 완성되었다.
본 발명의 다른 목적은 인쇄회로기판의 제조공정의 수를 감소시키고, 제조시간을 단축시키며, 저비용의 자재를 사용함으로써 제작에 소요되는 경비를 절감하기 위한 전층 IVH 공법의 인쇄회로기판의 제조방법을 제공하고자 하는 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 전층 IVH 공법의 인쇄회로기판은, 절연성 기재에 형성된 다수의 비아홀에 도전성 페이스트가 충진되고 상기 절연성 기재의 양면에 소정의 패턴으로 형성된 양면 배선층이 상기 도전체에 의해 전기적으로 접속되어 있는 인쇄회로기판에 있어서, 상기 절연성 기재는 (a) 경화된 글라스 에폭시 수지; (b) 그 양면에 도포된 B-스테이지 상태의 수지; 및 (c) 상기 형성된 수지를 관통하여 형성된 비아홀 내부에 충진된 도전성 페이스트로 구성되는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판을 제공한다.
본 발명에 따라 상기 소정의 패턴으로 형성된 양면 배선층은 (a) 비아홀이 형성된 상기 절연성 기재; (b) 상기 비아홀 내부에 충진된 도전성 페이스트; (c) 상기 비아홀 상부에 형성되는 동박층으로 구성되는 것을 특징으로 한다.
또한, 본 발명은 (a) 경화된 글라스 에폭시 수지를 중심으로 하고, 그 양면에 B-스테이지 상태의 수지를 도포한 다음, 상기 B-스테이지의 수지층의 양면에 커버 필름을 적층한 5층 구조의 절연성 기재를 형성하는 단계; (b) 상기 절연성 기재의 소정의 위치에 비아홀을 형성하는 단계; (c) 상기 비아홀이 형성된 부분에 도전성 페이스트를 충진하는 단계; (d) 상기 도전성 페이스트를 충진한 기판에서 커버 필름을 제거하는 단계; (e) 상기 도전성 페이스트 충진 기판의 양면에 동박을 부착하여 도체층을 형성하는 단계; (f) 상기 도체층 상에 포토레지스트 패턴을 형성하는 단계; 및 (g) 상기 포토레지스트 패턴을 식각마스크로 상기 도체층을 식각하여 회로패턴을 형성하여 양면 배선기판을 형성하는 단계를 포함하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법를 제공한다.
본 발명에 따른 상기 (a)단계에서 (d)단계를 통해 별개의 절연성 기재를 제조하는 것을 특징으로 한다.
본 발명에 따른 상기 절연성 기재를 가운데 두고, 그 양면에 상기 양면 배선기판을 적층하여 4층 인쇄회로기판을 제조하는 것을 특징으로 한다.
본 발명에 따른 상기 (a)단계에서 B-스테이지 상태의 수지를 도포하는 방법은 액상 수지를 코팅하는 방법으로 스크린코팅(Screen Coating), 커튼코팅(Curtain Coating), 롤코팅(Roll Coating) 또는 스프레이코팅(Spray Coating) 방법으로 이루어지는 일군으로부터 선택되는 것을 특징으로 한다.
본 발명에 따른 상기 (a)단계에서 B-스테이지 상태의 수지를 도포하는 방법은 필름 타입의 수지를 진공 라미네이터(Laminator) 또는 가열·가압 프레스를 이용하여 부착하는 것을 특징으로 한다.
본 발명에 따른 상기 (c)단계의 도전성 페이스트는 스크린 인쇄를 통하여 충진되는 것을 특징으로 한다.
본 발명에 따른 상기 도전성 페이스트는 금속 분말이 주성분인 것을 특징으로 한다.
본 발명에 따른 상기 금속 분말은 구리(Cu), 은(Ag), 금(Au), 주석(Sn), 납(Pb) 금속 분말 또는 이들의 조합인 것을 특징으로 한다.
또한, 상기 금속 분말은 유기 결합체에 의해 결합되는 것을 특징으로 한다.
또한, 상기 금속 분말은 금속 결합체에 의해 결합되는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 2a를 참조하면, 본 실시예는 5층 구조의 글라스 에폭시 원자재를 사용한다. 상기 5층 구조의 원자재의 중앙에는 경화된 글라스 에폭시 재질(Cured Glass Epoxy)(211)을 기본으로 한다. 이 때의 글라스 에폭시(211)는 Non-Halogen을 기본으로 한다.
상기 글라스 에폭시(211)의 양면에 B-스테이지 상태의 에폭시 수지(213)를 도포한다. 도포하는 방법으로는 액상 수지를 코팅하는 방법, 스크린코팅(Screen Coating), 커튼코팅(Curtain Coating), 롤코팅(Roll Coating), 스프레이코팅(Spray Coating)등을 이용할 수 있다. 또한 필름 타입의 수지를 진공 라미네이터나 가열·가압 프레스를 이용해서 부착할 수도 있다.
그런 다음, 상기 B-스테이지 수지(213)가 도포된 절연성 기재의 양면에 B-스테이지 수지(213)를 보호하기 위한 커버 필름(215)을 적층한다. 적층 방법으로는 액상수지일 경우는 수지를 B-스테이지 상태로 건조시킨 후 진공 라미네이터 또는 필름 라미네이터를 이용하여 필름을 입힌다. 또한, 필름 타입의 B-스테이지 수지일 경우는 필름 타입의 수지를 제조할 때 커버 필름을 코팅하여 사용한다. 이 때 커버 필름의 재질로는 폴리에스테르(PET), 폴리에틸렌(PE)등을 사용한다.
도 2b를 참조하면, 상기와 같이 구성된 절연성 기재는 레이저 드릴을 이용하여 원하는 위치에 비아홀(217)을 가공한다.
이 때 레이저 드릴은 CO2를 이용한 레이저 드릴을 사용하나, 자외선-야그(UV-Yag)를 이용한 레이저 드릴을 사용해도 무방하다. 레이저 드릴로 가공할 때 절연성 기재는 커버 필름(215)이 있는 상태에서 가공을 한다. 이 때의 커버 필름(215)은 기판을 보호할 뿐 아니라 레이저 가공시 기판의 손상을 보호한다. 비아홀(217)의 가공정도는 30∼200㎛정도까지 가공을 한다.
도 2c를 참조하면, 레이저로 가공한 비아홀(217)에 도전성 페이스트(219)를 충진한다. 이 때 도전성 페이스트의 충진 방법은 스크린 인쇄를 이용하며, 이러한 스크린 인쇄시 작업 환경은 대기압 또는 진공상태에서 작업을 한다. 도전성 페이스트의 주성분은 금속 분말로써 구리(Cu), 은(Ag), 금(Au), 주석(Sn), 납(Pb) 등의 금속을 사용하며 유기 바인더(Binder)가 포함되어서 금속분말을 결합시켜주는 역할을 한다. 유기 바인더가 없고 금속 바인더가 포함되어도 무방하다. 이 때의 금속 바인더는 비스무스(Bi)등이 사용된다. 도전성 페이스트는 가열·가압시 금속분말끼리 서로 접촉되어 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다. 또는 금속분말끼리 서로 가열·가압하는 과정에 금속확산이나 소결로 인하여 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다.
도 2d를 참조하면, 도전성 페이스트(219)를 충진한 기판에서 커버 필름(215)을 제거한다. 커버 필름은 통상적으로 폴리에스테르(PET)를 사용하며, 내열성이 우수하고, 이형 필름이기 때문에 쉽게 제거할 수 있다.
도 2e를 참조하면, 상기와 같이 커버 필름(215)이 제거된 기판의 양면에 동박(221)을 부착한 후 가열·가압 프레스를 이용해서 동박(221)과 기재를 일체화한다.
이 때, 비아홀(217) 내의 도전성 페이스트(219)도 압축되어, 도전성 페이스트(219) 내의 바인더 성분이 압출됨으로써, 도전 성분끼리 및 도전 성분과 동박(221)간의 결합이 견고해지며, 도전성 페이스트(219)의 도전 물질로 인해 층간의 전기적 접속을 가능하게 한다.
도 2f를 참조하면, 상기 도체층 상에 포토레지스트 패턴을 형성하고, 식각마스크로 상기 도체층을 식각하여 회로패턴을 형성한다. 이 방법은 일반적인 인쇄회로기판의 회로형성방법과 동일하다.
또한, 도 2g 및 도 2h를 참조하면, 상기 도 2a 내지 도 2d의 과정에 의해 형성된 별도의 절연성 기재(210)를 가운데 두고, 그 양면에 상기 양면 배선기판(220)을 각각 위치를 맞추어 적층한 후, 전체를 가열·가압함으로써 다층화 기판을 제조할 수 있다.
이상에서 설명한 것은 본 발명에 따른 전층 IVH 공법의 인쇄회로기판을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
상술한 바와 같이, 본 발명에 따른 전층 IVH 공법의 인쇄회로기판의 제조방법은 기판의 제조공정의 수를 감소시키고 제조시간을 단축시키며 기판의 설계 자유도를 높임으로써 고신뢰성의 인쇄회로기판을 제공할 수 있다.
도 1a 내지 1i는 종래기술에 따른 전층 IVH 공법의 인쇄회로기판을 제조하는 공정을 나타낸 도면들이고,
도 2a는 본 발명에 따른 5층 구조의 글라스 에폭시 원자재를 도시한 단면도이며,
도 2b는 본 발명에 따라 5층 구조의 글라스 에폭시 원자재에 비아홀이 형성된 기판을 도시한 단면도이고,
도 2c는 본 발명에 따라 비아홀이 형성된 기판에 도전성 페이스트를 충진하는 것을 도시한 단면도이며,
도 2d는 본 발명에 따라 도전성 페이스트가 충진된 기판에서 커버 필름을 제거하는 것을 도시한 단면도이고,
도 2e는 본 발명에 따라 커버 필름이 제거된 기판의 양면에 동박을 얹고 가열·가압 프레스를 이용하여 동박을 부착시키는 것을 도시한 단면도이며,
도 2f는 본 발명에 따라 도체층이 형성된 기판에 포토 레지스트를 도포하여 원하는 회로패턴을 형성하는 것을 도시한 단면도이고,
도 2g는 본 발명에 따라 절연성 기재를 형성하여 다층 인쇄회로기판을 형성하는 것을 도시한 단면도이며,
도 2h는 본 발명에 따라 형성된 전층 IVH 공법의 4층 인쇄회로기판을 도시한 단면도이다.
◎ 도면의 주요부분에 대한 부호의 설명 ◎
110, 210: 절연성 기재 111: 다공질 기재
115, 215: 커버 필름 117, 217: 비아홀
119, 219: 전도성 페이스트 120, 220: 양면 배선기판
121, 221: 동박 211: 경화된 글라스 에폭시
213: B-스테이지의 에폭시 수지
Claims (12)
- 삭제
- 삭제
- 삭제
- 경화된 글라스 에폭시 수지, 및 상기 글라스 에폭시 수지 양면에 도포된 B-스테이지 수지층으로 구성되며, 도전성 페이스트가 충진된 다수의 비아홀이 형성된 다수의 절연성 기재를 형성하는 단계;상기 절연성 기재 중 어느 하나의 양면에 회로패턴을 형성하여 둘 이상의 양면 배선층을 형성하는 단계;상기 절연성 기재 중 회로패턴이 형성되어 있지 않은 어느 하나의 절연성 기재의 양측에 상기 회로패턴이 형성되어 있는 양면 배선층을 예비적층하는 단계; 및가열 및 가압하는 단계;를 포함하며,상기 절연성 기재와 상기 양면 배선층이 상기 비아홀들에 의해 상호 접속되도록 구성되는 것을 특징으로 하는 전층 IVH 인쇄회로기판 제조방법.
- 제4항에 있어서,상기 절연성 기재를 형성하는 단계는,경화된 글라스 에폭시 수지, 상기 글라스 에폭시 수지 양면에 도포된 B-스테이지 수지층 및 상기 B-스테이지 수지층 위에 적층된 커버필름으로 구성된 원자재를 준비하는 단계;상기 원자재의 소정 위치에 비아홀을 가공하는 단계;상기 비아홀에 도전성 페이스트를 충진하는 단계;상기 커버필름을 제거하는 단계;를 포함하는 것을 특징으로 하는 전층 IVH 인쇄회로기판 제조방법.
- 제4항에 있어서,상기 절연성 기재 중 어느 하나의 양면에 회로패턴을 형성하여 둘 이상의 양면 배선층을 형성하는 단계는,상기 절연성 기재의 양면에 동박을 적층하는 단계; 및상기 동박에 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 전층 IVH 인쇄회로기판 제조방법.
- 제5항에 있어서,상기 도전성 페이스트를 충진하는 단계는 스크린 인쇄법에 의해 수행되는 것을 특징으로 하는 전층 IVH 인쇄회로기판 제조방법.
- 제5항에 있어서,상기 원자재를 준비하는 단계는,글라스 에폭시층의 양면에 B-스테이지 상태의 수지층을 적층하는 단계; 및상기 에폭시 수지 위에 커버 필름을 적층하는 단계;를 포함하는 것을 특징으로 하는 전층 IVH 인쇄회로기판 제조방법.
- 제7항에 있어서,상기 B-스테이지 상태의 수지층을 적층하는 단계는, 액상 수지를 코팅하는 방법으로 스크린코팅(Screen Coating), 커튼코팅(Curtain Coating), 롤코팅(Roll Coating) 또는 스프레이코팅(Spray Coating) 방법으로 이루어지는 일군으로부터 선택되는 방법에 의해 수행되는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판 제조방법.
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0003059A KR100516621B1 (ko) | 2003-01-16 | 2003-01-16 | 전층 ivh 공법의 인쇄회로기판 및 이의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0003059A KR100516621B1 (ko) | 2003-01-16 | 2003-01-16 | 전층 ivh 공법의 인쇄회로기판 및 이의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040065862A KR20040065862A (ko) | 2004-07-23 |
KR100516621B1 true KR100516621B1 (ko) | 2005-09-22 |
Family
ID=37355935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0003059A KR100516621B1 (ko) | 2003-01-16 | 2003-01-16 | 전층 ivh 공법의 인쇄회로기판 및 이의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100516621B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101078733B1 (ko) | 2009-06-29 | 2011-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지 |
KR101312029B1 (ko) * | 2012-03-13 | 2013-09-27 | 주식회사 디에이피 | 동박 적층판 제조 방법 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100651422B1 (ko) * | 2004-09-23 | 2006-11-29 | 삼성전기주식회사 | 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 |
KR100864430B1 (ko) * | 2006-05-10 | 2008-10-20 | (주)하이비젼시스템 | 듀얼 반도체 소자를 가진 양면 기판의 제조 방법들 및그것에 의해 제조된 양면 기판들 |
KR100754071B1 (ko) * | 2006-05-16 | 2007-08-31 | 삼성전기주식회사 | 전층 ivh 공법의 인쇄회로기판의 제조방법 |
-
2003
- 2003-01-16 KR KR10-2003-0003059A patent/KR100516621B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101078733B1 (ko) | 2009-06-29 | 2011-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지 |
KR101312029B1 (ko) * | 2012-03-13 | 2013-09-27 | 주식회사 디에이피 | 동박 적층판 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040065862A (ko) | 2004-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7253512B2 (en) | Organic dielectric electronic interconnect structures and method for making | |
US7151228B2 (en) | Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same | |
KR100570856B1 (ko) | 병렬적 다층 인쇄회로기판 제조 방법 | |
KR100567087B1 (ko) | 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법 | |
EP1720390A2 (en) | Apparatus and method for making circuitized substrates in a continous manner | |
WO1998056220A1 (fr) | Plaquette de circuit simple face et procede de fabrication de ladite plaquette | |
WO2001045478A1 (fr) | Carte a circuit imprime multicouche et procede de production | |
KR100632560B1 (ko) | 병렬적 인쇄회로기판 제조 방법 | |
JP2006196785A (ja) | 電子部品内蔵プリント配線板及びその製造方法 | |
JP4043115B2 (ja) | 多数個取り多層プリント配線板 | |
CN101257773B (zh) | 多层印刷电路板的制造方法 | |
JPH1154934A (ja) | 多層プリント配線板およびその製造方法 | |
JP3492467B2 (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
KR100601483B1 (ko) | 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법 | |
KR100734234B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
KR100516621B1 (ko) | 전층 ivh 공법의 인쇄회로기판 및 이의 제조방법 | |
KR100536315B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
KR20070034766A (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 | |
KR20040065861A (ko) | 전층 ivh공법의 인쇄회로기판 및 이의 제조방법 | |
KR20040061258A (ko) | 빌드업 인쇄회로기판 및 이의 제조방법 | |
KR100734244B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
KR100722605B1 (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
KR100651422B1 (ko) | 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |