KR101312029B1 - 동박 적층판 제조 방법 - Google Patents

동박 적층판 제조 방법 Download PDF

Info

Publication number
KR101312029B1
KR101312029B1 KR1020120025603A KR20120025603A KR101312029B1 KR 101312029 B1 KR101312029 B1 KR 101312029B1 KR 1020120025603 A KR1020120025603 A KR 1020120025603A KR 20120025603 A KR20120025603 A KR 20120025603A KR 101312029 B1 KR101312029 B1 KR 101312029B1
Authority
KR
South Korea
Prior art keywords
prepreg
film
copper foil
metal paste
hole
Prior art date
Application number
KR1020120025603A
Other languages
English (en)
Other versions
KR20130104246A (ko
Inventor
최봉윤
Original Assignee
주식회사 디에이피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에이피 filed Critical 주식회사 디에이피
Priority to KR1020120025603A priority Critical patent/KR101312029B1/ko
Publication of KR20130104246A publication Critical patent/KR20130104246A/ko
Application granted granted Critical
Publication of KR101312029B1 publication Critical patent/KR101312029B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층 PCB 제조에 적합한 동박 적층판 제조 방법이 개시된다.
동박 적층판 제조 방법은 다층 PCB에 제공되는 동박 적층판을 제조하는 방법에 있어서, 프리프레그(Prepreg)를 준비하는 과정; 상기 프리프레그의 상하부에 PET 필름(PET film)을 접착하는 과정; 상기 프리프레그 및 PET 필름을 가공하여 IVH가 형성될 관통홀을 형성하는 과정; 상기 관통홀에 메탈 페이스트(Metal Paste)를 충진하는 과정; 남겨진 PET 필름을 제거하는 과정; 및 가열 프레싱에 의해 남겨진 프리프레그 및 메탈 페이스트의 상하부에 동박(Copper Foil)을 접착하는 과정; 을 포함한다.

Description

동박 적층판 제조 방법 {Method for manufacruting copper clad laminated board}
본 발명은 IVH(Interstitial Via Hole)에 의해 층간을 전기적으로 접속하는 다층 PCB(Multilayer Printed Circuit Board)에 관한 것으로서, 특히 도금 장비의 제한 없이 사용할 수 있는 동박 적층판을 제조하는 방법에 관한 것이다.
PCB 구조가 얇아지면서 박판 CCL(Copper Clad Laminated Board(동박 적층판) 및 프리프레그(Prepreg)를 사용하게 되고, 층간 결합을 유지하는 것에 관심이 집중되고 있다. 프리프레그는 에폭시 함침 그래스 시트로서 B-stage(경화단계의 중간 단계)에 있는 수지를 말한다.
다층 PCB는 박판 CCL 상에 형성되는 내층 회로들을 복수 개 적층하여 형성되며, 내층 회로들 사이 그리고 내층 회로와 외층 회로 사이에 프리프래그를 개재시키게 되며, 쓰루홀, IVH(Interstitial Via Hole) 등에 의해 층간을 전기적으로 접속하게 된다.
도 1은 여러 가지의 층간 결합의 예들을 도시한다.
도 1을 참조하면, 관통홀(102, 104), IVH(106)을 이용하여 층간 결합을 유지하는 것이 도시된다. 통상 IVH는 도금 스루홀(Plated Through hole)로 구현된다.
도 1에 있어서, 내층 회로, 프리프레그로 이루어지는 층들을 층간 정합이 되도록 적층하여 다층 PCB를 제조하게 된다.
그렇지만, 다층 PCB 두께가 점차로 얇아지면서 내층 회로로서 사용되는 박판 CCL의 두께가 얇아지고 있고, 이에 따라 도금 장비 상의 제약이 발생한다. 박판 CCL 도금할 수 있는 장비는 가격이 매우 고가이기 때문에 다층 PCB의 두께가 얇아질수록 제품의 생산가가 상승하게 된다.
도 2는 종래의 Cu plating Via Filling 방법을 도시한다. 종래의 Cu plating Via Filling 방법은 Cu plating(동도금)에 의해 IVH을 채우는 것(filling)으로서, 레이저 드릴을 이용하여 홀을 형성하는 것과 CNC 드릴을 이용하여 홀을 형성하는 것이 있다.
먼저, 레이저 드릴 가공을 이용하는 방법은 다음과 같이 수행된다.
박판 CCL(202)을 준비한다.(s212)
박판 CCL의 상면 동박에서 원하는 영역을 윈도우 에칭(window etching)하여 레이저 투사창(laser point, 204)을 오픈시킨다.(s214)
레이저 투사창(204)을 통하여 레이저로 드릴링하여 하면 동박까지 Via Hole을 형성한다.(s216)
Via Hole에 대하여 Cu Plating(동도금)을 수행하여 Via Hole을 Filling하여 IVH(206)를 형성한다. (s218)
한편, CNC 드릴링을 이용하는 방법은 다음과 같이 수행된다.
박판 CCL(202)을 준비한다. (s222)
CNC 드릴링에 의해 Via Hole(208)을 형성한다. (s224)
Via Hole에 대하여 Cu Plating(동도금)을 수행하여 Via Hole을 Filling한다. (s226 ~s228)
도 2에 도시된 바와 같은 종래의 Cu plating Via Filling 공법으로는 Core Via Fill 진행시 Hole 속을 도금으로 채움과 동시에 제품 표면도 도금이 되지만, 박판 CCL을 취급하면서 제품의 표면 도금 두께 편차 조절에서 어려움이 발생한다. 도금 두께 편차가 크게 되면 후공정에서 공정 불량을 유발할 가능성이 증가된다.
도 3은 종래의 Cu plating, Core Via Filling 공법에 있어서 발생하는 불량 유형을 도시한다.
도 3에 있어서 좌측은 Via Fill Void 현상을 도시하고 우측은 Via Fill Dimple 불량 현상을 도시한다. 좌측의 그림에 있어서 Via Hole 내부의 가운데 부분이 검은 색으로 도시된 것은 불충분한 filling에 의해 공동이 발생한 것을 나타낸다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 다층 PCB에 이용되는 동박 적층판을 제조하는 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 또 다른 목적은 설계의 자유도가 증대되어 고집적화 및 고속회로배열에 유효한 다층 PCB 제조에 적합한 동박 적층판 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 층간 접속에 따른 정합을 용이하게 할 수 있는 동박 적층판 제조 방법을 제공하는 것에 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 동박 적층판 제조 방법은
다층 PCB에 제공되는 동박 적층판을 제조하는 방법에 있어서,
프리프레그(Prepreg)를 준비하는 과정;
상기 프리프레그의 상하부에 PET 필름(PET film)을 접착하는 과정;
상기 프리프레그 및 피.이.티 필름을 가공하여 층간 비아홀(IVH, Interstitial Via Hole)이 형성될 관통홀을 형성하는 과정;
상기 관통홀에 메탈 페이스트(Metal Paste)를 충진하는 과정;
남겨진 피.이.티 필름을 제거하는 과정; 및
가열 프레싱에 의해 남겨진 프리프레그 및 메탈 페이스트의 상하부에 동박(Copper Foil)을 접착하는 과정;
을 포함하는 것을 특징으로 한다.
여기서, 상기 프리프레그는 노 플로우 프리프레그(No Flow Prepreg, 레진(resin)의 흐름이 적은 프리프레그)인 것이 바람직하다.
여기서, 상기 관통홀을 형성하는 과정은
레이저 드릴 테이블 상에 쿠션 패드를 놓고, 그 위에 상기 PET 필름이 접착된 프리프레그를 재치시킨 상태에서 레이저 드릴링에 의해 관통홀을 형성하는 것이 바람직하다.
본 발명에 따른 동박 적층판 제조 방법에 의하면, 박판 코어(Thin Core)의 안정적인 Via Filling 기능을 제공한다.
다른 한편으로, 기존의 박판 코어(Thin Core)의 경우 Resin의 성분이 상이하기 때문에 제품의 신축 변화에 민감한 면이 있었지만 본 발명에 따른 동박 적층판은 Resin의 흐름이 적은 No Flow PPG를 사용함으로써 하여 제품의 치수 안정성에 기여하는 효과를 갖는다.
도 1은 여러 가지의 층간 결합의 예들을 도시한다.
도 2는 종래의 Cu plating Via Filling 방법을 도시한다.
도 3은 종래의 Cu plating, Core Via Filling 공법에 있어서 발생하는 불량 유형을 도시한다.
도 4는 본 발명에 따른 동박 적층판 제조 방법을 도식적으로 도시한다.
도 5는 본 발명에 따른 동박적층판 제조 방법에 필요한 자재들을 도시한다.
도 6은 도 4에 도시된 PET 필름 접착 과정(s404)을 도시한다.
도 7은 도 4에 도시된 관통홀 가공 과정(s406)을 도시한다.
도 8은 도 4에 도시된 메탈 페이스트 충진 과정(s408)을 도시한다.
도 9는 도 4에 도시된 FET 필름 제거 과정(s410) 내지 가열 압착 과정(s414)을 도시한다.
도 10은 도 4에 도시된 PET 필름 접착 과정(s404)에서의 Press cycle을 도시한다.
도 11은 도 4에 도시된 가열 압착 공정에서의 Press Cycle을 도시한다.
이하 첨부된 도면을 참조하여 본 발명의 구성 및 동작을 상세히 설명하기로 한다.
본 발명은 박판 코어(Thin Core)에 어떻게 Via Filling을 할 것이냐에 초점을 둔다. Thin Core라 함은 통상 PCB 공정 진행 시 초기 진행되는 CCL을 통틀어서 통칭하는데 본 발명에서는 0.06T H/H (PPG 600, Copper Foil 18) 치수의 CCL 사용에 대해서 논한다. Thin Core에 있어서 제품 취급적인 문제가 대두되게 되는데 도금 장비에서 Thin Core의 구겨짐 혹은 제품 말림 현상 등과 같이 공정 진행의 한계성이 발견되고, 그 해결을 위한 장비의 개조 및 부수적인 Overhaul-신규 구매가 아닌 기존 장비의 수리-에 투자되는 금액이 상당하다.
본 발명은 Thin Core에 보다 적은 비용으로 Thin Core Via Filling의 신뢰성 확보를 위해 Metal Paste Core Via Filling이라는 신규 공법을 연구한다.
본 발명은 PCB 적층 구조 중 내층 Core Via Filling 공법에 관한 것으로서, 특히 Any Layer Via Filling(어느 층이던지 Via Filling에 의해 층간 결합하는 것)의 내층 Core Via Filling 공법을 개시한다. 본 발명은 기술적 특징은 박판 CCL에 어떻게 Via Filling을 하여 층간 전기적 소통을 하느냐에 있다. 기존 층간 전기적 소통을 위해서 Cu Plating 공법을 사용하여 진행 하게 된다.
그 중 Stack-up Type의 제품 진행을 위해선 Via Filling 공법이 필수적이며 특히 Any Layer Via Filling 구조에 있어서 Via Filling 공법의 안정성 및 신뢰성에 대한 부분이 중요시되게 된다. 세계적으로 장비 업체 및 약품 업체에서 얇은 박판 Core Via Filling에 대한 Cu Plating 공법 연구가 진행되고 있지만 도금 장비의 한계성과 가격 대비 효과를 기대하지 못하고 있는 실정이다.
본 발명은 Cu Plating 공법을 대체하기 위한 Metal Paste Core Via Filling 공법을 개시한다. 이러한 Metal Paste Core Via Filling 공법은 다층 PCB 제작에 필요한 CCL을 제작하는데 적용될 수 있다.
본 발명에 따른 Metal Paste Core Via Filling 공법을 적용시켜 Thin Core를 위한 동박 적층판(CCL)을 만들기 위해서는 프리프레그(PPG)의 종류부터 특별화되어야 한다. 본 발명에서는 No Flow PPG를 사용하였으며 그 특성은 다음과 같다.
1) Halogen Free Material & Middle Tg
(Tg : Glass Transition Temperature,유리전이온도)
2) Very Low Dust
3) Very Low Resin Flow
4) Low Z axis CTE
(CTE : Coefficient of expansion , 열팽창 계수)
본 발명에서 No Flow PPG를 사용하는 이유는 No Flow PPG의 Resin 흐름성이 적어서 레이저 가공 후 메탈 페이스트(Metal Paste)로 충진하고 가열 압착 성형을 할 때 Hole의 파손이 발생하지 않기 때문이다.
또한 본 발명에 적용시킬 메탈 페이스트의 특성은 다음과 같다.
Property Test Method Value
Color Visual Grey color
Filler type silver Filler and Tin Alloy Filler
Maximum particle size Microtrac 20 microns
Viscosity BH type 10rpm Spindle No.7 1730 dPa/s
Thixotropic Index Ratio of viscosity 2rpm/20rpm 4.4
Density Specific gravity cup method 5.4g/cc
Eledtrical Resistivity Volume Resistivity 4-point probe 80μm
Estimated storage life (Room temp; 25℃) Viscosity change rate less than 20% 24h
Estimated storage life (Freezing < -10) 1.5month
도 4는 본 발명에 따른 동박 적층판 제조 방법을 도식적으로 도시한다.
도 4를 참조하면, 먼저 프리프레그(Prepreg(PPG), 402)를 준비한다. (s402)
프리프레그(402)는 No Flow PPG사용을 한다. No Flow PPG는 일반 Halogen Free PPG에 비해 Resin의 흐름성이 없어 가공성이 용이하다. 보통 PPG는 Roll Type으로 생산하여 원하는 크기로 재단하여 사용하게 된다. 본 발명의 실시예에서 사용한 크기는 510*610이며 두께는 60㎛이다. (PPG의 두께를 조절하는 것은 크게 Resin의 함량을 뜻하는 Resin Contents 와 Glass Fiber의 두께의 변경으로 조절하게 된다.)
프리프레그(402)의 상하부에 PET 필름(PET film, 404, 406)을 접착한다. (s404) PET 필름(404, 406)은 압착(Press)을 통해서 접착하게 된다. PET 필름(404, 406)을 사용하는 목적은 메탈 페이스트(Metal Paste)로 관통홀 충진 시 관통홀 이외의 부분에 메탈 페이스트가 묻는 것을 방지하기 위함이다.
프리프레그(402)에 PET 필름(404, 406)을 접착(Lamination)하는 과정에서 중요한 것은 Lamination 작업 시 외부 이물질의 유입을 방지해야 한다는 것이다. 때문에 작업 시 주변의 먼지나 이물 여부를 확인하고 청결을 유지한 상태에서 진행해야 한다.
레이저 드릴링에 의해 프리프레그(402) 및 PET 필름(404, 406)을 가공하여 IVH가 형성될 관통홀(408)을 형성한다. (s406)
관통홀(408)에 메탈 페이스트(Metal Paste, 410)를 충진한다. (s408)
남겨진 PET 필름(404, 406)을 제거한다. (s410)
레이저 드릴링에 의해 형성된 관통홀(408)에 메탈 페이스트(410)를 충진한 후 프리프레그(402)에 접착(Lamination)된 PET 필름(404, 406)을 프리프레그(402)로부터 분리해야 한다. 이때 충진된 메탈 페이스트(410)가 PET 필름(404, 406)과 더불어 같이 분리되지 않게 주의한다.
프리프레그(402) 및 관통홀(408)에 충진된 메탈 페이스트(410)의 상하부에 동박(Copper Foil, 412, 414)을 가접한다. (s412)
PET 필름(404, 406)이 분리된 프리프레그(402)는 동박(412, 414)과 결합함으로써 동박적층판(CCL) 형태의 박판 코어(Thin Core)가 형성된다.
가열 압착(Hot press)에 의해 동박(412, 414)을 프리프레그(402)에 접착시킨다. (s414) 여기서, Hot press는 고온, 고압, 진공 상태에서 진행되는 것이 바람직하다.
가열 압착 과정(s414)에서 고온, 고압, 진공의 조건에서 프리프레그(402)의 수지(Resin)가 경화되고 동시에 메탈 페이스트(410)도 경화되면서 동박(412, 414)과 밀착하게 되어 층간 전기적 도통이 이루어지게 된다.
가열 압착 과정(s414)에 있어서의 Press Cycle의 결정은 프리프레그(402)의 성분 및 조성에 따라 변화될 수 있으며 가열 압착 장치(미도시)의 조건 설정 장치를 이용하여 설정될 수 있다.
도 5는 본 발명에 따른 동박적층판 제조 방법에 필요한 자재들을 도시한다.
본 발명의 실시예에 있어서 프리프레그(402)로서 두산 No Flow PPG(두께 60μm)를 사용하였고, PET 필름(404, 406)으로서 폭 555mm 두께 25μm인 것을 사용하였고, SUS Plate로서 500*500mm의 것을 사용하였으며, 쿠션 PAD로서 White PAD를 사용하였다.
도 6은 도 4에 도시된 PET 필름 접착 과정(s404)을 도시한다.
도 6을 참조하면, PET 필름 접착 과정(s404)에 있어서, 먼저 SUS Plate의 이물을 제거 후 PET 필름을 안착시킨다. 이때, 정전기 및 이물 유출을 방지하도록 주의하여야 한다.
PET 필름 위에 Prepreg를 안착시킨 후에 다시 PET 필름으로 덮는다.
PET film-Prepreg-PET film-SUS Plate로 형성된 것을 라미네이팅 장치(Laminator)에서 Press cycle에 맞게 가공한다.
도 10은 PET 필름 접착 과정(s404)에서의 Press cycle을 도시한다. 도 10에 있어서 횡축은 시간의 경과를 나타내며 종축은 온도(temperature), 압력(Pressure) 그리고 진공도(Vacuum)를 나타낸다.
도 7은 도 4에 도시된 관통홀 가공 과정(s406)을 도시한다.
도 7을 참조하면, 본 발명에 있어서 관통홀 가공 과정(s406)은 레이저 드릴링에 의해 수행된다. 먼저, 레이저 드릴 테이블(702) 상에 쿠션 패드(704)를 놓고, 그 위에 도 6에 도시된 바와 같은 PET 필름 접착 과정(s404)에서 형성된 PET film-Prepreg-PET film-SUS Plate로 형성된 기판(706)을 재치시킨다. 쿠션 패드(704)는 레이저의 난반사로 인해 기판(706) 특히, 프리프레그 하단부에 열이 집중되어 오가공 현상이 발생되는 것을 방지하기 위한 것이다.
레이저 드릴 가공이 완료된 후 SUS Plate를 제거한다. 이를 IVH 가공된 Prepreg(706-1)라 하기로 한다.
도 8은 도 4에 도시된 메탈 페이스트 충진 과정(s408)을 도시한다.
도 8을 참조하면, 도 7에서 형성된 IVH 가공된 Prepreg(706-1)를 SUS 재질로 된 재판틀(802)에 장착한 후, 메탈 페이스트를 사용하여 IVH 가공된 Prepreg(706-1)에 도포한다. 인쇄 조건에 따라 인쇄하고 메탈 페이스트의 충진성을 확인한다.
도 9는 도 4에 도시된 FET 필름 제거 과정(s410) 내지 가열 압착 과정(s414)을 도시한다.
도 9를 참조하면, 먼저 IVH 가공된 Prepreg(706-1)로부터 한쪽의 PET 필름을 제거한다.
여기서, SUS Plate는 클리닝 롤(Cleaning Roll)을 사용해 표면 이물 제거를 하고 PPG와 PET Film의 이물은 택 클로스(Tack Cloth)를 활용해 이물 제거를 한다. 한편, 프리프레그 적층(Lay-up) 시 프레스 캐리어(Press Carrier)에는 15 Stack이 넘지 않게 하고 소정의 압력, 온도, 진공도의 조건(Press Cycle)에서 Lamination 성형하게 된다.
SUS Plate에 더미 동박(Dummy Copper Foil)를 덧댄다. Dummy C/F는 쿠션 역할을 수행하는 것으로서 1oz(Copper Foil 단위)를 사용한다.
1/3oz 동박(Copper Foil)을 사용해서 프리프레그 적층(Prepreg Lay-up)을 실시한다.
PET 필름이 제거되지 않은 면을 페이스트(Paste)로 가이드 홀(guide hole(즉, Drill 가공홀)을 채우고, 나머지 한쪽의 PET 필름을 제거한다. 가이드 홀을 채우는 과정은 필요에 따라 생략하는 것도 가능하다.
1/3ozC/F(Copper Foil)를 사용해서 프리프레그 적층(Prepreg Lay-up)을 실시한다.
더미 동박(Dummy C/F)를 덧대고 SUS Plate를 덮어서 마무리 한다.
가열 압착 공정에서 가열 사이클(Press Cycle)을 진행한다.
도 11은 도 4에 도시된 가열 압착 공정에서의 Press Cycle을 도시한다.
도 11에 있어서 횡축은 시간의 경과를 나타내며 종축은 온도(temperature), 압력(Pressure) 그리고 진공도(Vacuum)를 나타낸다.
402...프리프레그 404,406...PET 필름
408...관통홀 410...메탈 페이스트

Claims (4)

  1. 다층 PCB에 제공되는 동박 적층판을 제조하는 방법에 있어서,
    프리프레그(Prepreg)를 준비하는 과정;
    SUS 플레이트에 하부 피.이.티 필름((PET film, PolyEthylene Terephthalate film)을 안착시키고, 상기 하부 피.이.티 필름 위에 상기 프리프레그를 안착시키고, 상기 프리프레그를 상부 피.이.티 필름으로 덮고, “상부 피.이.티-프리프레그-하부 피.이.티-SUS 플레이트”로 형성된 기판을 라미네이팅 장치에서 프레스 사이클에 맞추어 가공하여 상기 프리프레그의 상하부에 피.이.티 필름을 접착하는 피.이.티 필름 접착 과정;
    레이저 드릴 테이블 상에 쿠션 패드를 놓고 상기 피.이.티 필름 접착 과정에서 형성된 “상부 피.이.티-프리프레그-하부 피.이.티-SUS 플레이트”로 형성된 기판을 재치시키고, 레이저 드릴링에 의해 상기 프리프레그 및 피.이.티 필름을 가공하여 층간 비아홀(IVH, Interstitial Via Hole)이 형성될 관통홀을 형성하고, SUS 플레이트를 제거하여 “상부 피.이.티-프리프레그-하부 피.이.티”로 구성되고 관통홀이 형성된 기판을 남기는 과정;
    상기 “상부 피.이.티-프리프레그-하부 피.이.티”로 구성되고 관통홀이 형성된 기판을 SUS 재질로 된 재판틀에 장착한 후, 상기 관통홀에 메탈 페이스트(Metal Paste)를 충진하는 과정;
    상기 “상부 피.이.티-프리프레그-하부 피.이.티”로 구성되고 관통홀이 메탈페이스트로 충진된 기판으로부터 상기 하부 피.이.티 필름을 제거하여 “상부 피.이.티-프리프레그”로 구성되고 관통홀이 메탈페이스트로 충진된 기판을 남기고, SUS 플레이트에 더미 동박을 덧대고, 상기 동박 상에 상기 “상부 피.이.티-프리프레그”로 구성되고 관통홀이 메탈페이스트로 충진된 기판을 적층하고, 상기 상부 피.이.티 필름을 제거하여 관통홀이 메탈페이스트로 충진된 프리프레그를 남기는 과정;
    상기 관통홀이 메탈페이스트로 충진된 프리프레그 상부에 더미 동박을 덧대고 SUS 플레이트를 덮는 과정; 및
    가열 프레싱에 의해 상기 프리프레그 및 상기 메탈 페이스트가 충진된 관통홀의 상하부에 동박(Copper Foil)을 접착하는 과정;
    을 포함하는 동박 적층판 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
KR1020120025603A 2012-03-13 2012-03-13 동박 적층판 제조 방법 KR101312029B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120025603A KR101312029B1 (ko) 2012-03-13 2012-03-13 동박 적층판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120025603A KR101312029B1 (ko) 2012-03-13 2012-03-13 동박 적층판 제조 방법

Publications (2)

Publication Number Publication Date
KR20130104246A KR20130104246A (ko) 2013-09-25
KR101312029B1 true KR101312029B1 (ko) 2013-09-27

Family

ID=49453118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120025603A KR101312029B1 (ko) 2012-03-13 2012-03-13 동박 적층판 제조 방법

Country Status (1)

Country Link
KR (1) KR101312029B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128007B1 (ko) 2020-03-10 2020-06-29 디에스하이테크 주식회사 Pet 레이저 드릴 가공 방법
KR102128009B1 (ko) 2020-03-10 2020-06-29 디에스하이테크 주식회사 Pet 레이저 드릴을 이용하여 가공된 인쇄회로기판
KR102140049B1 (ko) 2019-06-10 2020-08-03 주식회사 디에이피 레이저 가공을 위한 스캔 사이즈 결정 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516621B1 (ko) * 2003-01-16 2005-09-22 삼성전기주식회사 전층 ivh 공법의 인쇄회로기판 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516621B1 (ko) * 2003-01-16 2005-09-22 삼성전기주식회사 전층 ivh 공법의 인쇄회로기판 및 이의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140049B1 (ko) 2019-06-10 2020-08-03 주식회사 디에이피 레이저 가공을 위한 스캔 사이즈 결정 방법
KR102128007B1 (ko) 2020-03-10 2020-06-29 디에스하이테크 주식회사 Pet 레이저 드릴 가공 방법
KR102128009B1 (ko) 2020-03-10 2020-06-29 디에스하이테크 주식회사 Pet 레이저 드릴을 이용하여 가공된 인쇄회로기판

Also Published As

Publication number Publication date
KR20130104246A (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
CN106211638B (zh) 一种超薄多层印制电路板的加工方法
CN105163525A (zh) 内层超厚铜电路板的制作方法
JPWO2014109139A1 (ja) 樹脂多層基板およびその製造方法
JP5333623B2 (ja) 認識マーク
JP2013008880A (ja) 積層回路基板の製造方法及び積層回路基板
JP2012015562A (ja) 回路基板の製造方法
KR101312029B1 (ko) 동박 적층판 제조 방법
CN103416111A (zh) 挠性线路基板及其制造方法、使用该挠性线路基板的安装产品以及挠性多层线路基板
TW201414389A (zh) 印刷電路板
CN102045948B (zh) 采用无流动半固化片压合金属基板的pcb板制作方法
CN111182743B (zh) 一种陶瓷基线路板的制作方法
JPH06344503A (ja) 積層板の製造方法および積層板用複合フィルム
CN103889165A (zh) 具有内埋元件的电路板及其制作方法
US20130062099A1 (en) Multiple layer z-axis interconnect apparatus and method of use
JP5581828B2 (ja) 積層回路基板および基板製造方法
CN103144378A (zh) 一种pn固化体系的覆铜板、pcb板及其制作方法
CN102858098A (zh) 不对称pcb电路板的制作方法
JP5749235B2 (ja) 回路部品内蔵基板の製造方法
Hannila et al. Yield and electrical functionality of the glass-laminated conductive wires and connectors
JP2002067240A (ja) 離型用積層フィルム
TW508768B (en) Multi-layer interconnect
TW200930206A (en) Printed circuit board and method for manufacturing the same
CN101411253A (zh) 多层布线基板及其制造方法
CN102300418A (zh) 嵌入元件式pcb的制作方法
CN103716997B (zh) 一种电路板的制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180508

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190215

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200108

Year of fee payment: 8