KR101078733B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101078733B1
KR101078733B1 KR1020090058559A KR20090058559A KR101078733B1 KR 101078733 B1 KR101078733 B1 KR 101078733B1 KR 1020090058559 A KR1020090058559 A KR 1020090058559A KR 20090058559 A KR20090058559 A KR 20090058559A KR 101078733 B1 KR101078733 B1 KR 101078733B1
Authority
KR
South Korea
Prior art keywords
disposed
abandoned
film body
semiconductor package
coating layer
Prior art date
Application number
KR1020090058559A
Other languages
English (en)
Other versions
KR20110001154A (ko
Inventor
이규원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090058559A priority Critical patent/KR101078733B1/ko
Publication of KR20110001154A publication Critical patent/KR20110001154A/ko
Application granted granted Critical
Publication of KR101078733B1 publication Critical patent/KR101078733B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

반도체 패키지가 개시되어 있다. 반도체 패키지는 필름 몸체, 상기 필름 몸체 양쪽면에 배치되며 상기 필름 몸체의 경도보다 높은 경도를 갖는 하드 코팅층, 상기 하드 코팅층상에 배치된 본드 핑거들 및 상기 본드 핑거들과 상기 하드 코팅층과 상기 필름 몸체를 순차적으로 관통하는 비아 전극들을 포함하는 필름, 상기 하드 코팅층 상에 배치되며 상기 본드 핑거들과 전기적으로 연결된 반도체 칩 및 상기 각 비아 전극들의 양쪽 단부들과 전기적으로 접속된 접속 부재들을 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체 칩, 반도체 칩이 실장되는 기판을 포함하는 반도체 패키지가 개발된 바 있다.
최근에는 반도체 칩의 가공 기술이 개발되면서 반도체 칩은 매우 얇은 두께로 가공이 가능하게 되었다. 반면, 반도체 칩이 실장되는 기판은 반도체 칩에 비하여 매우 후박하게 형성됨에 따라 반도체 패키지의 사이즈를 감소시키기 어려운 문제점을 갖는다.
반도체 패키지의 사이즈를 감소시키기 위해서 기판의 두께를 감소시킬 경우, 기판의 강성이 저하되어 기판을 취급하기 어려워 빈번한 공정 불량이 발생되는 문제점을 갖는다.
본 발명의 목적은 얇은 두께를 갖는 필름 상에 반도체 패키지를 형성하여 반도체 패키지의 사이즈를 크게 감소시킬 수 있는 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는 필름 몸체, 상기 필름 몸체 양쪽면에 배치되며 상기 필름 몸체의 경도보다 높은 경도를 갖는 하드 코팅층, 상기 하드 코팅층상에 배치된 본드 핑거들 및 상기 본드 핑거들과 상기 하드 코팅층과 상기 필름 몸체를 순차적으로 관통하는 비아 전극들을 포함하는 필름, 상기 하드 코팅층 상에 배치되며 상기 본드 핑거들과 전기적으로 연결된 반도체 칩 및 상기 각 비아 전극들의 양쪽 단부들과 전기적으로 접속된 접속 부재들을 포함한다.
반도체 패키지의 상기 반도체 칩 및 상기 필름은 적어도 2 개가 교대로 배치되고, 하부에 배치된 접속 부재 및 상부에 배치된 접속 부재는 상호 전기적으로 결합된다.
반도체 패키지의 상기 반도체 칩은 상기 본드 핑거와 대향하는 본딩 패드 및 상기 본딩 패드와 상기 본드 핑거들을 전기적으로 연결하는 도전성 와이어를 포함한다.
반도체 패키지의 상기 반도체 칩은 상기 본드 핑거와 마주하게 배치된 본딩 패드 및 상기 본딩 패드와 상기 본드 핑거들을 전기적으로 접속하는 범프들을 포함한다.
반도체 패키지의 상기 접속 부재는 상기 비아 전극의 양쪽 단부에 배치된 도전볼들을 포함한다.
반도체 패키지의 상기 접속 부재는 상기 비아 전극를 관통하는 도전핀 및 상기 비아 전극과 상기 도전핀 사이에 배치된 솔더를 포함한다.
반도체 패키지는 상기 반도체 칩 및 상기 접속 부재를 덮는 몰딩 부재, 상기 몰딩 부재를 통해 상기 접속 부재를 노출하는 개구에 삽입된 방열핀 및 상기 몰딩 부재 상에 배치되며 상기 방열핀과 연결된 방열판을 더 포함한다.
반도체 패키지는 상기 비아 전극과 전기적으로 연결된 소켓을 갖는 기판을 더 포함한다.
반도체 패키지의 복수개의 상기 소켓들은 상기 기판상에 환형으로 배치되고, 상기 소켓들에 의하여 형성된 내부 공간에는 냉각 팬이 배치된 것을 특징으로 하는 반도체 패키지.
반도체 패키지의 상기 필름 몸체는 폴리이미드(polyimide), 아라미드(aramid), 폴레에테르이미드(polyetherimide), 폴리에틸렌테레프탈레이트기(Polyethylene Terephthalate) 중 어느 하나를 포함한다.
본 발명에 따르면, 얇은 두께를 갖는 필름 상에 반도체 패키지를 형성하여 반도체 패키지의 사이즈를 크게 감소시킬 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 발명에 따른 반도체 패키지는 필름, 반도체 칩 및 접속 부재를 포함한다. 필름은 필름 몸체, 상기 필름 몸체 상에 배치되며 상기 필름층의 경도보다 높은 경도를 갖는 하드 코팅층, 상기 하드 코팅층상에 배치된 본드 핑거들 및 상기 본드 핑거들과 상기 하드 코팅층과 상기 필름 몸체를 순차적으로 관통하는 비아 전극들을 포함한다.
반도체 칩은 상기 하드 코팅층 상에 배치되며 상기 본드 핑거들과 전기적으로 연결된다.
접속 부재는 상기 각 비아 전극들과 전기적으로 접속된다.
이하, 본 발명에 따른 반도체 패키지의 다양한 실시예들을 첨부된 도면을 참조하여 설명하도록 한다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 2는 도 1에서 몰딩 부재를 제거한 반도체 패키지의 평면도이다.
도 1 및 도 2를 참조하면, 반도체 패키지(400)는 필름(100), 반도체 칩(200) 및 접속 부재(300)를 포함한다.
필름(100)은 필름 몸체(110), 하드 코팅층(120), 본드 핑거(130)들 및 비아 전극(140)들을 포함한다.
필름 몸체(110)는 매우 얇은 두께를 갖는 박막 형태를 갖는다. 필름 몸 체(110)는 약 40㎛ 내지 약 60㎛의 두께를 갖는다. 바람직하게, 필름 몸체(110)는 약 50㎛의 두께를 가질 수 있다.
본 실시예에서, 필름 몸체(110)는 합성 수지를 포함할 수 있다. 필름 몸체(110)로서 사용될 수 있는 합성 수지의 예로서는폴리이미드(polyimide), 아라미드(aramid), 폴레에테르이미드(polyetherimide), 및 폴리에틸렌테레프탈레이트기(Polyethylene Terephthalate) 등을 들 수 있다.
필름 몸체(110)는 칩 영역(CR) 및 주변 영역(PR)을 갖는다. 칩 영역(CR)에는 후술될 반도체 칩이 배치되고, 주변 영역(PR)은 칩 영역의 주변을 따라 배치된다.
하드 코팅층(120)은 필름 몸체의 상면(101) 및 상면(101)과 대향 하는 하면(102) 상에 각각 배치된다. 본 실시예에서, 상면(101) 및 하면(102) 상에 각각 배치되는 하드 코팅층(120)은 동일한 위치에 상호 마주하게 배치된다.
하드 코팅층(120)은 매우 얇은 두께에 기인한 필름 몸체(110)의 휨 또는 뒤틀림을 방지한다. 이를 구현하기 위하여 하드 코팅층(120)은 필름 몸체(110)에 비하여 높은 경도를 갖는 것이 바람직하다. 하드 코팅층(120)으로서 사용될 수 있는 물질의 예로서는 에폭시(epoxy)기, 시안산염(cyanate)기, 에스터(ester)기, 비스말레이미드(bismaleImide) 등을 들 수 있다.
본드 핑거(130)들은 하드 코팅층(120)의 상면의 양쪽 에지들에 복수개가 병렬 방식으로 배치된다. 각 본드 핑거(130)들은, 평면상에서 보았을 때, 직사각형 형상을 갖는다. 본 실시예에서, 각 본드 핑거(130)들은, 예를 들어, 구리를 포함할 수 있다.
비아 전극(140)들은 각 본드 핑거(130)들, 하드 코팅층(120) 및 필름 몸체(110)를 관통한다. 본 실시예에서, 비아 전극(140)들은 핀(pin) 형상을 갖는다. 본 실시예에서, 비아 전극(140)들과 대응하는 본드 핑거(130)상에는 니켈층 및/또는 금층이 추가적으로 형성될 수 있다.
반도체 칩(200)은, 예를 들어, 필름 몸체(110)의 상면(101)에 배치된 하드 코팅층(120) 상에 배치된다. 반도체 칩(200)은 접착 부재(201)에 의하여 하드 코팅층(120) 상에 부착된다.
반도체 칩(200)은, 예를 들어, 직육면체 형상을 갖고, 반도체 칩(200)은 데이터를 저장하기 위한 데이터 저장부(미도시) 및/또는 데이터를 처리하기 위한 데이터 처리부(미도시)를 포함하는 회로부(205)를 포함한다.
반도체 칩(200)은 회로부(205)와 전기적으로 연결된 본딩 패드(210)들을 포함한다.
반도체 칩(200)의 본딩 패드(210)들 및 필름(100)의 본드 핑거(130)들은 각각 도전성 와이어(220)에 의하여 전기적으로 연결된다.
이와 다르게, 반도체 칩(200)의 본딩 패드(210) 상에는 범프(미도시)가 형성될 수 있고, 반도체 칩(200)의 범프 및 필름(100)의 본드 핑거(130)는 플립-칩 방식에 의하여 전기적으로 연결되어도 무방하다.
반도체 칩(200) 및 도전성 와이어(220)는 몰딩 부재(230)에 의하여 몰딩된다. 본 실시예에서, 몰딩 부재(230)는 에폭시 수지를 포함할 수 있다.
접속 부재(300)는 비아 전극(140)의 일측 단부 및 타측 단부 상에 각각 배치 된다. 본 실시예에서, 접속 부재(300)는 구 형상을 갖는 도전볼일 수 있다. 본 실시예에서, 도전볼은, 예를 들어, 솔더를 포함할 수 있다. 이와 다르게, 접속 부재(300)는 기둥 형상을 갖고 비아 전극(140)의 상기 일측 및 타측 단부들 상에 각각 배치된다.
한편, 도 1에 도시된 반도체 패키지(400)는 도 3에 도시된 바와 같이 적어도 2 개가 적층되고, 적층된 반도체 패키지(400)들의 각 접속 부재(300)는 전기적으로 연결된다.
또한, 도 3에 도시된 적층된 반도체 패키지(400)들은 도 4에 도시된 바와 같이 추가 몰딩 부재(240)에 의하여 몰딩될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 본 발명의 다른 실시예에 따른 반도체 패키지는 솔더 및 접속핀을 제외하면 앞서 도 1에 도시된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 5를 참조하면, 필름 몸체(110)를 관통하는 비아 전극(140)에는 중공이 형성되고, 비아 전극(140)의 중공에는 도전 핀(310)이 끼워진다. 도전 핀(310)의 단부는 비아 전극(140)의 중공을 관통 및 몰딩 부재(230)의 상부로 돌출된다.
한편, 비아 전극(140)의 중공에 끼워진 도전 핀(310)이 비아 전극(140)으로부터 분리되는 것을 방지하기 위해 비아 전극(140) 및 도전 핀(310)의 사이에는 솔더(320)가 배치되고, 솔더(320)에 의하여 도전 핀(310) 및 비아 전극(140)은 전기 적/물리적으로 상호 연결된다.
한편, 도 5에 도시된 반도체 패키지(400)는 도 6에 도시된 바와 같이 적어도 2 개가 적층되고, 적층된 반도체 패키지(400)들은 도전 핀(310) 및 솔더(320)에 의하여 전기적으로 연결될 수 있다.
또한, 도 6에 도시된 적층된 반도체 패키지(400)들은 도 4에 도시된 바와 같이 추가 몰딩 부재(250)에 의하여 몰딩될 수 있다.
또한, 도 6에 도시된 반도체 패키지(400)들은 각각 추가 몰딩 부재(260)에 의하여 몰딩된 후, 도 7에 도시된 바와 같이 추가 몰딩 부재(260)를 갖는 반도체 패키지(400)들은 상호 적층된 후, 도전 핀(310) 및 솔더(320)에 의하여 상호 전기적으로 연결될 수 있다.
도 8을 참조하면, 반도체 패키지(400)는 도전 핀(310)은 추가 몰딩 부재(260)의 표면까지 연장되고, 추가 몰딩 부재(260)의 표면에는 반도체 칩(200)으로부터 발생된 열을 방열하기 위한 방열판(270)이 배치된다. 방열판(270)은 도전 핀(310)과 전기적으로 연결되며, 도전 핀(310)으로 전달된 열은 방열판(270)을 통해 방열된다.
도 9는 본 발명의 일실시예에 따른 반도체 패키지가 실장되는 기판을 도시한 단면도이다.
도 9를 참조하면, 도 1 내지 도 8들에 도시된 반도체 패키지(400)들 중 어느 하나는 기판(500)에 실장된다. 반도체 패키지(400)를 기판(500)에 실장하기 위하여 기판(500)에는 적어도 하나의 소켓(510)이 배치된다. 본 실시예에서, 복수개의 소 켓(510)들은, 평면상에서 보았을 때, 환형으로 배치되고, 환형으로 배치된 소켓(510)들에는 각각 반도체 패키지(400)가 결합된다.
한편, 기판 중 환형으로 배치된 소켓(510)의 내부에는 소켓(510)에 실장된 반도체 패키지(400)들로 냉각 공기를 제공하는 냉각 팬(520)이 배치된다.
이상에서 상세하게 설명한 바에 의하면, 얇은 두께를 갖는 필름 상에 반도체 패키지를 형성하여 반도체 패키지의 사이즈를 크게 감소시킬 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 도 1에서 몰딩 부재를 제거한 반도체 패키지의 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 9는 본 발명의 일실시예에 따른 반도체 패키지가 실장되는 기판을 도시한 단면도이다.

Claims (10)

  1. 필름 몸체, 상기 필름 몸체 양쪽면에 배치되며 상기 필름 몸체의 경도보다 높은 경도를 갖는 하드 코팅층, 상기 하드 코팅층상에 배치된 본드 핑거들 및 상기 본드 핑거들과 상기 하드 코팅층과 상기 필름 몸체를 순차적으로 관통하는 비아 전극들을 포함하는 필름;
    상기 하드 코팅층 상에 배치되며 상기 본드 핑거들과 전기적으로 연결된 반도체 칩; 및
    상기 각 비아 전극들의 양쪽 단부들과 전기적으로 접속된 접속 부재들을 포함하는 반도체 패키지.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 접속 부재는 상기 비아 전극의 양쪽 단부에 배치된 도전볼들인 것을 특징으로 하는 반도체 패키지.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 접속 부재는 상기 비아 전극을 관통하는 도전핀; 및
    상기 비아 전극과 상기 도전핀 사이에 배치된 솔더를 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    상기 반도체 칩 및 상기 필름은 적어도 2 개가 교대로 배치되고, 하부에 배치된 접속 부재 및 상부에 배치된 접속 부재는 상호 전기적으로 결합된 것을 특징으로 하는 반도체 패키지.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 반도체 칩은 상기 본드 핑거와 대향하는 본딩 패드를 포함하고, 상기 본딩 패드 및 상기 본드 핑거들을 전기적으로 연결하는 도전성 와이어를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 반도체 칩은 상기 본드 핑거와 마주하게 배치된 본딩 패드를 포함하고, 상기 본딩 패드 및 상기 본드 핑거들을 전기적으로 접속하는 범프들을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 반도체 칩 및 상기 접속 부재를 덮는 몰딩 부재;
    상기 몰딩 부재 상에 배치되며 상기 접속 부재와 전기적으로 연결된 방열판을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 비아 전극들과 각각 전기적으로 연결된 복수개의 소켓들을 갖는 기판을 더 포함하는 반도체 패키지.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제8항에 있어서,
    상기 복수개의 소켓들은 상기 기판상에 환형으로 배치되고, 상기 소켓들에 의하여 형성된 내부 공간에는 냉각 팬이 배치된 것을 특징으로 하는 반도체 패키지.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 필름 몸체는 폴리이미드(polyimide), 아라미드(aramid), 폴레에테르이미드(polyetherimide), 폴리에틸렌테레프탈레이트기(Polyethylene Terephthalate) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020090058559A 2009-06-29 2009-06-29 반도체 패키지 KR101078733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090058559A KR101078733B1 (ko) 2009-06-29 2009-06-29 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058559A KR101078733B1 (ko) 2009-06-29 2009-06-29 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110001154A KR20110001154A (ko) 2011-01-06
KR101078733B1 true KR101078733B1 (ko) 2011-11-02

Family

ID=43609754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058559A KR101078733B1 (ko) 2009-06-29 2009-06-29 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101078733B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859002B1 (ko) * 2016-08-30 2018-06-28 (주)엔하이앤시 반도체 패키지 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231366B1 (ko) 1995-02-24 1999-11-15 가네꼬 히사시 반도체 패키지 스택 모듈 및 그 제조방법
KR100271639B1 (ko) 1997-12-23 2000-11-15 김영환 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
KR100516621B1 (ko) 2003-01-16 2005-09-22 삼성전기주식회사 전층 ｉｖｈ 공법의 인쇄회로기판 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231366B1 (ko) 1995-02-24 1999-11-15 가네꼬 히사시 반도체 패키지 스택 모듈 및 그 제조방법
KR100271639B1 (ko) 1997-12-23 2000-11-15 김영환 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
KR100516621B1 (ko) 2003-01-16 2005-09-22 삼성전기주식회사 전층 ｉｖｈ 공법의 인쇄회로기판 및 이의 제조방법

Also Published As

Publication number Publication date
KR20110001154A (ko) 2011-01-06

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
US9806001B2 (en) Chip-scale packaging with protective heat spreader
US8174109B2 (en) Electronic device and method of manufacturing same
US7608923B2 (en) Electronic device with flexible heat spreader
US11600545B2 (en) Semiconductor devices including a lower semiconductor package, an upper semiconductor package on the lower semiconductor package, and a connection pattern between the lower semiconductor package and the upper semiconductor package
KR102392202B1 (ko) 방열막을 구비한 반도체 패키지 및 그 제조방법
US9966323B2 (en) Semiconductor device
US20220375806A1 (en) Method of fabricating semiconductor structure
US20060145316A1 (en) Semiconductor package having enhanced heat dissipation and method of fabricating the same
US9305912B2 (en) Stack package and method for manufacturing the same
JP2006344898A (ja) 半導体装置及びその製造方法
TWI469310B (zh) 覆晶堆疊封裝結構及其封裝方法
TWI753587B (zh) 封裝結構及其形成方法
TWI654722B (zh) 半導體裝置
US9601470B2 (en) Stacked semiconductor device, printed circuit board, and method for manufacturing stacked semiconductor device
KR101078733B1 (ko) 반도체 패키지
US10008441B2 (en) Semiconductor package
US8410598B2 (en) Semiconductor package and method of manufacturing the same
KR20100099778A (ko) 반도체 패키지 및 이의 제조 방법
KR101046378B1 (ko) 반도체 패키지
JP2014027145A (ja) 半導体装置
WO2014171403A1 (ja) 半導体装置
TWI461126B (zh) 晶片封裝基板和結構及其製作方法
KR100963618B1 (ko) 반도체 패키지 및 이의 제조 방법
US20200381400A1 (en) Semiconductor package and semiconductor device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee