KR101947052B1 - 다층기판 및 다층기판 제조방법 - Google Patents

다층기판 및 다층기판 제조방법 Download PDF

Info

Publication number
KR101947052B1
KR101947052B1 KR1020160081510A KR20160081510A KR101947052B1 KR 101947052 B1 KR101947052 B1 KR 101947052B1 KR 1020160081510 A KR1020160081510 A KR 1020160081510A KR 20160081510 A KR20160081510 A KR 20160081510A KR 101947052 B1 KR101947052 B1 KR 101947052B1
Authority
KR
South Korea
Prior art keywords
layer
metal
melting point
metal layer
conductive pattern
Prior art date
Application number
KR1020160081510A
Other languages
English (en)
Other versions
KR20170002322A (ko
Inventor
안석환
황미선
고영관
배종석
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US15/196,857 priority Critical patent/US9832866B2/en
Publication of KR20170002322A publication Critical patent/KR20170002322A/ko
Priority to US15/810,343 priority patent/US10455708B2/en
Application granted granted Critical
Publication of KR101947052B1 publication Critical patent/KR101947052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 측면에 따른 다층기판은, 절연층, 절연층에 적어도 일부가 매립된 전도성패턴, 및 전도성패턴에 전기적으로 연결되어 상기 절연층을 관통하는 범프를 포함하고, 범프는 전도성패턴의 용융점보다 낮은 용융점을 가지는 저융점금속층과 저융점금속층의 용융점보다 높은 용융점을 가지고 저융점금속층의 횡단면적보다 작은 횡단면적을 가지는 고융점금속층을 포함한다.

Description

다층기판 및 다층기판 제조방법{MULTI-LAYERED SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 다층기판 및 다층기판 제조방법에 관한 것이다.
다층기판의 제조 시, 코어 기판 상에 복수의 빌드업층이 순차적으로 적층된다. 이 경우, 다층기판의 층 수가 늘어나면 적층 공정 횟수도 증가한다. 적층 공정은 기존에 적층 되어있는 부분에도 열을 가하기 때문에, 불필요하고 예측불가능한 변형을 일으킬 수 있다. 이러한 변형이 많을수록 층간 정합이 어렵게 된다.
대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)
본 발명은 정합도가 향상된 다층기판 및 다층기판 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 복수의 단위 기판을 형성하는 단계; 및 복수의 단위 기판을 일괄적층하는 단계를 포함하고, 각각의 단위 기판을 형성하는 단계는, 캐리어 상에 전도성패턴을 형성하는 단계; 전도성패턴을 커버하도록 캐리어 상에 감광성 절연층을 적층하는 단계; 감광성 절연층을 관통하여 전도성패턴과 연결되는 범프를 형성하는 단계; 및 캐리어를 제거하는 단계를 포함하고, 범프는 전도성패턴의 용융점보다 낮은 용융점을 가지는 저융점금속층과 저융점금속층의 용융점보다 높은 용융점을 가지는 고융점금속층을 포함하는 다층기판 제조방법이 제공된다.
여기서, 범프를 형성하는 단계는, 감광성 절연층에 범프에 대응하는 개구부를 형성하는 단계; 개구부 내부에 고융점금속층을 형성하는 단계; 및 고융점금속층 상에 저융점금속층을 형성하는 단계를 포함할 수 있다.
캐리어는 수지층, 수지층 상에 형성된 제1 금속박 및 제1 금속박 상에 형성된 제2 금속박을 포함하고, 전도성패턴은 제2 금속박이 에칭되어 형성되고, 캐리어를 제거하는 단계는, 수지층을 제거하는 단계; 및 제1 금속박을 에칭하여 제거하는 단계를 포함할 수 있다.
제1 금속박과 제2 금속박은 서로 다른 종류의 금속으로 이루어지고, 제1 금속박과 제2 금속박은 서로 다른 에칭액에 의하여 에칭될 수 있다.
그리고, 본 발명의 다른 측면에 따르면, 절연층; 절연층에 적어도 일부가 매립된 전도성패턴; 및 전도성패턴에 전기적으로 연결되어 절연층을 관통하는 범프를 포함하는 다층기판이 제공되고, 여기서, 범프는 전도성패턴의 용융점보다 낮은 용융점을 가지는 저융점금속층과, 저융점금속층의 용융점보다 높은 용융점을 가지고, 저융점금속층의 횡단면적보다 작은 횡단면적을 가지는 고융점금속층을 포함할 수 있다.이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 다층기판을 나타낸 도면.
도 2는 본 발명의 제2 실시예에 따른 다층기판을 나타낸 도면.
도 3은 본 발명의 제3 실시예에 따른 다층기판을 나타낸 도면.
도 4는 본 발명의 제4 실시예에 따른 다층기판을 나타낸 도면.
도 5는 본 발명의 제5 실시예에 따른 다층기판을 나타낸 도면.
도 6은 본 발명의 제5 실시예의 변형예에 따른 다층기판을 나타낸 도면.
도 7은 본 발명의 제5 실시예의 다른 변형예에 따른 다층기판을 나타낸 도면.
도 8은 본 발명의 제1 실시예에 따른 다층기판 제조방법을 나타낸 순서도.
도 9는 도 8의 단위 기판을 형성하는 단계를 나타낸 도면.
도 10A 및 도 10B는 도 9에서 사용되는 다양한 캐리어를 예시적으로 나타낸 도면.
도 11은 도 8의 복수의 단위 기판을 일괄적층하는 단계를 나타낸 도면.
도 12는 본 발명의 제2 실시예에 따른 다층기판 제조방법을 나타낸 순서도.
도 13은 도 12의 단위 기판을 형성하는 단계를 나타낸 도면.
도 14는 본 발명의 제3 실시예에 따른 다층기판 제조방법을 나타낸 순서도.
도 15는 도 14의 단위 기판을 형성하는 단계를 나타낸 도면.
도 16은 본 발명의 제4 실시예에 따른 다층기판 제조방법을 나타낸 순서도.
도 17은 도 16의 단위 기판을 형성하는 단계를 나타낸 도면.
도 18은 본 발명의 제5 실시예에 따른 다층기판 제조방법을 나타낸 순서도.
도 19는 도 18의 단위 기판을 형성하는 단계를 나타낸 도면.
도 20은 본 발명의 제6 실시예에 따른 다층기판 제조방법을 나타낸 순서도.
도 21은 도 20의 단위 기판을 형성하는 단계를 나타낸 도면.
도 22는 본 발명의 제7 실시예에 따른 다층기판 제조방법을 나타낸 순서도.
도 23은 도 22의 단위 기판을 일괄적층하는 단계를 나타낸 도면.
도 24는 본 발명의 제8 실시예에 따른 다층기판 제조방법을 나타낸 순서도.
도 25는 도 24의 단위 기판을 일괄적층하는 단계를 나타낸 도면.
본 발명에 따른 다층기판 및 다층기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
다층기판
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 다층기판을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 다층기판(100)은, 두께 방향으로 적층된 복수의 단위 기판(10)을 포함한다.
복수의 단위 기판(10) 각각은 절연층(110), 전도성패턴(120), 범프(130)를 포함한다.
절연층(110)은 광경화성 수지를 포함하여 광에 반응하는 물질로 이루어진 감광성 절연층일 수 있다.
이하에서는 설명의 편의를 위해 절연층(110)을 감광성 절연층으로 통칭하기로 하나, 절연층(110)이 프리프레그와 같은 열경화성 수지, 즉 비감광성 절연층으로 형성되는 것을 배제하는 것은 아니다. 감광성 절연층(110)은 빛에 의하여 경화도가 조절될 수 있다. 다만, 감광성 절연층(110)은 열경화성이기도 하며, 열에 의해서 경화도가 조절될 수 있다.
감광성 절연층(110)의 경우, 별도의 포토 레지스트가 없이도 포토리소그래피 공정, 즉, 노광 및 현상 공정이 진행될 수 있다. 프리프레그(prepreg)와 같은 비감광성 절연층에 레이저를 이용하여 홀을 가공하는 경우보다, 감광성 절연층(110)에 포토 공정으로 홀을 가공하는 경우에, 미세홀 구현이 유리하다. 또한, 복수의 홀을 형성함에 있어, 레이저를 이용하면 복수의 레이저 공정이 요구되지만, 포토리소그래피 공정을 이용하면 한 번의 공정만이 요구되므로, 공정이 단순화된다.
또한, 레이저 가공에 비하여 포토리소그래피 공정에서 홀 형상이 더 다양하게 형성될 수 있다. 예를 들어, 홀의 종단면 형상은 역사다리꼴, 정사다리꼴, 직사각형 등이 될 수 있다.
감광성 절연층(110)은 포지티브 타입(positive type) 또는 네거티브 타입(negative type)일 수 있다.
포지티브 타입(positive type)의 감광성 절연층(110)의 경우, 노광 공정에서, 빛을 받은 부분의 광중합체 폴리머 결합이 끊어진다. 이후, 현상 공정을 수행하면, 빛을 받아 광중합체 폴리머 결합이 끊어진 부분이 제거가 된다.
네거티브 타입(negative type)의 감광성 절연층(110)의 경우, 노광 공정에서, 빛을 받은 부분이 광중합 반응을 일으켜 단일구조에서 사슬구조의 3차원 망상 구조가 되며, 현상 공정을 수행하면, 빛을 받지 않은 부분이 제거가 된다.
한편, 감광성 절연층(110)은 광경화성 수지에 무기필러가 함유된 것일 수 있다. 무기필러는 감광성 절연층(110)의 강성을 향상시킨다.
무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
전도성패턴(120)은 인쇄회로기판에 형성되어 신호를 전달하는 회로패턴일 수 있다.
전도성패턴(120)은 감광성 절연층(110) 내에 내장(embedded)된다. 전도성패턴(120)은 감광성 절연층(110)의 일면에 내장될 수 있다. 즉, 전도성패턴(120)은 전도성패턴(120)의 일면이 감광성 절연층(110)의 일면으로 노출되도록 감광성 절연층(110)의 하측으로 치우쳐 내장될 수 있다.
여기서, '상하'는 단위 기판의 두께 방향 중 한 방향을 상측, 다른 방향을 하측으로 표현할 뿐, 절대적인 상하 위치를 한정하는 것은 아니다.
전도성패턴(120)은 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi-Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다.
전도성패턴(120)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
전도성패턴(120)은 복수의 단위 기판(10) 각각에 형성된다. 다만, 복수의 단위 기판(10) 각각에 형성된 전도성패턴(120)의 패턴 형상은 단위 기판(10)마다 모두 동일할 수도 있지만, 단위 기판(10)마다 서로 다르게 형성될 수 있다.
범프(130)는 서로 다른 층에 형성된 전도성패턴(120)을 전기적으로 층간 연결하기 위하여 감광성 절연층(110)을 관통한다. 즉, 범프(130)는 감광성 절연층(110) 내에 형성되며, 전도성패턴(120)의 층간 연결을 위해 전도성패턴(120)과 접촉된다.
전도성패턴(120)의 일면이 감광성 절연층(110)의 일면으로 노출되도록 전도성패턴(120)이 감광성 절연층(110)의 하측으로 치우쳐 내장되는 경우, 범프(130)는 전도성패턴(120)의 상면에 형성될 수 있다. 여기서, 전도성패턴(120)의 일면이 감광성 절연층(110)의 일면에 대해 노출되고, 범프(130)의 일면이 감광성 절연층(110)의 타면에 대해 노출될 수 있다.
범프(130)는 복수의 단위기판(10)들이 일괄적층될 때, 서로 다른 단위기판에 형성된 전도성패턴(120) 간을 접합시킨다. 본 명세서 상에서 일괄적층이라고 함은 각각 분리되어 형성된 복수의 개체들을 상하로 정렬한 후 한꺼번에 가열 및 가압하여 적층하는 것을 의미한다. 복수의 개체에는 단위기판(10)이 포함되고, 후술할 제1 금속층(140), 제2 금속층(160), 절연재(150) 등이 포함된다.
범프(130)는 저융점금속층(131)을 포함할 수 있다. 여기서, 저융점금속층(131)이란 전도성패턴(120)의 용융점보다 낮은 용융점을 가지는 금속으로 이루어진 층을 의미한다. 일괄적층 시, 저융점금속층(131)은 용융되고, 일괄적층 완료 후에, 전도성패턴(120)과 결합된다.
범프(130)의 저융점금속층(131)은 솔더 재질로 이루어질 수 있다. 도 1에 도시된 바와 같이, 범프(130) 전체가 저융점금속층(131)로 이루어져, 범프(130) 전체가 솔더 재질로 이루어질 수 있다.
여기서 '솔더'란 땜납에 사용될 수 있는 금속재료를 의미하며, 납(Pb)을 포함하는 합금일 수도 있지만, 납을 포함하지 않을 수 있다. 예를 들어, 솔더는, 주석(Sn), 은(Ag), 구리(Cu) 또는 이 중에서 선택된 금속들의 합금일 수 있다. 구체적으로 본 발명의 실시예에서 사용되는 솔더는 솔더 전체에 대한 주석(Sn)의 함량이 90% 이상인 주석, 은, 구리 합금일 수 있다.
복수의 감광성 절연층(110)에 있어서, 각각의 감광성 절연층(110)에 형성된 범프(130)는 전층에 걸쳐 일직선으로 배열될 수 있다. 즉, 범프(130)는 전층 스택(stack)구조를 이룰 수 있다. 여기서, 전층 스택 구조는, 도 1에 도시된 바와 같이, 복수의 단위 기판(10)에 있어서, 각각의 단위 기판(10)에 범프(130)가 형성되고, 그러한 범프들(130)은 서로 일직선을 이루는 것을 의미한다. 다만, 범프들(130)의 중심선이 반드시 수직으로 일치해야 하는 것은 아니며, 범프들(130) 간에 수직으로 겹치는 영역이 존재하는 범위 내에서 범프들(130)의 중심선은 어긋날 수도 있다.
각각의 범프(130)는 기둥 형상을 가질 수 있다. 이러한 형상을 고려하여, 범프(130)는 포스트(post), 필라(pillar)로 불릴 수 있다.
범프(130)는 횡단면 형상이 상하로 일정한 기둥 형상일 수 있다. 여기서, '일정'하다 함은 완전히 동일하다는 것을 의미하는 것은 아니며 허용오차 범위 내에서 동일함을 의미한다.
또한, 범프(130)는 횡단면 형상이 상하로 일정하지 않은 기둥 형상일 수 있으며, 예를 들어, 범프(130)의 종단면이 정사다리꼴 또는 역사다리꼴 형상을 가질 수도 있다.
도 1의 A부분에 도시된 바와 같이, 범프(130)는 상하로 횡단면이 일정한 기둥 형상 영역(a)과 기둥 형상 영역(a)의 횡단면적보다 더 큰 횡단면적을 가지는 영역(b)을 포함할 수 있다. 구체적으로, 범프(130)는 전도성패턴(120)의 상면으로부터 감광성 절연층(110)의 타면에 이르기까지 횡단면적이 상하로 동일한 영역(a)과 더 큰 횡단면적의 영역(b)이 순차적으로 형성될 수 있다., 더 큰 횡단면적의 영역(b)의 두께는 횡단면적이 상하로 동일한 영역(a)에 비하여 극히 얇을 수 있다.
다만, 더 큰 횡단면적의 영역(b)의 측부 경계는 전도성패턴(120)의 범위를 넘지 않는 것이 바람직하다.
범프(130)의 이러한 b 영역은 복수의 단위 기판(10)이 일괄적층되면서 저융점금속층(131) 상부가 가압되어 감광성 절연층(110)으로 퍼지는 데에서 기인할 수 있다. 범프(130)의 b 영역에 의하여, 범프(130)와 전도성패턴(120) 간의 접합 면적이 증가된다.
범프(130)가 상하로 횡단면이 일정한 기둥 형상이 아니라, 상하로 횡단면이 변하는 기둥 형상을 가지더라도, 그 최상부는 상술한 바와 같이 가장 큰 횡단면적을 가지는 영역이 될 수 있다.
한편, 도 1의 A부분에서 도시한 범프(130)의 형상은 예시적인 것에 지나지 아니한다. 구체적으로, 상술한 범프(130)의 상부가 가압되어 감광성 절연층(110)으로 퍼지는 영역, 즉 b 영역은 도 1의 A에서 도시한 것과 다른 형상일 수 있다. 예로써, b 영역의 종단면 중 감광성 절연층(110)과의 경계에 해당하는 부분은 상부에서 하부로 갈수록 곡률이 증가하는 곡선일 수 있다. 다른 예로써, b 영역의 종단면 중 감광성 절연층(110)과의 경계에 해당하는 부분은 하부에서 상부로 갈수록 곡률이 증가하는 곡선일 수 있다. 또 다른 예로써, b 영역의 종단면 중 감광성 절연층(110)과의 경계에 해당하는 부분은 하부에서 상부를 향하는 방향으로 곡률의 변화량이 일정하지 않은 곡선일 수 있다.
도 1은 본 발명의 제1 실시예에 따른 다층기판(100)은 제1 금속패턴(141)을 더 포함할 수 있다.
제1 금속패턴(141)은, 복수의 단위 기판(10) 중 최상층에 위치한 단위 기판의 상부에 형성되는 금속재질의 패턴이다. 금속패턴은 기능적으로 상술한 전도성패턴(120)의 일종일 수 있으나, 감광성 절연층(110) 내부에 매립된 '전도성패턴'과 구별하기 위하여 '금속패턴'이라는 용어를 사용하였다.
전도성패턴(120)이 감광성 절연층(110) 내에 매립되는 것과 달리, 제1 금속패턴(141)은 최외곽에 위치한 어느 하나, 특히 최상층에 위치하는 감광성 절연층(110)에 대해 돌출된다.
제1 금속패턴(141)은 범프(130)와 전기적으로 연결될 수 있으며, 범프(130)와 접촉될 수 있다.
제1 금속패턴(141)은 전도성패턴(120)과 마찬가지로 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi-Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다.
제1 금속패턴(141)은 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다. 또한, 제1 금속패턴(141)은 전도성패턴(120)과 동일한 종류의 금속으로 이루어질 수 있다.
제2 실시예
도 2는 본 발명의 제2 실시예에 따른 다층기판을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 다층기판(100)은, 두께 방향으로 적층된 복수의 단위 기판(10)을 포함한다.
복수의 단위 기판(10) 각각은 감광성 절연층(110), 전도성패턴(120), 범프(130)를 포함할 수 있다.
상술한 바와 같이, 감광성 절연층(110)은 감광성의 절연층이고, 전도성패턴(120)은 감광성 절연층(110) 내에 형성된다. 범프(130)는 서로 다른 층에 형성된 전도성패턴(120)을 전기적으로 층간 연결하기 위하여 감광성 절연층(110)을 관통한다. 또한, 범프(130)는 저융점금속층(131)을 포함한다.
본 발명의 제2 실시예에 따른 다층기판(100)은, 제1 금속패턴(141), 절연재(150), 제2 금속패턴(161), 비아(170) 및 솔더 레지스트(180)를 더 포함할 수 있다.
제1 금속패턴(141)은 앞서 도 1을 참조하여 설명한 바와 같다.
절연재(150)는 복수의 단위 기판(10) 중 최하층에 위치하는 단위 기판의 하부에 형성된 수지층이다. 본 발명의 제2 실시예에 따른 다층기판(100)에서, 절연재(150)는 감광성 수지를 포함할 수 있다. 즉, 절연재(150)는 감광성 절연층(110)과 동일한 재질의 광경화성 수지를 포함할 수 있다. 한편, 감광성 특성과 관련한 설명은 상술한 바와 같으므로 생략한다.
절연재(150)는 상술한 감광성 절연층(110)과 동일한 두께를 가질 수 있다. 다만, 절연재(150)에는 전도성패턴(120)이 내장되지 않으며, 제2 금속패턴(161)이 절연재(150)에 대해 돌출된다.
즉, 본 발명의 제2 실시예에 따른 다층기판(100)은, 각각의 감광성 절연층(110)에 전도성패턴(120)이 내장되며, 제1 금속패턴(141) 이 최상층에 위치한 감광성 절연층(110)에 대해 돌출되고, 제2 금속패턴(161)이 절연재(150)에 대해 돌출되게 형성된다.
제2 금속패턴(161)은, 상술한 바와 같이, 절연재(150)에 대해 돌출되도록, 절연재(150)의 하면에 형성된 금속재질의 패턴이다.
제2 금속패턴(161)은 제1 금속패턴(141)과 마찬가지로 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi-Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다.
또한, 제2 금속패턴(161)은 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다. 제2 금속패턴(161)은 제1 금속패턴(131)과 동일한 금속으로 이루어질 수 있다.
비아(170)는 제2 금속패턴(161)과 연결되도록 절연재(150)를 관통하여 형성된다. 비아(170)는 제2 금속패턴(161) 상에 형성될 수 있다. 비아(170)는 상술한 범프(130)와 동일한 형상으로 형성될 수 있다. 즉, 비아(170)는 상술한 범프(130)와 마찬가지로 폭과 횡단면 형상이 상하로 일정한 기둥 형상을 가질 수 있다. 또는, 비아(170)는 횡단면 형상이 상하로 일정하지 않은 기둥 형상일 수 있다.
또한, 비아(170)는 범프(130)와 동일한 재질로 형성될 수 있다. 즉, 비아(170)는 저융점금속층(131)을 포함하며, 비아(170) 전체가 모두 솔더 재질의 저융점금속층(131)으로 이루어질 수 있다. 상술한 바와 같이, 솔더는 납(Pb)을 포함하는 합금일 수도 있지만, 납을 포함하지 않는, 주석(Sn), 은(Ag), 구리(Cu) 또는 이 중에서 선택되는 금속들의 합금일 수 있다.
솔더 레지스트(180)는 제1 금속패턴(141)을 커버하도록 최상층에 위치한 감광성 절연층(110) 상에 형성되고, 제2 금속패턴(161)을 커버하도록 절연재(150) 상에 형성된다.
솔더 레지스트(180)는 제1 금속패턴(141)과 제2 금속패턴(161) 전체를 커버하도록 도포된 후에, 제1 금속패턴(141) 및 제2 금속패턴(161) 중 패드로 기능할 부분에 대응하여, 솔더 레지스트(180)의 일부가 제거된다. 솔더 레지스트(180)의 일부가 제거되어 노출된 제1 금속패턴(141)과 제2 금속패턴(161)은 패드로 기능하여 외부 기기와 접속되는 위치가 될 수 있다.
즉, 제1 금속패턴(141) 및 제2 금속패턴(161)의 노출된 부분에는 솔더볼 등의 접속부가 형성되어, 전자부품, 메인보드 등의 외부 기기와 본 발명의 실시에에 따른 다층기판(100)을 전기적으로 접속시킨다.
솔더 레지스트(180)가 감광성 특성을 가지는 경우, 제1 금속패턴(141)과 제2 금속패턴(161)의 일부를 노출시키는 공정에서, 포토리소그래피 공정이 사용될 수 있다.
제3 실시예
도 3은 본 발명의 제3 실시예에 따른 다층기판을 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제3 실시예에 따른 다층기판(100)은, 두께 방향으로 적층된 복수의 단위 기판(10)을 포함한다.
복수의 단위 기판(10) 각각은 감광성 절연층(110), 전도성패턴(120), 범프(130)를 포함한다. 또한, 본 발명의 제3 실시예에 따른 다층기판(100)은, 제1 금속패턴(141), 제1 절연재(151), 제2 절연재(152), 제2 금속패턴(161), 제3 금속패턴(162), 비아(175) 및 솔더 레지스트(180)를 더 포함할 수 있다.
제1 금속패턴(141)은 앞서 도 1을 참조하여 설명한 바와 같다.
본 발명의 제3 실시예에 따른 다층기판(100)에서, 제1 절연재(151)는 수지를 주성분으로 하며, 복수의 단위 기판(10) 중 최하층에 위치하는 단위 기판의 하부에 형성될 수 있다. 제1 절연재(151)의 두께는 하나의 감광성 절연층(110)의 두께보다 클 수 있다.
또한, 제2 절연재(152)는 수지를 주성분으로 하며, 복수의 단위 기판(10) 중 최상층에 위치하는 단위 기판의 상부에 형성될 수 있다. 즉, 제2 절연재(152)는 제1 금속패턴(141) 상에 형성될 수 있다.
결국, 본 발명의 제3 실시예에서는, 다층기판(100)에서 복수의 단위 기판(10)의 최외곽 층에 제1 절연재(151)와 제2 절연재(152)이 각각 적층될 수 있다.
제1 절연재(151)와 제2 절연재(152) 는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지 또는 광경화성 수지를 포함할 수 있다.
특히, 에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
제1 절연재(151) 및/또는 제2 절연재(152)는 보강재(G)를 더 포함할 수 있다. 즉, 제1 절연재(151) 및/또는 제2 절연재(152)는 보강재(G)가 함침된 절연 수지일 수 있다. 보강재(G)는 섬유 보강재일 수 있다. 섬유 보강재는 유리 섬유일 수 있으며, 유리 섬유는 굵기에 따라서 glass filament, glass fiber, glass fabric로 구분될 수 있고, 이 모든 것들이 본 발명에서 사용될 수 있다.
한편, 이러한 유리 섬유가 보강재(G)로 에폭시 수지에 함침된 것은 프리프레그(Prepreg; PPG)라고 불릴 수 있고, 본 실시예에 사용되는 제1 및 제2 절연재(151, 152)는 프리프레그(Prepreg; PPG)일 수 있다.
이러한 보강재(G)가 함침된 수지의 제1 절연재(151), 제2 절연재(152)는 다층기판(100)의 강성을 향상시킬 수 있다.
제2 금속패턴(161)은 최하층의 단위 기판 하부에 형성된 제1 절연재(151)의 하면에 형성되는 금속 재질의 패턴이다. 제2 금속패턴(161)에 대한 설명은 도 2를 참조하여 설명한 바와 같다.
제3 금속패턴(162)은 최상층의 단위 기판 상부에 형성된 제2 절연재(152)의 상면에 형성되는 금속 재질의 패턴이다.
제3 금속패턴(162)은 제1 금속패턴(141) 및 제2 금속패턴(161)과 마찬가지로 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi-Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다.
또한, 제3 금속패턴(162)은 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
제1 금속패턴(141)은 제2 절연재(152)에 의하여 커버되므로, 외부로 노출되지 않는다. 한편, 제2 금속패턴(161)과 제3 금속패턴(162)은 제1 절연재(151), 제2 절연재(152)의 외측 표면에 형성되므로, 제1 및 제2 절연재(151, 152)에 대해 노출된다.
비아(175)는 제2 금속패턴(161)과 전도성패턴(120)을 연결시키도록 제1 절연재(151)를 관통하거나, 제1 금속패턴(141)과 제3 금속패턴(162)을 연결시키기 위하여 제2 절연재(152)를 관통하여 형성된다.
비아(175)는 제1 절연재(151), 제2 절연재(152)에 비아홀이 형성된 후에, 비아홀 내에 전도성 물질이 형성됨으로써 만들어질 수 있다. 비아홀은 레이저 드릴로 형성될 수 있고, 비아홀은 도금물질로 채워질 수 있다. 도금물질은 구리 재질일 수 있다. 한편, 당업자의 필요에 따라서는, 도금물질은 비아홀 내벽에만 형성되고, 비아홀 일부는 비어있는 채로 남을 수 있다.
비아(175)는 단면적이 내측에서 외측으로 갈수록 커지는 형상을 가질 수 있고, 이 경우, 비아(175)의 종단면은 사다리꼴 형상을 가질 수 있다.
솔더 레지스트(180)는 제1 절연재(151), 제2 절연재(152)의 외측 표면에 형성되며, 제2 금속패턴(161)과 제3 금속패턴(162) 상에 형성된다.
솔더 레지스트(180)는 제2 금속패턴(161)과 제3 금속패턴(162) 전체를 커버하도록 도포된 후에, 제2 금속패턴(161) 및 제3 금속패턴(162)에서 패드로 기능할 부분에 대응하여, 솔더 레지스트(180)의 일부가 제거된다.
즉, 제2 금속패턴(161) 및 제3 금속패턴(162)의 노출된 부분에는 솔더볼 등의 접속부가 형성되어, 메인보드, 전자부품 등의 외부 기기와 다층기판(100)을 전기적으로 접속시킨다.
솔더 레지스트(180)가 감광성 특성을 가지는 경우, 제2 금속패턴(161)과 제3 금속패턴(162)의 일부를 노출시키는 공정에서, 포토리소그래피 공정이 사용될 수 있다.
제4 실시예
도 4는 본 발명의 제4 실시예에 따른 다층기판을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 제4 실시예에 따른 다층기판(100)은, 두께 방향으로 적층된 복수의 단위 기판(10, 20)을 포함하되, 복수의 단위 기판(10, 20)은 일반 단위 기판(10)과 메탈 단위 기판(20)의 두 종류로 형성된다.
본 실시예에 적용되는 일반 단위 기판(10)은 본 발명의 제1 내지 제3 실시예에서 설명한 단위 기판(도 1의 10)에 대응되는 것으로, 감광성 절연층(110), 전도성패턴(120), 범프(130)를 포함한다.
본 실시예에 적용되는 메탈 단위 기판(20)은 감광성 절연층(210), 전도성패턴(220), 범프(230)를 포함한다.
본 실시예에 따른 다층기판(100)은, 제1 금속패턴(141), 절연재(150), 제2 금속패턴(161), 비아(170) 및 솔더 레지스트(180)를 더 포함할 수 있다. 제1 금속패턴(141), 절연재(150), 제2 금속패턴(161), 비아(170) 및 솔더 레지스트(180)는 앞서 도 2를 참조하여 설명한 바와 같다.
한편, 메탈 단위 기판(20)의 감광성 절연층(210) 및 범프(230) 각각은 일반 단위 기판(10)의 감광성 절연층(110) 및 범프(130)와 동일한 재질 및 구조로 형성될 수 있으므로, 상술한 감광성 절연층(110)과 범프(130)의 설명으로 대체한다.
메탈 단위 기판(20)의 전도성패턴(220)은 일반 단위 기판(10)의 전도성패턴(120)과 마찬가지로 감광성 절연층(210)의 일면에 매립되게 형성된다.
메탈 단위 기판(20)의 전도성패턴(220)은 서로 다른 전도성 물질로 형성된 복수의 전도층으로 형성된다. 즉, 메탈 단위 기판(20)의 전도성패턴(220)은 도 4에 도시된 바와 같이, 제1 전도층(221), 제1 전도층 상에 형성되는 제2 전도층(222) 및 제2 전도층(222) 상에 형성되는 제3 전도층(223)으로 형성될 수 있다.
본 실시예에서는 인바(invar)층의 양면에 구리층이 형성된 복합 금속판을 메탈 단위 기판(20)의 전도성패턴(220)을 형성하기 위한 원자재로 사용하고, 복합 금속판을 선택적으로 에칭하여 메탈 단위 기판(20)의 전도성패턴(220)을 형성한다. 따라서, 제1 전도층(221)과 제3 전도층(223) 각각은 구리로 형성되고, 제1 전도층(221)과 제3 전도층(223) 사이에 개재되는 제2 전도층(222)은 인바(invar)로 형성될 수 있다. 하지만, 이는 예시적인 것에 불과한 것으로 다른 금속 또는 합금으로 제1 내지 제3 전도층을 형성할 수도 있다. 마찬가지로, 메탈 단위 기판(20)의 전도성패턴(220)은 3중층 구조가 아니라 2중층 구조일 수도 있고, 4층 이상의 구조일 수 있다.
메탈 단위 기판(20)의 전도성패턴(220)은 일반 단위 기판(10)의 전도성패턴(120)을 구성하는 물질보다 상대적으로 강성이 우수한 금속재를 포함하고, 메탈 단위 기판(20)이 형성되는 면적의 대부분을 차지하므로, 본 실시예에 따른 다층기판의 강성을 보강할 수 있다.
도 4를 참고할 때, 메탈 단위 기판(20)의 전도성패턴(220)은 강성을 부여하는 구성이므로, 메탈 단위 기판(20)에 형성되는 밀집도가 일반 단위 기판(10)의 전도성패턴(120) 보다 상대적으로 높다. 즉, 메탈 단위 기판(20)의 전도성패턴(220)은 전기적 개방(open)이 요구되는 부분만을 제외한 메탈 단위 기판(20) 형성 영역의 대부분에 형성된다.
본 실시예에 따른 다층기판(100)은, 일반 단위 기판(10)보다 강성이 뛰어난 메탈 단위 기판(20)을 일반 단위 기판(10)과 함께 일괄적층함으로써 휨(warpage)을 방지할 수 있다.
한편, 도 4에는 복수의 일반 단위 기판(10)이 적층된 구조의 상부 및 하부에 모두 메탈 단위 기판(20)이 적층된 것을 도시하고 있으나, 예시적인 것에 불과하다. 즉, 메탈 단위 기판(20)은 복수의 일반 단위 기판(10) 중 최상부 일반 단위 기판(10)의 상부에만 배치되어 복수의 일반 단위 기판(10)과 함께 일괄적층될 수도 있고, 복수의 일반 단위 기판(10) 중 최하부 일반 단위 기판(10)의 하부에만 배치되어 복수의 일반 단위 기판(10)과 함께 일괄적층될 수 있다. 즉, 다층기판(100)에서 메탈 단위 기판(20)의 위치 및 개수는 다층기판(100) 중 휨 방지가 요구되는 위치 및 휨 방지가 필요한 정도 등에 따라 다양하게 변경될 수 있다.
또한, 도 4에는 메탈 단위 기판(20)의 전도성패턴(220)의 측면이 메탈 단위 기판(20)의 감광성 절연층(210)의 하면과 수직한 것을 도시하고 있으나, 이는 예시적인 것에 불과하다. 즉, 메탈 단위 기판(20)의 전도성패턴(220)을 형성하는 공법에 따라 상기 전도성패턴(220)의 측면은 메탈 단위 기판(20)의 감광성 절연층(210)의 하면과 수직이 아닌 각도를 가지고 형성될 수 있다.
제5 실시예 및 변형예들
도 5는 본 발명의 제5 실시예에 따른 다층기판을 나타낸 도면이다.
도 5를 참조하면, 본 발명의 제5 실시예에 따른 다층기판(100)은, 두께 방향으로 적층된 복수의 단위 기판(10)을 포함한다.
복수의 단위 기판(10) 각각은 감광성 절연층(110), 전도성패턴(120), 범프(130)를 포함한다. 또한, 본 발명의 제5 실시예에 따른 다층기판(100)에서, 범프(130)는 저융점금속층(131)과 저융점금속층(131)의 용융점보다 높은 용융점을 가지는 고융점금속층(132)을 포함할 수 있다. 고융점금속층(132)은 저융점금속층(131)보다 용융점이 높은 금속으로 이루어진 금속층일 수 있다. 저융점금속층(131)은 고융점금속층(132) 상에 형성될 수 있다.
고융점금속층(132)은 전도성패턴(120)과 동일한 금속일 수 있다. 예를 들어, 저융점금속층(131)은 솔더 재질일 수 있고, 전도성패턴(120)과 고융점금속층(132)은 구리 재질일 수 있다. 이 경우, 범프(130)는 구리층과 솔더층 이중 층 구조를 가질 수 있다.
전도성패턴(120) 및 고융점금속층(132)이 구리 금속으로 이루어지는 경우, 복수의 단위 기판(10)이 일괄적층 될 때에 전도성패턴(120)과 고융점금속층(132) 사이에 저융점금속층(131)인 솔더층이 개재됨으로써, 전도성패턴(120)과 고융점금속층(132) 간의 접합력이 증대되어, 단위 기판(10) 간의 접합력이 상승될 수 있다.
각 단위 기판(10)의 저융점금속층(131)은 일괄적층 시 가압 및 가열되는데, 일괄적층된 후 범프(130)을 살펴보면 도 5의 A'부분에 도시된 바와 같이, 저융점금속층(131)은 횡단면이 상하로 일정한 영역(a)과 a 영역의 횡단면보다 더 큰 횡단면적의 영역(b)을 포함하는 형상으로 형성된다. 저융점금속층(131) 중 더 큰 횡단면적의 영역(b)은 저융점금속층(131)의 상부가 일괄적층 시에 발생한 압력으로 인해 감광성 절연층(110)으로 퍼지는 데에서 기인할 수 있다.
더 큰 횡단면적의 영역(b)의 측부 경계는 전도성패턴(120)의 범위를 벗어나지 않는 것이 바람직하다.
범프(130)의 고융점금속층(132)은 횡단면이 상하로 일정한 기둥 형상을 가질 수 있다.
한편, 도 5에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 다층기판(100)은, 제1 금속패턴(141)을 더 포함할 수 있다.
도 6은 본 발명의 제5 실시예의 변형예에 따른 다층기판을 나타낸 도면이다.
도 6을 참고하면, 본 발명의 제5 실시예의 변형예에 따른 다층기판(100)은, 본 발명의 제5 실시예에서 설명한 복수의 단위 기판(10)을 포함하고, 도 3에서 앞서 설명한 제1 절연재(151), 제2 절연재(152), 제2 금속패턴(161), 제3 금속패턴(162), 솔더 레지스트(180) 및 비아(175)를 더 포함한다.
도 7은 본 발명의 제5 실시예의 다른 변형예에 따른 다층기판을 나타낸 도면이다.
도 7을 참고하면, 본 발명의 제5 실시예의 다른 변형예에 따른 다층기판(100)은, 본 발명의 제5 실시예에서 설명한 복수의 단위 기판을 포함하되, 복수의 단위 기판은 도 4에서 앞서 설명한 바와 같이, 일반 단위 기판(10)과 메탈 단위 기판(20)의 두 종류로 형성된다.
다만, 도 4에서 설명한 범프(130)와 달리, 본 변형예의 경우 일반 단위 기판(10)에 형성된 범프(130)와 메탈 단위 기판(20)에 형성된 범프(230) 모두는 각각 저융점금속층과 고융점금속층을 포함한다. 즉, 일반 단위 기판(10)에 형성된 범프(130)는 저융점금속층(131)과 고융점금속층(132)을 포함하고, 메탈 단위 기판(20)에 형성된 범프(230)는 저융점금속층(231)과 고융점금속층(232)를 포함한다.
제5 실시예의 다른 변형예에 따른 다층기판(100)은 도 4에서 앞서 설명한 절연재(150), 제2 금속패턴(161) 및 솔더 레지스트(180)을 포함한다. 또한, 제5 실시예의 다른 변형예에 따른 다층기판(100)은 절연재(150)를 관통하는 비아(173)를 포함한다.
비아(173)는 제2 금속패턴(161)과 연결되도록 절연재(150)를 관통하여 형성된다. 비아(173)는 제2 금속패턴(161) 상에 형성된다. 비아(173)는 상술한 본 발명의 제5 실시예에 적용되는 범프(130)와 동일한 구조로 형성될 수 있다. 즉, 비아(173)는 상술한 제5 실시예에 적용되는 범프(130)와 마찬가지로 저융점금속층(173a)과 저융점금속층(173a)의 용융점보다 높은 용융점을 가지는 고융점금속층(173b)을 포함할 수 있다.
다층기판 제조방법
도 8내지 도 25는 본 발명의 실시예에 따른 다층기판 제조방법을 나타낸 도면이다. 도 8내지 도 25를 참조하면, 본 발명의 실시예에 따른 다층기판 제조방법은, 복수의 단위 기판을 형성하는 단계 및 복수의 단위 기판을 일괄적층하는 단계를 포함한다.
복수의 단위 기판(10)을 형성하는 단계는 단위 기판을 복수로 우선적으로 형성하는 단계를 의미하고, 각 단위 기판(10)은 감광성 절연층(110), 전도성패턴(120), 범프(130)를 포함할 수 있다.
각 단위 기판(10)의 전도성패턴(120)은 층 마다 서로 동일하게 형성되거나, 서로 상이하게 형성될 수 있으며, 서로 상이하게 형성되는 경우에도 몇 개의 패턴이 반복적으로 형성될 수 있다. 한편, 범프(130)는 저융점금속층(131)을 포함할 수 있다.
복수의 단위 기판(10)을 일괄적층하는 단계는 상술한 복수의 단위 기판(10)을 형성하는 단계에 의해 형성된 복수의 단위 기판(10)을 일괄적으로 한꺼번에 적층하는 단계를 의미한다. 다만, 복수의 단위 기판(10)을 일괄적층하는 단계에서는, 복수의 단위 기판(10)뿐만 아니라 제1 금속층(140)(또는 제1 금속층(140) 및 제2 금속층(160))이 함께 일괄적층될 수 있다.
복수의 단위 기판(10)을 일괄적층하는 경우, 적층기를 이용하여 압착되어 이웃하는 단위 기판(10)들이 서로 접합될 수 있다. 적층기는 V-press일 수 있으며, 복수의 단위 기판(10)들은 진공 압착될 수 있다.
일괄적층은 180~200℃의 온도에서 이루어질 수 있다. 이 경우, 범프(130)의 저융점금속층(131)은 주석을 90% 함량으로 하는 주석, 은, 구리의 합금으로 이루어진 솔더 재질 수 있고, 상기 온도는 범프(130)의 저융점금속층(131)의 솔더의 용융점 이상의 온도일 수 있으며, 상기 온도에서 저융점금속층(131)의 솔더가 용융되면서 각각의 단위 기판(10)을 서로 접합시킬 수 있다.
또한, 저융점금속층(131)이 주석으로만 이루어진 솔더인 경우, 주석의 용융점은 약 230℃이고, 일괄적층의 온도는 230℃ 이상일 수 있다.
일괄적층 결과, 저융점금속층(131)과 전도성패턴(120) 간에 금속간화합물(intermetallic compound, IMC)층이 형성될 수 있다. 또한, 상술한 바와 같이, 범프(130)가 저융점금속층(131)과 고융점금속층(132)을 포함하는 경우, 저융점금속층(131)과 고융점금속층(132) 사이에도 금속간화합물층이 형성될 수 있다.
일괄적층을 이용하면, 다층기판을 순차적으로 적층하여 형성하는 경우에 비해 정합도가 향상될 수 있다. 왜냐하면, 다층기판 제조 공정 상 고온 고압의 환경이 한번만 제공되기 때문에, 다층기판의 뒤틀림과 절연층 두께 편차가 비교적 적기 때문이다. 또한, 다층기판을 순차적으로 적층하는 경우, 한 층 적층 시마다 정렬 오차가 반영되지만, 일괄적층 시에는 한 번의 오차만 반영될 수 있기 때문이다.
한편, 한 번의 공정으로 다층기판이 완성되므로 비용과 리드 타임이 감소할 수 있다.
이하에서는, 실시예 별로 복수의 단위 기판을 형성하는 단계와 단위 기판을 일괄적층하는 단계를 구체적으로 설명하기로 한다.
제1 실시예
도 8은 본 발명의 제1 실시예에 따른 다층기판 제조방법을 나타낸 순서도이다.
도 8을 참조하면, 본 발명의 제1 실시예에 따른 다층기판 제조방법은, 복수의 단위 기판을 형성하는 단계(S110)와 복수의 단위 기판을 일괄적층하는 단계를 포함하고, 복수의 단위 기판을 일괄적층하는 단계는, 복수의 단위 기판과 제1 금속층을 일괄적층하는 단계(S120)를 포함한다. 또한, 본 발명의 제1 실시예에 따른 다층기판 제조방법은, 제1 금속층을 패터닝하여 제1 금속패턴을 형성하는 단계(S130)를 더 포함할 수 있다.
복수의 단위 기판을 형성하는 단계(S110)는, 캐리어 상에 전도성패턴을 형성하는 단계(S111), 캐리어 상에 감광성 절연층을 적층하는 단계(S112), 전도성패턴 상에 범프를 형성하는 단계(S113) 및 캐리어를 제거하는 단계(S114)를 포함할 수 있다.
전도성패턴 상에 범프를 형성하는 단계(S113)는 감광성 절연층에 개구부를 형성하는 단계(S113-1)와 개구부 내에 저융점금속층을 형성하는 단계(S113-2)를 포함할 수 있다.
이하, 복수의 단위 기판을 형성하는 단계(S110)에 대해 설명한다.
복수의 단위 기판을 형성하는 단계
도 9은 도 8의 단위 기판을 형성하는 단계를 나타낸 도면, 도 10a 및 도 10b는 도 9에서 사용되는 다양한 캐리어를 예시적으로 나타낸 도면이다.
도 9(a)을 참조하면, 캐리어(C) 상에 전도성패턴(120)을 형성한다.
한편, 도 9(a) 내지 도 9(e)는, 단위 기판을 형성하는 공정이 캐리어(C)의 일면에만 수행되는 것을 도시하고 있으나, 이는 도면의 도시 및 설명의 편의를 위한 것에 불과하다. 즉, 도 9(a) 내지 도 9(e)의 도시로 인해, 캐리어(C)의 일면에 수행되는 공정이 캐리어(C)의 타면에도 수행되는 것을 배제하는 것이 아니다.
다음으로, 도 9(b)를 참조하면, 전도성패턴(120)을 커버하도록 캐리어(C) 상에 감광성 절연층(110)이 형성된다. 감광성 절연층(110)은 광경화성 수지를 포함할 수 있다. 또한, 이러한 수지 내에는 무기필러가 함유되어, 감광성 절연층(110)의 강성을 향상시킬 수 있다.
감광성 절연층(110)은 전도성패턴(120)을 모두 커버한다. 감광성 절연층(110)은 진공 라미네이터를 이용하여 캐리어(C) 상에 라미네이트 될 수 있다. 다만, 라미네이트 된 감광성 절연층(110)은 단위 기판(10) 형성 단계에서는 후경화 공정을 거치지 않기 때문에, 반경화 상태(B-stage)로 있게 된다.
만약, 감광성 절연층(110)이 완전경화 상태(C-stage)라면, 감광성 절연층(110)의 수지의 흐름(flow) 또는 끈적임(tacky)이 없거나 부족하기 때문에, 단위 기판(10)을 일괄적층 하기 어렵다
감광성 절연층(110)이 반경화 상태(B-stage)에서 일괄적층 되면, 서로 다른 단위 기판(10)의 감광성 절연층(110) 간 밀착력이 향상되므로, 일괄적층에 유리하다.
다음으로, 도 9(c)를 참조하면, 감광성 절연층(110)에 개구부(O)가 형성된다. 감광성 절연층(110)은 선택적으로 노광 및 현상됨으로써, 범프(130)가 형성될 부분에 한하여 개구부(O)가 형성될 수 있다.
감광성 절연층(110)이 노광 과정을 거치더라도 감광성 절연층(110)은 여전히 반경화 상태(B-stage)에 있게 되고, 예를 들어, 완전경화 상태(C-stage) 대비 10~20% 경화도를 가질 수 있다. 한편, 필요에 따라, 감광성 절연층(110)이 별도의 공정을 통하여 50% 경화도를 가지도록 반경화시킬 수 있다. 별도의 반경화 공정은 개구부(O)를 형성하기 위한 포토리소그래피 공정에 사용되는 UV광을 이용하여 이루어질 수 있다. 그러나 이 경우에도, 감광성 절연층(110)은 일괄적층 전까지 완전경화되지 않는다. 즉, 감광성 절연층(110)은 적어도 복수의 단위 기판을 일괄적층 할 때까지 반경화 상태를 유지한다.
다음으로, 도 9(d)를 참조하면, 감광성 절연층(110)의 개구부(O) 내에 범프(130)가 형성된다. 여기서, 범프(130)는, i) 저융점금속, 예를 들어 솔더와 같은 저융점금속을 개구부(O) 내에 도금하거나 ii) 솔더 페이스트와 같은 저융점금속 페이스트(P) 를 개구부(O)에 삽입한 후에 저융점금속 페이스트를 건조함으로써 개구부(O) 내에 형성될 수 있다.
솔더 또는 솔더 페이스트는 주석, 은, 구리 또는 여기서 선택된 금속들의 합금을 주성분으로 할 수 있다. 또한, 본 발명에서 사용되는 솔더 페이스트에는 플럭스(flux)가 포함되지 않을 수 있다.
솔더 페이스트는 상대적으로 높은 온도(ex. 800℃)에서 굳는 소결형과 상대적으로 낮은 온도(ex. 200℃)에서 굳는 경화형이 있다. 본 실시예에 사용되는 솔더 페이스트(P)는 솔더 페이스트(P)의 경화 시 감광성 절연층(110)의 완전경화를 방지하도록 상대적으로 낮은 온도에서 굳는 경화형일 수 있다.
저융점금속 페이스트(P)는 비교적 높은 점성을 가지는 것일 수 있으며, 개구부(O) 내에 삽입되었을 때, 그 형상을 유지할 수 있다. 또한, 저융점금속 페이스트(P)는 저융점금속 입자를 가지며, 이러한 입자에 의하여, 개구부(O)에 삽입된 저융점금속 페이스트(P)의 표면은 울퉁불퉁할 수 있다.
한편, 저융점금속 페이스트(P)는 필요에 따라 열풍 건조를 통하여 건조되고, 그 형상이 더 안정적으로 유지될 수 있다.
이렇게 형성된 범프(130)는 감광성 절연층(110)의 상면에 대해 돌출될 수 있지만, 도 9(d)와 달리 범프(130)의 상면이 감광성 절연층(110)의 상면과 실질적으로 일치할 수 있다.
한편, 도 9(d)에 도시된 바와 같이, 범프(130)의 상면은 평평할 수 있으나, 이에 한정되는 것은 아니고, 범프(130)의 상면은 위로 볼록한 곡면을 가질 수 있다. 또는 범프(130)의 상면 대부분은 평평하면서, 가장자리에만 곡면이 형성될 수 있다.
도 9(e)를 참조하면, 캐리어(C)가 제거된다. 캐리어(C)가 제거되면 단위 기판(10)이 마련된다. 이렇게 형성된 단위 기판(10)의 감광성 절연층(110)은 완전경화 상태(C-stage)가 아닌 반경화 상태(B-stage)이고, 경화도는 10~50%일 수 있다.
도 10a 및 도 10b에는, 도 9에서 사용되는 두 종류의 캐리어(C)가 예시적으로 도시되어 있다. 다만, 도 9에서 사용되는 캐리어(C)가 이러한 종류로 한정되는 것은 아니다.
어떤 종류의 캐리어(C)가 사용되느냐에 따라, 전도성패턴(120)을 형성하는 단계와 캐리어(C)를 제거하는 단계의 구체적 내용이 달라질 수 있다.
먼저, 도 10a를 참조하면, 캐리어(C)는 수지층(C1)의 양면에 두 층의 금속박(C2, C3)이 형성된 것일 수 있다. 수지층(C1)은 프리프레그(PPG)이고, 두 층의 금속박(C2, C3)은 서로 동일한 금속으로 이루어질 수 있다. 예를 들어, 두 층의 금속박(C2, C3)은 각각 제1 구리박 및 제2 구리박일 수 있다. 여기서, 제1 구리박은 프리프레그(PPG)의 양면에 형성되고, 제2 구리박은 제1 구리박 상에 형성될 수 있다. 다만, 금속박(C2, C3)의 종류가 상술한 구리 금속으로 한정되는 것은 아니다.
이하, 금속박(C2, C3)이 구리박인 예를 참조하여 설명하기로 한다.
제1 구리박(C2)과 제2 구리박(C3)은 이형층(adhesive layer, 미도시)에 의하여 접합되어 있다. 이형층은 테이프(tape) 등일 수 있다. 제1 구리박(C2)의 두께는 제2 구리박(C3)의 두께보다 크다. 제1 구리박(C2)은 12um ~ 18um의 두께를 가지고, 제2 구리박(C3)의 두께는 2um 이상 5um 이하일 수 있다.
제1 구리박(C2)과 제2 구리박(C3)의 계면에서 액침투가 발생하는 경우, 서로 분리될 수 있으므로, 각 구리박은 액침투방지처리가 된 것일 수 있다.
전도성패턴(120)은 제2 구리박(C3)을 시드층(seed layer)으로 이용하는 MSAP(Modified Semi-Additive Process) 공법으로 형성될 수 있다. 즉, 전도성패턴(120)은 제2 구리박(C3)을 시드층(seed layer)으로 하여 전해도금법으로 형성된다. 또는, 전도성패턴(120)은 애디티브(additive) 또는 세미-애디티브(Semi-Additive)공법으로 형성될 수도 있다.
전도성패턴(120)이 애디티브(additive), 세미-애디티브(Semi-Additive) 또는 MSAP(Modified Semi-Additive Process) 등의 공법으로 형성되는 경우, 제2 구리박(C3) 상에 드라이 필름(dry film)을 라미네이트하고, 선택적 노광 및 현상을 거쳐 드라이 필름 일부를 제거하고, 제거된 영역에 도금을 함으로써, 전도성패턴(120)이 형성될 수 있다.
캐리어(C)가 제거될 때는 이형층에 의하여 제1 구리박(C2)과 제2 구리박(C3)의 경계가 벌어진다. 그 후에, 제2 구리박(C3)은 에칭 공정으로 별도로 제거된다.
즉, 캐리어(C)가 수지층(C1)와 제1 및 제2 금속박(C2, C3)으로 이루어진 경우, 수지층(C1)과 제1 금속박(C2)이 먼저 제거되고, 그 이후에 에칭과 같은 별도의 공정을 통해 제2 금속박(C3)이 제거된다.
도 10B를 참조하면, 캐리어(C)는 수지 필름(C4)과 접착층(C5)을 포함할 수 있다. 예를 들어, 수지 필름(C4)은 PET 필름일 수 있다.
전도성패턴(120)을 형성하는 공정에서, 접착층(C5)에 의해 수지 필름(C4)에 금속박(F)이 결합된 원자재가 사용되는데, 금속박(F)은 구리박일 수 있고, 구리박은 12um ~ 18um의 두께를 가질 수 있다. 금속박(F)은 접착층(C5) 상에 먼저 형성된다.
구리박(F)은 서브트랙티브(Subtractive), 텐팅(Tenting) 등의 공법에 의하여 전도성패턴(120)이 된다. 서브트랙티브, 텐팅 등의 공법에 의하면, 구리박이 에칭 공정으로 패터닝된다. 서브트랙티브, 텐팅 공법에 의해 전도성패턴(120)을 형성하면, 전도성패턴(120)의 두께 편차가 작아지는 효과가 있다. 특히, 텐팅 공법으로 전도성패턴(120)이 형성되면, 비용이 절감될 수 있다.
한편, 캐리어(C)가 수지 필름(C4)과 접착층(C5)을 포함하는 경우, 감광성 절연층(110)이 접착층(C5)로부터 분리되면, 도 10(e)와 같은 단위 기판(10)이 마련된다.
이하, 복수의 단위 기판을 일괄적층하는 단계에 대해 설명한다.
단위 기판을 일괄적층하는 단계
도 11는 도 8의 복수의 단위 기판을 일괄적층하는 단계를 나타낸 도면이다.
도 11를 참조하면, 복수의 단위 기판을 일괄적층하는 단계는, 복수의 단위 기판(10)을 상하로 배치하고, 제1 금속층(140)을 최상층에 배치하여, 복수의 단위 기판(10) 및 제1 금속층(140)을 일괄적층하는 단계를 포함할 수 있다.
복수의 단위 기판(10)을 일괄적층하는 단계에서, 정렬 마크를 이용하여 각 단위 기판(10)을 정렬하고, V-press 적층기 등을 이용하여 고온압착하여 모든 층을 일괄적으로 접합한다.
일괄적층 시, 온도는 180~200℃도로 설정되고, 프레스 압력은 30~50kg/cm2로 설정될 수 있으나, 이러한 수치로 한정되는 것은 아니며, 일괄적층 온도와 압력은 감광성 절연층(110)의 성분, 저융점금속층(131)의 성분 등에 의해서 다르게 설정될 수 있다. 특히, 일괄적층 시의 온도는 범프(130)의 저융점금속층(131)의 용융점 이상일 수 있다.
일괄적층 시에 저융점금속층(131)은 용융되면서 이웃하는 단위 기판(특히 전도성패턴(120))의 하면에 의한 가압으로 상부가 사방으로 소정의 거리만큼 퍼지게 되고, 이웃하는 단위 기판(특히 전도성패턴(120))을 접합시킬 수 있다. 이 경우, 일괄적층 후에 범프(130)의 저융점금속층(131) 퍼짐에 의하여, 범프(130)의 상부 단면적은 범프(130)의 하부 단면적보다 크게 될 수 있다. 즉, 일괄적층 시의 압력으로 인해 범프(130)의 상부가 반경화 상태(B-stage)인 감광성 절연층(110)으로 퍼지므로, 일괄적층 후의 범프(130)는 상부 단면적이 하부 단면적보다 클 수 있다.
또한, 반경화 상태에 있던 감광성 절연층(110)들은, 일괄적층 후에 완전 경화 상태가 된다. 또한, 범프(130)도 완전 경화된다.
제1 금속층(140)은 제1 금속패턴(141)의 모체가 되며, 단위 기판(10)과 제1 금속층(140)을 일괄적층한 후에, 제1 금속층(140)은 패터닝되어 제1 금속패턴(141)이 된다. 이 경우, 제1 금속패턴(141)은 복수의 범프(130) 중 최상층에 형성된 범프(130) 상에 형성될 수 있고, 복수의 감광성 절연층(110) 중 최상층에 형성된 감광성 절연층(110)에 대해 돌출될 수 있다.
제2 실시예
도 12는 본 발명의 제2 실시예에 따른 다층기판 제조방법을 나타낸 순서도이고, 도 13은 도 12의 단위 기판을 형성하는 단계를 나타낸 도면이다.
도 12를 참조하면, 본 발명의 제2 실시예에 따른 다층기판 제조방법은, 복수의 단위 기판을 형성하는 단계(S210)와 복수의 단위 기판을 일괄적층하는 단계를 포함하고, 복수의 단위 기판을 일괄적층하는 단계는, 복수의 단위 기판과 제1 금속층을 일괄적층하는 단계(S220)를 포함한다. 또한, 본 발명의 제2 실시예에 따른 다층기판 제조방법은, 제1 금속층을 패터닝하여 제1 금속패턴을 형성하는 단계(S230)를 더 포함할 수 있다.
복수의 단위 기판을 형성하는 단계(S210)는, 캐리어의 제2 금속박을 패터닝하여 전도성패턴을 형성하는 단계(S211), 캐리어 상에 감광성 절연층을 적층하는 단계(S212), 전도성패턴 상에 범프를 형성하는 단계(S213), 감광성 절연층 상에 지지층을 적층하는 단계(S214), 캐리어의 수지층을 제거하는 단계(S215) 및 캐리어의 제1 금속박 및 지지층을 제거하는 단계(S216)를 포함할 수 있다.
여기서, 전도성패턴 상에 범프를 형성하는 단계(S213)는, 감광성 절연층에 개구부를 형성하는 단계(S213-1), 개구부 내에 고융점금속층을 형성하는 단계(S213-2) 및 고융점금속층 상에 저융점금속층을 형성하는 단계(S213-3)를 포함할 수 있다.
상술한 제1 실시예와 비교할 때, 본 실시예에 따른 다층기판 제조방법은 복수의 단위 기판을 형성하는 단계에서만 차이가 있기 때문에, S210 단계에 대해서만 설명하기로 하며, S220 및 S230 단계에 대한 설명은 상술한 바와 동일하므로 생략하기로 한다.
복수의 단위 기판을 형성하는 단계
도 13(a)를 참조하면, 캐리어(C)가 마련된다. 여기서 캐리어(C)는 수지층(C6), 제1 금속박(C7) 및 제2 금속박(C8)을 포함할 수 있다. 제1 금속박(C7)과 제2 금속박(C8)은 서로 다른 종류의 금속으로 이루어진다. 예를 들어, 제1 금속박(C7)은 니켈(Ni)박이고, 제2 금속박(C8)은 구리(Cu)박일 수 있다.
제2 금속박(C8) 은 전도성패턴(120)의 모체가 되며, 약 12um의 두께를 가질 수 있다. 제1 금속박(C7)의 두께는 제2 금속박(C8)의 두께보다 작을 수 있다.
캐리어(C)의 제1 금속박(C7)과 제2 금속박(C8)은 수지층(C6)의 양면에 모두 형성될 수 있다.
다음으로 도 13(b)를 참조하면, 제2 금속박(C8)으로부터 전도성패턴(120)이 형성된다. 즉, 전도성패턴(120)은 제2 금속박(C8)이 패터닝되어 형성되며, 패터닝은 하프 에칭(half etching)과 같은 에칭 공정일 수 있다. 이 경우, 전도성패턴(120)은 원가 절감을 위하여 서브트랙티브(subtractive), 텐팅(Tenting) 등의 공법으로 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다.
전도성패턴(120)이 서브트랙티브(subtractive), 텐팅(Tenting) 등의 공법으로 형성되는 경우, 제2 금속박(C8)은 제1 금속박(C7)의 전면(全面)에 걸쳐 형성되며, 전도성패턴(120)이 될 영역 외의 영역에 대해 제2 금속박(C8)에 에칭이 실시된다.
여기서, 에칭이 실시되기 전에 제2 금속박(C8) 상에는 패터닝된 에칭 레지스트가 형성될 수 있다. 패터닝된 에칭 레지스트는, 감광성인 에칭 레지스트를 제2 금속박(C8)의 전면(全面)에 형성한 후 선택적 노광 및 현상을 통해 형성될 수 있다. 패터닝된 에칭 레지스트는 제2 금속박(C8) 중 전도성패턴(120)이 형성될 영역을 제외한 제2 금속박(C8)의 나머지 영역을 외부로 노출시킨다. 제2 금속박(C8)은 제2 금속박(C8) 상에 패터닝된 에칭레지스트가 형성된 상태에서 에칭액과 접촉되며, 여기서 사용되는 에칭액은 제2 금속박(C8)에 대해 선택적으로 반응하는 물질이다. 전도성패턴(120)이 형성된 이후에, 패터닝된 에칭 레지스트는 제거된다.
전도성패턴(120)의 전신(前身)인 제2 금속박(C8)은 약 12um~18um의 두께를 가질 수 있다. 두께가 약 12um인 제2 금속박(C8)으로부터 패터닝되어 형성된 전도성패턴(120)의 폭은 약 20um, 패턴 간 간격(space)은 약 20um 일 수 있다.
제1 금속박(C7)과 제2 금속박(C8)은 수지층(C6)의 양면에 형성될 수 있으므로, 전도성패턴(120)은 수지층(C6)의 상부 및 하부에 모두 형성될 수 있다. 즉, 도 13(b)에서는 편의를 위하여 수지층(C6)의 상부 측만을 도시하였으며, 이러한 도면이 전도성패턴(120)의 양면 형성을 배제하는 것은 아니다.
다음으로 도 13(c)를 참조하면, 캐리어(C)의 제2 금속박(C8)으로부터 전도성패턴(120)이 형성된 후에 캐리어(C) 상에 감광성 절연층(110)이 형성된다. 감광성 절연층(110)은 광경화성 수지를 포함할 수 있다. 또한, 이러한 수지 내에는 무기필러가 함유되어, 감광성 절연층(110)의 강성을 제어할 수 있다.
다음으로 도 13(d)를 참조하면, 감광성 절연층(110)에 개구부(O)가 형성된다. 감광성 절연층(110)은 선택적 노광 및 현상되는데, 이로 인해 개구부(O)는 감광성 절연층(110) 중 범프(130)가 형성될 부분에 형성될 수 있다.
다음으로, 도 13(e) 및 도 13(f)를 참조하면, 감광성 절연층(110)의 개구부(O) 내에 범프(130)가 형성된다. 제1 실시예에 따른 다층기판 제조방법으로 형성되는 범프(도 9의 130)과 달리, 본 실시예에 따른 다층기판 제조방법으로 형성되는 범프(130)는 전도성패턴(120) 상에 형성된 고융점금속층(132)과 고융점금속층(132) 상에 형성된 저융점금속층(131)을 포함한다.
도 13(e)를 참조하면, 개구부(O) 내에 고융점금속층(132)이 형성된다. 고융점금속층(132)은 구리로 이루어질 수 있다. 고융점금속층(132)은 전해도금법으로 형성될 수 있다. 고융점금속층(132)을 전해도금으로 형성함에 있어, 전도성패턴(120)은 시드층으로 이용될 수 있다.
도 13(e)에는 고융점금속층(132) 상면의 높이가 감광성 절연층(110) 상면의 높이보다 낮게 도시되어 있으나, 고융점금속층(132) 상면의 높이는 도면에 의해 한정되는 것은 아니다.
도 13(f)를 참조하면, 고융점금속층(132) 상에 저융점금속층(131)이 형성된다.
저융점금속층(131)은 개구부(O) 내에 솔더와 같은 저융점금속을 도금하거나, 솔더 페이스트와 같은 저융점금속 페이스트(P)를 도포하고 건조하여 형성될 수 있다. 저융점금속층(131)의 두께는 고융점금속층(132)의 두께보다 작을 수 있다. 고융점금속층(132)의 표면은 상대적으로 매끈하고, 저융점금속 페이스트(P) 도포로 형성된 저융점금속층(131)의 표면은 상대적으로 울퉁불퉁할 수 있다.
솔더 또는 솔더 페이스트는 주석, 은, 구리 또는 여기서 선택된 금속들의 합금을 주성분으로 할 수 있다. 또한, 본 실시예에 사용되는 솔더 페이스트에는 플럭스(flux)가 포함되지 않을 수 있다.
저융점금속층(131)은 감광성 절연층(110)에 대해 돌출될 수 있다. 저융점금속층(131)이 감광성 절연층(110)에 대해 돌출된 높이는 3um 이하일 수 있다.
한편, 저융점금속층(131)의 상면은 감광성 절연층(110)의 상면과 동일하게 형성될 수 있다. 즉, 고융점금속층(132)은 개구부(O) 높이보다 작은 높이로 형성되고, 개구부(O)의 나머지를 저융점금속층(131)이 차지할 수 있다.
저융점금속 페이스트(P)는 필요에 따라 열풍 등으로 건조되며, 건조된 저융점금속 페이스트(P)가 저융점금속층(131)이 될 수 있다. 건조가 필요 없다면, 저융점금속 페이스트(P)가 곧 저융점금속층(131)이 된다.
다음으로, 도 13(g)를 참조하면, 감광성 절연층(110) 상에 지지층(B)이 적층된다. 지지층(B)은 감광성 절연층(110)을 지지하는 역할을 하고, 범프(130)를 보호하는 역할을 할 수 있다. 지지층(B)의 높이는 돌출된 범프(130)의 상면을 커버할 수 있을 정도일 수 있다. 다만, 당업자의 필요에 따라서는 지지층(B)이 범프(130)의 측면만 커버하고, 범프(130)의 상면은 커버하지 않을 수 있다. 이러한 지지층(B)은 필름 상의 수지일 수 있다.
다음으로, 도 13(h)를 참조하면, 캐리어(C)의 일부, 즉, 수지층(C6)이 제거된다. 제1 금속박(C7)과 수지층(C6)이 잘 분리될 수 있도록, 그 사이에 이형층 등이 개재될 수 있다. 도 13(h) 공정의 결과, 감광성 절연층(110)의 양면에 지지층(B)과 제1 금속박(C7)이 각각 적층된 기판이 남는다.
만약, 지지층(B)이 없다면, 수지층(C6)이 제1 금속박(C7)으로부터 분리될 때, 절연층(110)이 과도하게 휘어질 수 있다.
다음으로, 도 13(i)를 참조하면, 지지층(B)과 제1 금속박(C7)이 제거된다. 제1 금속박(C7)이 먼저 제거된 후 지지층(B)이 제거될 수 있지만, 그 순서로 제한되는 것은 아니며 서로 바뀔 수도 있다.
지지층(B)은 박리액을 이용하여 화학적으로 제거되거나 물리적으로 제거될 수 있다. 또한, 제1 금속박(C7)은 에칭으로 제거될 수 있다. 도 13(g)에 도시된 공정의 결과, 단위 기판(10)이 마련될 수 있다.
여기서, 제2 금속박(C8)을 에칭하는 에칭액은 제1 금속박(C7)을 에칭하는 에칭액과 다를 수 있다. 또한, 제1 금속박(C7)과 제2 금속박(C8)이 서로 다른 에칭액에 대해 반응하는 서로 다른 금속이기 때문에, 제2 금속박(C8)이 에칭될 때는 제1 금속박(C7)이 손상되지 않고, 제1 금속박(C7)이 에칭될 때는 전도성패턴(120)이 손상되지 않는다.
제3 실시예
도 14는 본 발명의 제3 실시예에 따른 다층기판 제조방법을 나타낸 순서도이다.
도 14를 참조하면, 본 발명의 제3 실시예에 따른 다층기판 제조방법은, 복수의 단위 기판을 형성하는 단계(S310)와 복수의 단위 기판을 일괄적층하는 단계를 포함하고, 복수의 단위 기판을 일괄적층하는 단계는, 복수의 단위 기판과 제1 금속층을 일괄적층하는 단계(S320)를 포함한다. 또한, 본 발명의 제2 실시예에 따른 다층기판 제조방법은, 제1 금속층을 패터닝하여 제1 금속패턴을 형성하는 단계(S330)를 더 포함할 수 있다.
복수의 단위 기판을 형성하는 단계(S310)는, 캐리어 상에 전도성패턴을 형성하는 단계(S311), 전도성패턴 상에 범프 형성하는 단계(S312), 범프가 노출되도록 캐리어 상에 감광성 절연층을 적층하는 단계(S313) 및 캐리어를 제거하는 단계(S314)를 포함할 수 있다.
또한, 전도성패턴 상에 범프 형성하는 단계(S312)는, 전도성패턴 상에 홀이 구비된 마스크를 형성하는 단계(S312-1), 홀 내에 저융점금속층을 형성하는 단계(S312-2), 마크스를 제거하는 단계(S312-3)를 포함할 수 있다.
상술한 제1 실시예와 비교할 때, 본 실시예에 따른 다층기판 제조방법은 복수의 단위 기판을 형성하는 단계(S310)에서만 차이가 있기 때문에, S310 단계에 대해서만 설명하기로 하며, S320 및 S330 단계에 대한 설명은 상술한 바와 동일하므로 생략하기로 한다.
도 15는 도 14의 단위 기판을 형성하는 단계를 나타낸 도면이다.
앞서 설명한 본 발명의 제1 및 제2 실시예에 따른 다층기판 제조방법과 달리, 본 실시예에 따른 다층기판 제조방법에서는 범프(130)가 감광성 절연층(110)보다 먼저 형성된다.
도 15(a)를 참조하면, 상술한 캐리어(C) 상에 전도성패턴(120)이 형성된다. 도 15(a)에는 도 10a 및 도 10b에서 설명한 캐리어가 도시되어 있지만, 도 11 및 도 12에서 설명한 캐리어도 적용될 수 있다.
전도성패턴(120)은 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi-Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다.다음으로, 도 15(b)를 참조하면, 전도성패턴(120) 상에 홀(H)을 구비한 마스크(M)를 배치하고, 홀(H) 내부에 솔더 페이스트와 같은 저융점금속 페이스트(P)가 삽입될 수 있다.
마스크(M)의 홀(H)은 범프(130)가 형성될 위치에 대응하여 미리 형성될 수 있다. 마스크(M)는 금속 재질로 이루어질 수 있다.
전도성패턴(120) 상에 마스크(M)가 배치된 후에, 저융점금속 페이스트(P)는 스퀴징(squeezing)으로 홀(H) 내부로 유입된다.
다음으로, 도 15(c)를 참조하면, 마스크(M)가 제거된다. 저융점금속 페이스트(P)는 비교적 높은 점성을 가질 수 있으며, 마스크(M)가 제거되더라도, 범프(130)는 전도성패턴(120) 상에서 그 형상을 유지할 수 있다. 또한, 저융점금속 페이스트(P)는 건조 단계를 거쳐 굳어짐으로써 그 형상이 더 유지될 수 있다.
한편, 저융점금속 페이스트(P)로 사용되는 솔더 페이스트는 주석, 은, 구리 또는 이 중에서 선택된 금속의 합금일 수 있고, 솔더 페이스트로 형성된 범프(130)의 표면은 울퉁불퉁할 수 있다.
다음으로, 도 15(d)를 참조하면, 캐리어(C) 상에 감광성 절연층(110)이 적층되며, 감광성 절연층(110)에 대해 범프(130)가 노출되고, 범프(130)의 상면은 감광성 절연층(110)의 상면보다 돌출될 수 있다.
이 때, 캐리어(C) 상에 적층되는 감광성 절연층(110)은 범프(130)의 위치에 대응되는 영역에 개구가 미리 형성된 것일 수 있으나, 범프(130)의 강성이 충분한 경우에는 개구 가공을 하지 않은 감광성 절연층을 적층하더라도 범프(130)의 상면이 감광성 절연층(110)의 상면으로 돌출될 수 있다.
도 15(a) 내지 도 15(d)의 공정을 거친 후에 캐리어(C)가 제거되면 단위 기판의 마련된다. 한편, 앞서 설명한 바와 같이, 캐리어(C)를 제거 하기 전에 감광성 절연층(110) 상에 지지층을 형성할 수 있다. 지지층은 캐리어(C)가 분리된 후 단위 기판으로부터 제거될 수 있다.
이러한 단위 기판이 복수로 마련되며, 복수의 단위 기판과 제1 금속층(140)은 서로 일괄적층되고, 복수의 단위 기판과 제1 금속층(140)이 함께 일괄적층된 후에 제1 금속층(140)이 패터닝되어 제1 금속패턴(141)이 형성될 수 있다.
제4 실시예
도 16은 본 발명의 제4 실시예에 따른 다층기판 제조방법을 나타낸 순서도이다.
도 16을 참조하면, 본 발명의 제4 실시예에 따른 다층기판 제조방법은, 복수의 단위 기판을 형성하는 단계(S410)와 복수의 단위 기판을 일괄적층하는 단계를 포함하고, 복수의 단위 기판을 일괄적층하는 단계는, 복수의 단위 기판과 제1 금속층을 일괄적층하는 단계(S420)를 포함한다. 또한, 본 발명의 제4 실시예에 따른 다층기판 제조방법은, 제1 금속층을 패터닝하여 제1 금속패턴을 형성하는 단계(S430)를 더 포함할 수 있다.
복수의 단위 기판을 형성하는 단계(S410)는, 캐리어 상에 전도성패턴을 형성하는 단계(S411), 전도성패턴 상에 범프를 형성하는 단계(S412), 범프가 노출되도록 캐리어 상에 감광성 절연층을 적층하는 단계(S413) 및 캐리어를 제거하는 단계(S414)를 포함할 수 있다.
여기서, 전도성패턴 상에 범프를 형성하는 단계(S412)는, 전도성패턴 상에 포토 레지스트를 형성하는 단계(S412-1), 포토 레지스트에 개구영역을 형성하는 단계(S412-2), 개구영역 내에 저융점금속층을 형성하는 단계(S412-3), 포토 레지스트를 제거하는 단계(S412-4)를 포함할 수 있다.
이하, 복수의 단위 기판을 형성하는 단계(S410)에 대하여 설명한다.
도 17은 도 16에서 단위 기판을 형성하는 단계를 나타낸 도면이다.
도 17(a)를 참조하면, 캐리어(C) 상에 전도성패턴(120)이 형성된다. 도 17(a)에는 도 10a 및 도 10b에서 설명한 캐리어가 도시되어 있지만, 도 11 및 도 12에서 설명한 캐리어도 적용될 수 있다.
전도성패턴(120)은 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi-Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다.
제1 및 제2 실시예에서는 범프(130)보다 감광성 절연층(110)이 먼저 형성된 반면, 도 17(b), 17(c)를 참조하면, 제4 실시예에서는, 범프(130)가 감광성 절연층(110)보다 먼저 형성된다. 또한, 제4 실시예에서는 포토 리소그래피 공법이 사용된다.
도 17(b)를 참조하면, 캐리어(C) 상에 포토 레지스트(R)를 적층하고, 포토 레지스트(R)에, 범프(130) 위치에 대응되는 개구영역(O')을 형성한다. 포토 레지스트(R)는 드라이 필름일 수 있다.
여기서, 포토 레지스트(R)는 감광성이므로 포토 리소그래피 공법이 사용될 수 있고, 노광 및 현상 공정으로 개구영역(O')만이 선택적으로 제거될 수 있다.
도 17(c)를 참조하면, 개구영역(O')에 저융점금속 페이스트(P)가 삽입되고, 저융점금속 페이스트(P)가 건조되어 저융점금속층(131)이 된다.
도 17(d)를 참조하면, 포토 레지스트(R)가 제거된다. 포토 레지스트(R)는 박리 등의 방법으로 제거될 수 있다. 이 경우, 박리액에 의하여 단위 기판의 다른 부분은 훼손되지 않고 포토 레지스트(R)만 제거될 수 있다.
포토 레지스트(R)가 제거되더라도, 저융점금속 페이스트(P)는 점성을 가지기 때문에, 그 형상이 유지될 수 있다.
도 17(e)를 참조하면, 캐리어(C) 상에 감광성 절연층(110)이 적층되며, 감광성 절연층(110)에 대해 범프(130)가 노출되고, 범프(130)의 상면은 감광성 절연층(110)의 상면보다 돌출될 수 있다.
도 17(a) 내지 도 17(e)의 공정 후에 캐리어(C)가 제거되면 단위 기판의 마련된다. 이러한 단위 기판이 복수로 마련되며, 복수의 단위 기판과 제1 금속층(140)은 서로 일괄적층되고, 복수의 단위 기판과 제1 금속층(140)이 함께 일괄적층된 후에 제1 금속층(140)이 패터닝되어 제1 금속패턴(141)이 형성될 수 있다.
이러한 일괄적층 과정은 도 11을 참고하여 설명한 바와 동일하므로 생략하기로 한다.
제5 실시예
도 18은 본 발명의 제5 실시예에 따른 다층기판 제조방법을 나타낸 순서도이다.
도 18을 참조하면, 본 발명의 제5 실시예에 따른 다층기판 제조방법은, 복수의 단위 기판을 형성하는 단계(S510), 복수의 단위 기판을 일괄적층하는 단계를 포함하고, 복수의 단위 기판을 일괄적층하는 단계는 복수의 단위 기판 및 제1 금속층을 일괄적층하는 단계(S520)를 포함한다. 또한, 본 발명의 제5 실시예에 따른 다층기판 제조방법은, 제1 금속층을 패터닝하여 제1 금속패턴을 형성하는 단계(S530)를 더 포함할 수 있다.
여기서, 복수의 단위 기판을 형성하는 단계(S510)는 캐리어 상에 전도성패턴을 형성하는 단계(S511), 캐리어 상에 감광성 절연층을 적층하는 단계(S512), 전도성패턴 상에 범프를 형성하는 단계(S513), 감광성 절연층 상에 지지층을 적층하는 단계(S514), 캐리어를 제거하는 단계(S515)를 포함할 수 있다.
범프(130)는 저융점금속층(131) 뿐만 아니라 저융점금속층(131)의 용융점보다 고융점인 금속으로 이루어진 고융점금속층(132)을 포함하고, 전도성패턴 상에 범프를 형성하는 단계(S413)는, 감광성 절연층에 개구부를 형성하는 단계(S513-1), 개구부 내에 고융점금속층을 형성하는 단계(S513-2), 고융점금속층 상에 저융점금속층을 형성하는 단계(S513-3)를 포함할 수 있다.
이 경우, 복수의 단위 기판을 형성하는 단계(S510)는 지지층을 제거하는 단계(S516)를 더 포함할 수 있다.
이하, 복수의 단위 기판을 형성하는 단계(S510)에 대해 설명한다.
도 19는 도 18에서 단위 기판을 형성하는 단계를 나타낸 도면이다.
도 19(a) 참조하면, 캐리어(C) 상에 전도성패턴(120)이 형성된다. 도 19(a)에는 도 10a 및 도 10b에서 설명한 캐리어가 도시되어 있지만, 도 11 및 도 12에서 설명한 캐리어도 적용될 수 있다.
전도성패턴(120)은 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi-Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다.
다음으로, 도 17(b)를 참조하면 캐리어(C) 상에 전도성패턴(120)이 형성된 후에 감광성 절연층(110)이 형성된다. 감광성 절연층(110)은 광경화성 수지를 포함할 수 있다. 또한, 이러한 수지 내에는 무기필러가 함유되어, 감광성 절연층(110)의 강성을 제어할 수 있다.
감광성 절연층(110)은 전도성패턴(120)을 모두 커버한다. 감광성 절연층(110)은 진공 라미네이터를 이용하여 캐리어(C) 상에 라미네이트 될 수 있다. 다만, 라미네이트 된 감광성 절연층(110)은 단위 기판(10) 형성 단계에서는 후경화 공정을 거치지 않기 때문에, 반경화 상태로 있게 된다.
다음으로, 도 19(c)를 참조하면 감광성 절연층(110)에 개구부(O)가 형성된다. 감광성 절연층(110)은 감광성이므로 별도의 포토 레지스트 없이 노광 및 현상 공정을 진행하여 감광성 절연층(110)에 개구부(O)를 형성할 수 있다. 감광성 절연층(110)은 선택적으로 노광 및 현상됨으로써, 범프(130)가 형성될 부분에 한하여 개구부(O)가 형성될 수 있다.
다음으로, 도 19(d)를 참조하면 개구부(O) 내에 고융점금속층(132)이 형성되고, 고융점금속층(132)은 구리층일 수 있다. 고융점금속층(132)의 용융점은 저융점금속층의 용융점보다 클 수 있다. 즉, 고융점금속층(132)이 구리층이고 저융점금속층(131)은 구리보다 용융점이 낮은 금속으로 이루어진 솔더층일 수 있다.
고융점금속층(132)은 전도성패턴(120)을 시드층으로 하여 전해도금법으로 형성될 수도 있고, 별도의 무전해도금 시드층이 먼저 형성되고, 그 위에 전해도금층이 형성될 수 있다.
도 19(d)에는 고융점금속층(132) 상면의 높이가 감광성 절연층(110) 상면의 높이보다 낮게 도시되어 있으나, 고융점금속층(132) 상면이 감광성 절연층(110) 상면과 동일하게 형성될 수 있다. 즉, 고융점금속층(132) 상면의 높이는 도면에 의해 한정되는 것은 아니다.
다음으로, 도 19(e)를 참조하면 고융점금속층(132) 상에 저융점금속, 예를 들어 솔더 금속이 개구부(O) 내에 도금되거나 저융점금속 페이스트(P), 예를 들어 솔더 페이스트를 도포되고 건조 후 저융점금속층(131)이 마련된다. 저융점금속층(131)의 두께는 고융점금속층(132)의 두께보다 작을 수 있다. 고융점금속층(132)의 표면은 상대적으로 매끈하고, 저융점금속 페이스트(P) 도포로 형성된 저융점금속층(131)의 표면은 상대적으로 울퉁불퉁할 수 있다.
저융점금속층(131)은 감광성 절연층(110)에 대해 돌출될 수 있다. 저융점금속층(131)이 감광성 절연층(110)에 대해 돌출된 높이는 3um 이하일 수 있다.
한편, 저융점금속층(131)의 상면은 감광성 절연층(110)의 상면과 동일하게 형성될 수 있다. 즉, 고융점금속층(132)은 개구부(O) 높이보다 작은 높이로 형성되고, 개구부(O)의 나머지를 저융점금속층(131)이 차지할 수 있다.
저융점금속 페이스트(P)는 필요에 따라 열풍 등으로 건조되며, 건조된 저융점금속 페이스트(P)가 저융점금속층(131)이 될 수 있다. 건조가 필요 없다면, 저융점금속 페이스트(P)가 곧 저융점금속층(131)이 된다.
이렇게 형성된 고융점금속층(132)과 저융점금속층(131)은 함께 범프(130)를 구성한다.
다음으로, 도 19(f)를 참조하면 감광성 절연층(110) 상에 지지층(B)이 형성된다. 지지층(B)은 저융점금속층(131)을 완전히 커버할 수 있다. 감광성 절연층(110)이 20~60um의 두께를 가지고, 지지층(B)은 100um 이상의 두께를 가질 수 있다. 즉, 지지층(B)은 감광성 절연층(110)보다 큰 두께를 가짐으로써, 지지층(B)은 감광성 절연층(110)을 지지할 수 있다. 이러한 지지층(B)은 PET 재질일 수 있다. 한편, 지지층(B)은 백 마스크(back mask)라고 불리기도 한다.
지지층(B)은 복수로 형성될 수 있다. 이 경우, 지지층(B)은 비점착층과 점착층으로 이루어질 수 있다. 비점착층은 저융점금속층(131)과 직접 접촉되며, 점착층은 비점착층과 접촉될뿐 저융점금속층(131)과는 접촉되지 않는다. 한편, 점착층은 비점착층의 측면까지 커버하여, 점착층의 하면은 감광성 절연층(110)과 접착된다. 점착층은 비점착층과 저융점금속층(131)을 내부에 가두면서 감광성 절연층(110)과 접착된다.
다음으로, 도 19(g)를 참조하면, 캐리어(C)가 제거된다. 본 단계에서, 캐리어(C)가 도 10a와 같이, 수지층(C1) 그리고 서로 동일한 제1 및 제2 금속박(C2, C3)으로 이루어진 경우, 상술한 바와 같이, 수지층(C1)과 제1 금속박(C2)이 먼저 제거되고, 그 이후에 에칭과 같은 별도의 공정을 통해 제2 금속박(C3)이 제거된다.
한편, 캐리어(C)가 도 10B와 같이, 수지층(C4)과 접착층(C5)으로 이루어지는 경우, 접착층(C5)을 매개로 수지층(C4)이 단위 기판으로부터 제거될 수 있다.
도 19(g) 단계에서 지지층(B)은 잔류한다. 즉, 캐리어(C)가 제거되더라도 지지층(B)이 감광성 절연층(110)을 지지하기 때문에, 감광성 절연층(110)은 보호될 수 있다.
다음으로, 도 19(h)를 참조하면 지지층(B)이 제거된다. 지지층(B)이 점착층과 비점착층의 두 층으로 이루어진 경우에, 점착층과 감광성 절연층(110)이 접촉되는 영역을 잘라내면, 감광성 절연층(110)과 비점착층은 서로 자동으로 분리될 수 있다.
도 19(a) 내지 도 19(h)를 거쳐 단위 기판의 마련된다. 이러한 단위 기판이 복수로 마련되며, 복수의 단위 기판과 제1 금속층(140)은 서로 일괄적층되고, 복수의 단위 기판과 제1 금속층(140)이 함께 일괄적층된 후에 제1 금속층(140)이 패터닝되어 제1 금속패턴(141)이 형성될 수 있다.
이러한 일괄적층 과정은 도 11을 참고하여 설명한 바와 동일하므로 생략하기로 한다.
제6 실시예
도 20은 본 발명의 제6 실시예에 따른 다층기판 제조방법을 나타낸 순서도이다.
도 20을 참조하면, 본 발명의 제6 실시예에 따른 다층기판 제조방법은, 일반 단위 기판과 메탈 단위 기판을 형성하는 단계(S610)와 복수의 단위 기판을 일괄적층하는 단계를 포함하고, 복수의 단위 기판을 일괄적층하는 단계는 일반 단위 기판, 메탈 단위 기판 및 제1 금속층을 일괄적층하는 단계(S620)를 포함한다. 또한, 본 발명의 제6 실시예에 따른 다층기판 제조방법은 제1 금속층을 패터닝하여 제1 금속패턴을 형성하는 단계(S630)를 더 포함할 수 있다.
일반 단위 기판과 메탈 단위 기판을 형성하는 단계(S610)는, 일반 단위 기판을 형성하는 단계(S610A)와 메탈 단위 기판을 형성하는 단계(S610B)를 포함한다.
여기서, 일반 단위 기판을 형성하는 단계(S610A)는 본 발명의 제1 실시예에 따른 다층기판의 제조방법에서 설명한 복수의 단위 기판을 형성하는 단계(S110)에 대응될 수 있다. 또한, 본 실시예의 일반 단위 기판을 형성하는 단계(S610A)로 제조되는 일반 단위 기판은 본 발명의 제2 실시예 내지 제5 실시예에 따른 다층기판의 제조방법에서 설명한 단위 기판(10)에 대응될 수 있으므로, 본 실시예에 따른 일반 단위 기판을 형성하는 단계(S610A)는 본 발명의 제2 실시예 내지 제5 실시예에 따른 다층기판 제조방법에서 설명한 복수의 단위 기판을 형성하는 단계 중 어느 것이라도 적용될 수 있다.
본 실시예의 제1 금속패턴을 형성하는 단계(S630)은 본 발명의 제1 실시예 내지 제5 실시예에 따른 다층기판 제조방법에서 설명한 제1 금속을 형성하는 단계에 대응된다.
또한, 일반 단위 기판, 메탈 단위 기판 및 제1 금속층을 일괄적층하는 단계(S620)는, 본 발명의 제1 실시예 내지 제5 실시예에 따른 다층기판 제조방법의 복수의 일반 단위 기판과 제1 금속층을 일괄적층하는 단계(S120, S220, S320, S420, S520)와 비교할 때 메탈 단위 기판(20)이 함께 적층된다는 것을 제외하고 실질적으로 동일하다.
상술한 이유로 이하에서는 메탈 단위 기판을 형성하는 단계(S610B)를 중심으로 본 실시예에 따른 다층기판의 제조방법을 설명한다.
메탈 단위 기판을 형성하는 단계(S610B)는 제2 캐리어 상에 제2 전도성패턴을 형성하는 단계(S611B), 제2 캐리어 상에 감광성 절연층을 적층하는 단계(S612B), 제2 전도성패턴 상에 제2 범프를 형성하는 단계(S613B) 및 제2 캐리어를 제거하는 단계(S614B)를 포함할 수 있다.
제2 전도성패턴 상에 제2 범프를 형성하는 단계(S613B)는 제2 감광성 절연층에 개구부를 형성하는 단계(S613B-1)와 개구부 내에 저융점금속층을 형성하는 단계(S613B-2)를 포함할 수 있다.
도 21은 도 20의 메탈 단위 기판을 형성하는 단계를 나타낸 도면이다.
도 21(a)와 도 21(b)를 참조하면, 제2 캐리어(C) 상에 제2 전도성패턴(220)을 형성한다.
도 21(a)에 도시된 바와 같이, 메탈 단위 기판(20)을 제조하기 위한 원자재는 제2 캐리어(C)의 양면에 복합 금속판(220A)이 적층된 형태로 이루어진다. 복합 금속판(220A)은 제1 금속박(221A), 제2 금속박(222A) 및 제3 금속박(223A)이 순차 적층된 형태를 가진다.
복합 금속판(220A), 제1 금속박(221A), 제2 금속박(222A) 및 제3 금속박(223A) 각각은 제2 전도성패턴(220), 제1 전도층(221), 제2 전도층(222) 및 제3 전도층(223)의 모체가 된다.
본 실시예의 경우, 복합 금속판(220A)은 인바(invar)층의 양면에 구리층이 각각 형성된 복합 금속판을 이용한다. 즉, 본 실시예에서 제1 금속박(221A)과 제3 금속박(223A)은 구리로 이루어지고, 제2 금속박(222A)은 인바(invar)로 이루어진다.
도 21(b)에 도시된 바와 같이, 복합 금속판(220A)은 선택적으로 에칭되어 제2 전도성패턴(220)이 된다. 여기서, 선택적 에칭은 복합 금속판(220A) 중 전도성패턴(220) 간의 전기적 개방(open)이 필요한 영역에만 수행될 수 있다. 전도성패턴(220)은 본 발명에 따른 다층 기판에 강성을 부여하는 구성이므로, 메탈 단위 기판(20)의 대부분의 영역에 형성될 수 있다.
복합 금속판(220A)를 선택적으로 에칭하는 것은 통상의 서브트랙티브 공법 또는 텐팅 공법에 의할 수 있다. 즉, 복합 금속판(220A) 상에 패터닝된 에칭 레지스트를 형성한 후 패터닝된 에칭 레지스트의 개구영역을 통해 복합 금속판(220A)의 일부를 에칭하고 패터닝된 에칭 레지스트를 제거함으로써 복합 금속판(220A) 중 에칭되지 않는 영역이 제2 전도성패턴(220)이 된다.
복합 금속판(220A)을 선택적으로 에칭함에 있어 에칭 공정은 3회에 걸쳐 순차적으로 수행될 수도 있고, 1회의 에칭 공정으로 진행될 수도 있다. 후자의 경우, 제1 금속박 내지 제3 금속박(221A, 222A, 223A)을 구성하는 금속 모두에 반응하는 에칭액을 이용해 복합 금속판(220A)을 선택적으로 에칭한다.
전자의 경우는, 에칭 공정은, 제3 금속박(223A) 중 일부 영역을 에칭하는 제1 에칭 공정, 제2 금속박(222A) 중 일부 영역을 에칭하는 제2 에칭 공정 및 제1 금속박(221A) 중 일부 영역을 에칭하는 제3 에칭 공정으로 나뉘어 순차적으로 수행될 수 있다. 이 경우, 제1 에칭 공정의 에칭액은 제3 금속박(223A)을 구성하는 구리와 반응하고 제2 금속박(222A)을 구성하는 인바(invar)와는 반응하지 않을 수 있다. 마찬가지로, 제2 에칭 공정의 에칭액은 인바(invar)와 반응하고 제1 금속박(221A)을 구성하는 구리와는 반응하지 않을 수 있다.
한편, 도 21(b)에는 전도성패턴(220)의 측면이 캐리어(C)의 상면과 수직을 이루고 있음을 도시하고 있으나, 이는 도면 도시의 편의를 위한 것에 불과하다. 예로써, 전도성패턴(220)이 이방성 에칭으로 형성된다고 하더라도 공정 오차 등으로 전도성패턴(220)의 측면은 캐리어(C)의 상면과 수직을 이루지 않을 수 있다. 나아가, 전도성패턴(220)이 등방성 에칭으로 형성되는 경우에도 전도성패턴(220)의 측면은 캐리어(C)의 상면과 수직을 이루지 않는다.
다음으로, 도 21(c) 내지 도 21(f)에 도시된 바와 같이, 제2 감광성 절연층(210)이 제2 캐리어(C) 상에 적층하고, 개구부(O)가 제2 감광성 절연층(210)에 형성되고, 제2 범프(230)가 개구부(O) 내에 형성된다. 마지막으로, 캐리어(C)가 제거되어 메탈 단위 기판(20)이 마련된다. 상술한 단계는 본 발명의 제1 실시예에 따른 다층기판의 제조방법의 S112, S113-1, S113-2 및 S114 단계에 대응되므로 자세한 설명을 생략한다.
한편, 도 21(b) 내지 도 21(e)는, 메탈 단위 기판을 형성하는 공정이 제2 캐리어(C)의 일면에만 수행되는 것을 도시하고 있으나, 이는 도면의 도시 및 설명의 편의를 위한 것에 불과하므로, 제2 캐리어(C)의 일면에 수행되는 공정이 제2 캐리어(C)의 타면에도 수행되는 것을 배제하는 것이 아니다.
또한, 도 21(a)에는 복합 금속판(220A)이 3층 구조임을 도시하고 있으나, 이는 예시적인 것이므로, 복합 금속판(220A)는 2층 구조 또는 4층 이상의 구조일 수 있다. 복합 금속판(220A)이 2층 구조 또는 4층 이상의 구조일 경우, 복합 금속판(220A)이 선택적 에칭되어 형성된 제2 전도성패턴(220) 또한 2층 구조 또는 4 층 이상의 구조로 형성된다.
그리고, 도 21(a)와 도 21(b)는, 제2 전도성패턴(220)이 서브트랙티브 공법 또는 텐팅 공법에 의해 형성됨을 도시하고 있으나 이는 예시적인 것에 불과하여, 제2 전도성패턴(220)은 애더티브, 세미 애더티브 또는 MSAP 공법 중 어느 하나로 형성될 수 있다. 후자의 경우, 메탈 단위 기판(20)을 형성하기 위한 원자재는 도 21(a)와 달리 제2 캐리어(C) 자체 또는 제2 캐리어(C)의 양면에 금속박이 적층된 구조일 수 있다.
그리고, 이상에서는 메탈 단위 기판을 형성하는 단계를 본 발명의 제1 실시예에 따른 다층기판의 제조방법 중 복수의 단위 기판을 형성하는 단계(S110)와 유사하게 설명하였으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 즉, 메탈 단위 기판은 본 발명의 제2 내지 제5 실시예에 따른 다층기판의 제조방법 중 복수의 단위 기판을 형성하는 단계(S210, S310, S410, S510)와 유사한 방법으로 형성될 수 있다.
제7 실시예
도 22는 본 발명의 제7 실시예에 따른 다층기판 제조방법을 나타낸 순서도이다.
본 발명의 제7 실시예에 따른 다층기판 제조방법은, 복수의 단위 기판을 형성하는 단계(S710), 복수의 단위 기판을 일괄적층하는 단계를 포함하고, 복수의 단위 기판을 일괄적층하는 단계는, 복수의 단위 기판, 제1 금속층, 제1 절연재 및 제2 금속층을 일괄적층하는 단계(S720)를 포함한다.
본 발명의 제7 실시예에 따른 다층기판 제조방법은, 제1 금속패턴 및 제2 금속패턴을 형성하는 단계(S730), 솔더 레지스트를 형성하는 단계(S740)를 더 포함할 수 있다.
본 발명의 제7 실시예에 따른 다층기판 제조방법에서, 복수의 단위 기판을 형성하는 단계(S710)에는 본 발명의 제1 실시예 내지 제6 실시예에 따른 다층기판 제조방법에서 설명한 '복수의 단위 기판을 형성하는 방법' 어느 것이라도 적용될 수 있다.
따라서, 복수의 단위 기판을 형성하는 단계(S710)에 대한 설명은 생략하기로 하며, 이하, 복수의 단위 기판을 일괄적층하는 단계에 대해 설명하기로 한다.
도 23은 도 22에서 단위 기판을 일괄적층하는 단계를 나타낸 도면이다.
상술한 바와 같이, 본 발명의 제7 실시예에 따른 다층기판 제조방법에서, 단위 기판을 일괄적층하는 단계는, 복수의 단위 기판, 제1 금속층, 절연재 및 제2 금속층을 일괄적층하는 단계(S720)를 포함한다.
도 23을 참조하면, 복수의 단위 기판(10)을 상하로 배치하고, 제1 금속층(140)을 복수의 단위 기판(10)의 상부에 배치하고, 절연재(150)를 복수의 단위 기판(10)의 하부에 배치하고, 제2 금속층(160)을 절연재(150) 하부에 배치한 후에, 복수의 단위 기판, 제1 금속층(140), 절연재(150) 및 제2 금속층(160)을 한꺼번에 적층한다.
절연재(150) 내에는 비아(170)가 형성된다. 비아(170)는 범프(130)와 동일한 재질일 수 있다. 절연재(150)와 비아(170)는 감광성 절연층(110)과 범프(130)가 형성되는 방법과 동일하게 마련될 수 있다. 다만, 절연재(150)에는 전도성패턴(120)이 매립되지 않으며, 대신에 일괄적층 이후 추가 공정을 거쳐 제2 금속패턴(161)이 절연재(150) 하면에 형성된다.
구체적으로, 일괄적층 후에, 제1 금속층(140)은 패터닝되어 제1 금속패턴(141)이 되고, 제2 금속층(160)은 패터닝되어 제2 금속패턴(161)이 된다.
제1 금속패턴(141) 및 제2 금속패턴(161)이 형성된 후에, 그 위에 솔더 레지스트(180)가 형성될 수 있다.
제8 실시예
도 24는 본 발명의 제8 실시예에 따른 다층기판 제조방법을 나타낸 순서도이다.
본 발명의 제8 실시예에 따른 다층기판 제조방법은, 복수의 단위 기판을 형성하는 단계(S810), 복수의 단위 기판을 일괄적층하는 단계를 포함하고, 복수의 단위 기판을 일괄적층하는 단계는 복수의 단위 기판과 제1 금속층을 일괄적층하는 단계(S820)를 포함하며, 본 발명의 제8 실시예에 따른 다층기판 제조방법은, 제1 금속패턴을 형성하는 단계(S830), 제1 절연재 및 제2 절연재를 적층하는 단계(S840), 제2 금속패턴 및 제3 금속패턴을 형성하는 단계(S850) 및 솔더 레지스트를 형성하는 단계(S860)를 더 포함할 수 있다.
본 발명의 제8 실시예에 따른 다층기판 제조방법에서, 복수의 단위 기판을 형성하는 단계(S810)에는 본 발명의 제1 실시예 내지 제6 실시예에 따른 다층기판 제조방법에서 설명한 '복수의 단위 기판을 형성하는' 방법 어느 것이라도 적용될 수 있다.
따라서, 복수의 단위 기판을 형성하는 단계(S810)에 대한 설명은 생략하기로 하며, 이하, 복수의 단위 기판을 일괄적층하는 단계에 대해 설명하기로 한다.
도 25는 도 24의 단위 기판을 일괄적층하는 단계를 나타낸 도면이다.
본 발명의 제8 실시예에 따른 다층기판 제조방법에서, 단위 기판을 일괄적층하는 단계에서는, 복수의 단위 기판(10)을 상하로 배치하고, 제1 금속층(140)을 최상층에 배치하여, 복수의 단위 기판(10) 및 제1 금속층(140)을 일괄적층한다.
일괄적층 후에 제1 금속층(140)을 패터닝하여 제1 금속패턴(141)을 형성한다.
그 후에, 일괄적층된 적층기판의 최하부에 제1 절연재(151)를 적층하고, 최상부에 제2 절연재(152)를 적층하고, 제1 및 제2 절연재(151, 152) 내에 비아홀을 형성하고, 비아홀을 도금하여 비아(175)를 형성한다.
그 후에, 제1 절연재(151) 상에 제2 금속패턴(161)이 형성되고, 제2 절연재(152) 상에 제3 금속패턴(162)이 형성되며, 제2 금속패턴(161)과 제3 금속패턴(162) 상에 솔더 레지스트(180)가 형성한다.
여기서, 제1 절연재(151)와 제2 절연재(152)는 섬유 보강재가 함유된 수지로 이루어질 수 있다. 예를 들어, 제1 절연재(151)와 제2 절연재(152)는 프리프레그일 수 있다. 이 경우, 비아홀은 YAG, CO2 등의 레이저를 이용하여 형성될 수 있으며, 이러한 비아홀에 의하여 형성된 비아(175)는 범프(130)와 그 형상이 구별될 수 있다.
즉, 비아(175)의 단면적은 다층기판의 내부로 갈수록 작아질 수 있고, 그에 비해, 범프(130)는 횡단면 형상이 상하로 일정할 수 있다.
한편, 제1 절연재(151)와 제2 절연재(152)의 섬유 보강재는 다층기판에 강성을 부여하며, 제1 절연재(151)와 제2 절연재(152)가 다층기판의 최외곽층에 존재하더라도, 다층기판 중앙에 보강 코어가 존재하는 경우와 유사한 강성이 부여될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10: 단위 기판, 일반 단위 기판
20: 메탈 단위 기판
100: 다층기판
110, 210: 감광성 절연층
120, 220: 전도성패턴
130, 230: 범프
131, 173a, 231: 저융점금속층
132, 173b, 232: 고융점금속층
140: 제1 금속층
141: 제1 금속패턴
150: 절연재
151: 제1 절연재
152: 제2 절연재
160: 제2 금속층
161: 제2 금속패턴
162: 제3 금속패턴
170, 173, 175: 비아
180: 솔더 레지스트
221: 제1 전도층
222: 제2 전도층
223: 제3 전도층
B: 지지층
G: 보강재
C: 캐리어
O: 개구부
P: 저융점금속 페이스트
M: 마스크
H: 홀
R: 포토 레지스트
O': 개구영역

Claims (17)

  1. 복수의 단위 기판을 형성하는 단계;
    상기 복수의 단위 기판을 상하로 배치하고, 최상층 단위 기판 상에 금속층을 배치하는 단계;
    상기 복수의 단위 기판 및 상기 금속층을 일괄적층하는 단계;
    상기 금속층을 패터닝하여 제1 금속패턴을 형성하는 단계;
    최하층 단위 기판 하에 제1 절연재를 적층하고, 상기 최상층 단위 기판 상에 제2 절연재를 적층하는 단계; 및
    상기 제1 절연재 하면에 제2 금속패턴을 형성하고, 상기 제2 절연재 상면에 제3 금속패턴을 형성하는 단계를 포함하고,
    각각의 상기 단위 기판을 형성하는 단계는,
    캐리어 상에 전도성패턴을 형성하는 단계;
    상기 전도성패턴을 커버하도록 상기 캐리어 상에 감광성 절연층을 적층하는 단계;
    상기 감광성 절연층을 관통하여 상기 전도성패턴과 연결되는 범프를 형성하는 단계; 및
    상기 캐리어를 제거하는 단계를 포함하고,
    상기 감광성 절연층은 무기필러를 포함하고,
    상기 범프는,
    상기 전도성패턴의 용융점보다 낮은 용융점을 가지는 저융점금속층과 상기 저융점금속층의 용융점보다 높은 용융점을 가지는 고융점금속층을 포함하고,
    상기 고융점금속층은 상기 전도성패턴 상에 형성되고,
    상기 저융점금속층은 상기 고융점금속층 상에 형성되고,
    상기 복수의 상기 단위 기판을 일괄적층하는 단계에서,
    상기 저융점금속층의 상면 폭이 상기 저융점금속층의 하면 폭보다 크고 상기 전도성패턴의 폭 이하가 되도록, 상기 저융점금속층이 변형되고,
    상기 최하층 단위 기판의 전도성패턴에 있어서, 하면은 상기 제1 절연재와 접촉되고, 측면은 상기 제1 절연재와 접촉되지 않고,
    상기 제1 금속패턴은, 상기 최상층 단위 기판의 감광성 절연층보다 돌출되고,
    상기 제1 절연재 및 상기 제2 절연재는 섬유 보강재를 포함하는 다층기판 제조방법.
  2. 제1항에 있어서,
    상기 범프를 형성하는 단계는,
    상기 감광성 절연층에 상기 범프에 대응하는 개구부를 형성하는 단계;
    상기 개구부 내부에 상기 고융점금속층을 형성하는 단계; 및
    상기 고융점금속층 상에 상기 저융점금속층을 형성하는 단계를 포함하는 다층기판 제조방법.
  3. 제1항에 있어서,
    상기 범프를 형성하는 단계 이후에,
    상기 범프를 커버하도록 상기 감광성 절연층 상에 지지층을 적층하는 단계를 더 포함하고,
    상기 캐리어를 제거하는 단계 이후에,
    상기 지지층을 제거하는 단계를 더 포함하는 다층기판 제조방법.
  4. 제1항에 있어서,
    복수의 상기 단위 기판을 일괄적층하는 단계는,
    상기 저융점금속층의 용융점 이상의 온도에서 수행되는 다층기판 제조방법.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 캐리어는 수지층, 상기 수지층 상에 형성된 제1 금속박 및 상기 제1 금속박 상에 형성된 제2 금속박을 포함하고,
    상기 전도성패턴은 상기 제2 금속박이 에칭되어 형성되고,
    상기 캐리어를 제거하는 단계는,
    상기 수지층을 제거하는 단계; 및
    상기 제1 금속박을 에칭하여 제거하는 단계를 포함하는 다층기판 제조방법.
  8. 제7항에 있어서,
    상기 제1 금속박과 상기 제2 금속박은 서로 다른 종류의 금속으로 이루어지고,
    상기 제1 금속박과 상기 제2 금속박은 서로 다른 에칭액에 의하여 에칭되는 다층기판 제조방법.
  9. 상하로 적층된 복수의 단위 기판;
    최상층 단위 기판 상면에 형성된 제1 금속패턴;
    최하층 단위 기판 하면에 적층된 제1 절연재;
    상기 제1 절연재 하면에 형성된 제2 금속패턴;
    상기 최상층 단위 기판 상면에 적층된 제2 절연재; 및
    상기 제2 절연재 상면에 형성된 제3 금속패턴을 포함하고,
    각각의 상기 단위 기판은,
    절연층;
    상기 절연층에 적어도 일부가 매립된 전도성패턴; 및
    상기 전도성패턴에 전기적으로 연결되어 상기 절연층을 관통하는 범프를 포함하고,
    상기 범프는,
    상기 전도성패턴의 용융점보다 낮은 용융점을 가지는 저융점금속층과,
    상기 저융점금속층의 용융점보다 높은 용융점을 가지고, 상기 저융점금속층의 횡단면적보다 작은 횡단면적을 가지는 고융점금속층을 포함하고,
    상기 고융점금속층은 상기 전도성패턴과 상기 저융점금속층 사이에 형성되고,
    상기 저융점금속층은,
    상기 고융점금속층과 접촉되는 일면; 및
    상기 일면과 반대측에 위치하는 타면을 구비하고,
    상기 저융점금속층의 타면 폭은, 상기 저융점금속층의 일면 폭보다 크고, 상기 전도성패턴 폭 이하이고,
    상기 최하층 단위 기판의 전도성패턴에 있어서, 하면은 상기 제1 절연재와 접촉되고, 측면은 상기 제1 절연재와 접촉되지 않고,
    상기 제1 금속패턴은 상기 최상층 단위 기판의 절연층보다 돌출되고,
    상기 절연층은 광경화성 수지 및 무기필러를 포함하고,
    상기 제1 절연재 및 상기 제2 절연재는 섬유 보강재를 포함하는, 다층기판.
  10. 삭제
  11. 삭제
  12. 제9항에 있어서,
    상기 고융점금속층은 구리로 형성되는 다층기판.
  13. 삭제
  14. 제9항에 있어서,
    상기 복수의 단위 기판 중 적어도 하나에 있어서,
    상기 전도성패턴은 서로 다른 전도성 물질로 형성된 복수의 전도층으로 형성되는, 다층기판.
  15. 제9항에 있어서,
    상기 제2 금속패턴과 상기 최하층 단위 기판에 형성된 전도성패턴을 연결하도록, 상기 제1 절연재를 관통하는 비아를 더 포함하는 다층기판.
  16. 제15항에 있어서,
    상기 제1 절연재는 광경화성 수지를 포함하고,
    상기 비아는 상기 범프와 동일한 재질로 이루어진 다층기판.
  17. 삭제
KR1020160081510A 2015-06-29 2016-06-29 다층기판 및 다층기판 제조방법 KR101947052B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/196,857 US9832866B2 (en) 2015-06-29 2016-06-29 Multilayered substrate and method of manufacturing the same
US15/810,343 US10455708B2 (en) 2015-06-29 2017-11-13 Multilayered substrate and method for manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150092257 2015-06-29
KR20150092257 2015-06-29
KR20160041222 2016-04-04
KR1020160041222 2016-04-04

Publications (2)

Publication Number Publication Date
KR20170002322A KR20170002322A (ko) 2017-01-06
KR101947052B1 true KR101947052B1 (ko) 2019-02-12

Family

ID=57832599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160081510A KR101947052B1 (ko) 2015-06-29 2016-06-29 다층기판 및 다층기판 제조방법

Country Status (1)

Country Link
KR (1) KR101947052B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102449368B1 (ko) * 2017-10-20 2022-09-30 삼성전기주식회사 다층 인쇄회로기판
KR102160657B1 (ko) * 2018-12-26 2020-09-29 주식회사 심텍 열경화성 절연재를 이용한 초박형 인쇄회로기판 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091746A (ja) * 1998-09-07 2000-03-31 Toshiba Corp 配線基板の製造方法、および配線基板
JP2006147748A (ja) * 2004-11-18 2006-06-08 Matsushita Electric Ind Co Ltd 多層プリント配線板およびその製造方法
JP2008515241A (ja) * 2004-10-01 2008-05-08 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 相互接続要素の構造体および製造方法と相互接続要素を含む多層配線基板
JP2008218875A (ja) * 2007-03-07 2008-09-18 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP5567716B2 (ja) * 2013-06-24 2014-08-06 太陽ホールディングス株式会社 積層構造体及びそれに用いる感光性ドライフィルム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455892B1 (ko) * 2002-12-30 2004-11-06 삼성전기주식회사 빌드업 인쇄회로기판 및 이의 제조방법
KR101101496B1 (ko) * 2009-11-30 2012-01-03 삼성전기주식회사 배선기판 제조용 캐리어 및 이를 이용한 배선기판의 제조방법
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091746A (ja) * 1998-09-07 2000-03-31 Toshiba Corp 配線基板の製造方法、および配線基板
JP2008515241A (ja) * 2004-10-01 2008-05-08 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 相互接続要素の構造体および製造方法と相互接続要素を含む多層配線基板
JP2006147748A (ja) * 2004-11-18 2006-06-08 Matsushita Electric Ind Co Ltd 多層プリント配線板およびその製造方法
JP2008218875A (ja) * 2007-03-07 2008-09-18 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP5567716B2 (ja) * 2013-06-24 2014-08-06 太陽ホールディングス株式会社 積層構造体及びそれに用いる感光性ドライフィルム

Also Published As

Publication number Publication date
KR20170002322A (ko) 2017-01-06

Similar Documents

Publication Publication Date Title
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP5649490B2 (ja) 配線基板及びその製造方法
EP2066160B1 (en) Wiring board and electronic component device
JP4073945B1 (ja) 多層配線基板の製造方法
US20100139962A1 (en) Wiring board and method of manufacturing the same
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
US20120231155A1 (en) Method of manufacturing printed circuit board with metal bump
JP6761064B2 (ja) 配線基板及びその製造方法
JP6705718B2 (ja) 配線基板及びその製造方法
US9832866B2 (en) Multilayered substrate and method of manufacturing the same
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
KR101947052B1 (ko) 다층기판 및 다층기판 제조방법
US10455708B2 (en) Multilayered substrate and method for manufacturing the same
US9961767B2 (en) Circuit board and method of manufacturing circuit board
KR102449368B1 (ko) 다층 인쇄회로기판
JP7148278B2 (ja) 配線基板及びその製造方法
US8026448B2 (en) Multilayer wiring board and method of manufacturing the same
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR102597172B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
US20200203278A1 (en) Circuit board and its manufacturing method
CN109219230B (zh) 多层印刷电路板
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
KR102545037B1 (ko) 다층 인쇄회로기판
KR20170076409A (ko) 인쇄회로기판
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant