KR100276262B1 - 다층인쇄회로기판제조방법 - Google Patents

다층인쇄회로기판제조방법 Download PDF

Info

Publication number
KR100276262B1
KR100276262B1 KR1019970066639A KR19970066639A KR100276262B1 KR 100276262 B1 KR100276262 B1 KR 100276262B1 KR 1019970066639 A KR1019970066639 A KR 1019970066639A KR 19970066639 A KR19970066639 A KR 19970066639A KR 100276262 B1 KR100276262 B1 KR 100276262B1
Authority
KR
South Korea
Prior art keywords
printed circuit
via hole
circuit board
layer
hole
Prior art date
Application number
KR1019970066639A
Other languages
English (en)
Other versions
KR19990048038A (ko
Inventor
황세명
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1019970066639A priority Critical patent/KR100276262B1/ko
Publication of KR19990048038A publication Critical patent/KR19990048038A/ko
Application granted granted Critical
Publication of KR100276262B1 publication Critical patent/KR100276262B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 다층 인쇄회로기판 제조방법은 동박적층판의 양면에 금속을 도금하고 에칭하여 인쇄회로패턴을 형성하는 단계와, 동박적층판의 양면에 1회의 커틴코팅방법으로 감광성 절연수지층을 도포하고 현상하여 비어홀을 형성하는 단계와, 층간 도통용 스로우홀을 형성한 후 인쇄회로패턴, 감광성 절연수지층 및 스로우홀의 내벽에 Cu도금층을 형성하는 단계와, Cu도금층을 에칭하여 인쇄회로 패턴을 형성하는 단계로 구성된다.

Description

다층 인쇄회로기판 제조방법{A METHOD OF FABRICATING A MULTI-LAYER PRINTED CIRCUIT BOARD}
본 발명은 다층 인쇄회로기판에 관한 것으로, 특히 층간 접속이 향상된 빌드업 다층 인쇄회로기판(build-up multi-layer printed circuit board)의 제조방법에 관한 것이다.
전자부품과 부품내장기술의 발달과 더불어 회로도체를 중첩하는 다층 인쇄회로기판이 개발된 이래, 최근 다층 인쇄회로기판(Mulit-Layer Board)의 고밀도화에 대한 연구가 더욱 활발히 진행되고 있다. 그중에서도 빌드업(build-up)방식에 의해 다층 인쇄회로기판을 제조하는 방법이 널리 사용되고 있는데, 이 방법은 종래의 일반적인 BHV(blind via hole)공법과는 달리 절연층과 회로도체층을 순차적으로 적층해서 다층회로를 형성하는 방법이다. 따라서, 빌드업에 의한 인쇄회로기판의 제조는 그 방법 자체가 간단할 뿐만 아니라 그에 따라 제조되는 다층 인쇄회로기판(즉, 빌드업 MLB)은 기판의 층간회로의 연결을 이루는 비어홀(via hole)의 형성이 용이하며, 극소경 비어홀의 형성이 가능하고 회로도체의 두께가 얇아 미세회로의 형성이 용이한 잇점을 가진다.
이러한 빌드업 MLB에 대한 제조방법이 일본 공개특허 (평)7-231171호에 개시되어 있다. 상기한 특허에 의하면, 도 1(a)∼도 1(f)에 나타낸 바와 같이, 내층회로(12)가 형성된 도체회로기판(10) 위에 1차 감광성 절연수지(14)을 도포하고 광을 조사하여 원하는 비어홀(20) 보다 큰 제1미노광부(15)를 형성한 후, 현상을 하지 않은 상태에서 연속해서 2차 감광성 절연수지(16)를 도포한다. 그 후, 다시 광을 조사하여 상기한 제1미노광부(15) 보다 작은 제2미노광부(17)를 형성한 후, 상기한 제1미노광부(15)와 제2미노광부(17)를 현상하여 비어홀(20)을 형성한다. 이어서, 자외선경화 및 열경화, 크롬산에 의한 조화형성, 도금용 레지스트(resist)를 형성한 다음, 그위에 무전해 Cu도금만으로 외층도체회로(30)를 형성하여 빌드업 MLB를 완성한다.
그러나, 상기한 방법은 1차 및 2차노광에 의해 제1미노광부(15)와 제2노광부(17)를 미리 형성하고 상기한 제1미노광부(15)와 제2노광부(17)를 한꺼번에 현상하기 때문에, 도 1(d) 및 도 1(e)에 나타낸 바와 같이, 절연수지층의 두께로 인한 적절한 광량의 전달 부족으로 노광취약부(22)가 발생하여, 현상 후에는 극소경인 비어홀(20)이 입구측이 좁고 내층회로측이 넓어지는 형상으로 된다. 이와 같은 홀의 형상에 따라 무전해 Cu 도금시 도금액이 홀내에 원활히 공급되지 않게 되어 도금취약부가 발생하는데, 이는 도금접촉의 신뢰성저화를 야기시킨다.
상기한 문제를 해결하기 위해, 장시간 노광을 실시하여 노광량을 충분히 부여하는 경우에도 절연수지의 균열과 과경화에 의한 미현상 혹은 비어홀경의 축소가 발생한다. 또한, 상기한 홀의 형상으로 인해 비어홀의 크기가 대체로 0.2mm 정도로 제약을 받아 비어홀 형성정도가 저하되며, 결국 다층 인쇄회로기판의 고밀도화가 크게 제한되는 문제가 있다.
상기한 여러 가지 문제를 해결하기 위한 또 다른 다층 인쇄회로기판 제조방법이 본 출원인이 출원한 한국특허출원 1996-25304호에 개시되어 있다. 도 2는 상기한 특허에 개시된 다층 인쇄회로기판 제조방법을 나타내는 도면이다. 우선, 도 2(a)에 나타낸 바와 같이, 양면에 동박막이 부착된 동박적층판(copper clad laminate;10) 위에 통상의 사진식각을 통해 인쇄회로패턴(12)을 형성한 후, 흑화환원처리를한다. 이후, 도 2(b)에 나타낸 바와 같이, 흑화막이 형성된 기판(10)에 제1감광성 절연수지(14)를 스크린인쇄방법(screen printing process)으로 인쇄하고 반경화(pre-cure)한 후, 마스크를 사용해서 상기한 감광성 절연수지(14)에 광을 조사하고 현상하여 V자형 제1포토비어홀(22)을 형성한다. 이어서, 도 2(c)에 나타낸 바와 같이, 제1감광성 절연수지(14) 위에 제2감광성 절연수지(16)를 도포하고 현상하여 제1포토비어홀(22) 위에 제2포토비어홀(24)을 형성한 후, 도 2(d)에 나타낸 바와 같이 층간의 도통을 위한 관통홀(40)을 형성한 후 절연층 위에 무전해 Cu 도금과 전해 Cu 도금을 실시하여 회로도금층(30)을 형성한다.
상기한 방법에 의해 형성된 다층 인쇄회로기판은 도면에 나타낸 바와 같이, 제2비어홀(24)이 제1비어홀(22) 보다 크게 되어 전체적으로 V자 형상으로 된다. 그러나, 실질적으로 제1비어홀(22)과 제2비어홀(24)의 크기를 제어하여 정확한 V자 형태의 비어홀을 형상하는 것은 매우 어렵기 때문에, 가장 바람직한 구조는 도 3에 나타낸 바와 같이, 제2비어홀(24)의 직경(d2)이 제1비어홀(22)의 직경(d1) 보다 약 1.05∼2.0배인 것이다.
일반적으로 고안정, 고정세의 다층 인쇄회로기판을 제작하기 위해서는 두께가 약 50μm 이상인 절연수지층과 직경이 약 1mm 정도인 비어홀이 요구된다. 그러나, 상기한 특허(출원번호 1996-25304)에 개시된 방법에서는 절연수지층을 스크린프린팅방법에 도포하기 때문에, 두께가 약 50μm 이상인 절연수지층을 도포하기란 불가능했으며, 이를 해결하기 위해 제1절연수지층과 제2절연수지층으로 이루어진 2층의 절연수지층을 형성하는 경우에는 공정의 복잡성에 의해 절연수지의 성분이 변하거나 열화를 초래하는 경우가 있었다. 또한, 비어홀을 형성하는 경우에도 직경이 다른 제1비어홀과 제2비어홀을 형성해야만 하기 때문에, 미세구경(약 1mm)의 홀을 형성하기란 대단히 어려운 일이었다.
더욱이, 감광성 절연수지층의 현상시 언더컷(undercut)이 발생하는 경우 비어홀이 2단의 단차를 가지고 형성되기 때문에, 2개의 언더컷이 생기게 되어 상기한 언더컷에서 도금층(130)이 쉽게 단락되는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 동박적층판의 양면에 1회의 커틴코팅방법으로 감광성 절연수지층을 형성하고 현상하여 비어홀을 형성함으로써 제조공정이 간단하고 절연수지층의 열화와 파손을 방지화할 수 있는 다층 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 비어홀을 V자 형상으로 형성하여 절연수지층에 발생하는 언더컷을 최소화함으로써 신뢰성이 향상되고 수율이 향상될 수 있는 다층 인쇄회로기판 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 다층 인쇄회로기판 제조방법은 동박적층판의 양면에 금속을 도금하고 에칭하여 인쇄회로패턴을 형성하는 단계와, 상기한 동박적층판의 양면에 1회의 커틴코팅방법으로 감광성 절연수지층을 도포하고 현상하여 비어홀을 형성하는 단계와, 층간 도통용 스로우홀을 형성한 후 인쇄회로패턴, 감광성 절연수지층 및 스로우홀의 내벽에 Cu도금층을 형성하는 단계와, 상기한 Cu도금층을 에칭하여 인쇄회로 패턴을 형성하는 단계로 구성된다.
동박적층판의 양면은 감광성 절연수지층과의 접착력 향상을 위해 흑화환원처리 되어 있고 절연수지는 약 50μm의 두게로 적층판 위에 도포되며, 비어홀은 V자 형상으로 현상된다.
도 1은 종래의 다층 인쇄회로기판의 제조방법을 나타내는 도면.
도 2는 다른 종래 다층 인쇄회로기판의 제조방법을 나타내는 도면.
도 3은 도 2의 방법에 의해 제조된 다층 인쇄회로기판의 구조를 나타내는 도면.
도 4는 본 발명에 따른 다층 인쇄회로기판 제조방법을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 동박적층판 112 : 인쇄회로패턴
114 : 감광성 절연수지층 120 : 포토비어홀
130 : Cu도금층 140 : 스로우홀
이하, 첨부한 도면을 참조하여 본 발명에 따른 다층 인쇄회로기판의 제조방법에 대해 상세히 설명한다.
본 발명의 가장 큰 특징은 종래와는 달리 원하는 두께의 감광성 절연수지층을 한 번의 공정에 의해 도포하여 절연수지의 물성변화를 최소화한 상태에서 외층과 내층의 패턴을 접속시키는 V자 형태의 비어홀을 형성하는 것이다. 원하는 두께의 절연수지층을 형성하기 위해 본 발명에서는 커틴코팅법에 의해 절연층을 형성한다.
도 4는 본 발명에 따른 다층 인쇄회로기판의 제조방법을 나타내는 도면이다. 도 4(a)에 나타낸 바와 같이, 우선 양면에 동박막이 적층된 동박적층판(110)의 양면에 금속을 도금하고 사진식각(photolithography)방법으로 에칭하여 인쇄회로패턴(112)을 형성한 후, 도 4(b)에 나타낸 바와 같이 감광성 절연수지층(114)을 도포하고 현상하여 V자 형상의 비어홀(120)을 형성한다. 이때, 도면에는 나타내지 않았지만, 상기한 동박적층판(110)은 흑화막이 형성되도록 흑화처리되어 동박적층판(110)과 감광성 절연수지층(114)과의 접착력을 향상시킨다.
절연수지층(114)은 커틴코팅법(curtain coating process)에 의해 약 50μm의 두께로 도포된 후 예비건조과정을 통해 반경화(pre-cure)되며, 마스크가 진공밀착된 상태에서 자외선을 조사하고 현상액을 작용시켜 V자 형태의 포토비어홀(120)이 형성된다. 커틴코팅방법은 일반적으로 사용되는 커틴코팅방법으로서 일정 슬롯(slot)을 이용하여 감광성 절연수지를 포함하는 커틴막을 형성한 후 인쇄회로패턴(112)이 형성된 동박적층판(110)을 고속으로 통과시킴으로써 감광성 절연물질을 도포한다.
예비건조는 약 50∼130℃의 온도에서 약 5∼45분 동안 실시되는데, 건조온도가 50℃ 미만이거나 건조시간이 5분 미만일 경우에는 감광성 절연수지내의 용매(부틸 카아비톨(buthyl carbitol) 또는 부틸 셀로솔브(cellosolve))의 절연수지가 도막 표면부에 위치해서 자외선의 전달을 방해하게 되어 노광량 부족현상에 의해 포토비어홀의 형성이 곤란해지고 끈적거림으로 인해 마스크의 표면형태가 전사되거나 늘어 붙음이 발생한다.
건조온도가 130℃를 초과하거나 건조시간이 45분을 초과하는 경우에는 감광성 절연수지내의 반응라디칼(reaction radical)의 과반응으로 인해 적정 노광량의 조사뒤에도 현상이 어려워 비어홀(120)의 형성이 곤란해 진다.
도 4(b)에서는 동박적층판(110) 양면의 포토비어홀(120)이 도시되어 있지만, 실제의 공정에서는 먼저 동박적층판(110) 상면에 우선 감광성 절연수지층(114)을 도포하고 상기한 공정을 거쳐 포토비어홀을 형성한 후 하면에 다시 수지층(114)을 도포하여 비어홀을 형성한다.
이후, 도 4(c)에 나타낸 바와 같이, 층간 도통용 스로우홀(through hole;140)을 드릴(drill)로 가공한 후 인쇄회로패턴(112), 감광성 절연수지층(114) 및 스로우홀(140)의 내벽에 Cu도금층(130)을 형성한다. Cu도금층(130)은 감광성 수지절연층(114)과 포토비어홀(120)에 요철을 부여하여 도금밀착성을 향상시키고 스로우홀(140) 내벽의 스미어(smear)를 제거한 후 ,스로우홀(140) 내벽에 도전성을 부여하기 위해 무전해 Cu도금을 실시하고, 이어서 약 15μm 두께의 전해 Cu도금을 실시함으로써 형성된다.
그 후, 도 4(d)에 나타낸 바와 같이, 상기한 Cu도금층(130)을 사진식각방법으로 에칭하여 인쇄회로 패턴(131)을 형성한다.
상기한 바와 같이, 본 발명에 따른 다층 인쇄회로기판 제조방법은 약 50μm의 감광성 절연수지층을 커틴코팅방법에 의해 도포한 후 V자 형상의 비어홀을 형성하기 때문에 공정이 간단해진다. 따라서, 2회의 공정에 동박적층판 한면의 절연수지층을 도포하는 종래의 방법에서 발생하는 절연수지층의 열화 및 파손을 방지할 수 있게 된다. 또한, 1회의 노광 및 현상에 의해 V자 형상의 포토비어홀을 형성하기 때문에, 절연수지층의 언더컷 현상이 최소화되어 다층 인쇄회로기판의 수율이 대폭 향상된다.

Claims (5)

  1. 동박적층판의 적어도 한면에 제1금속층을 형성하고 에칭하여 제1인쇄회로패턴을 형성하는 단계;
    상기한 제1인쇄회로패턴이 형성된 동박적층판의 면위에 커틴코딩방법으로 감광성 절연물질을 1회 도포하여 원하는 두께의 감광성 절연층을 형성하는 단계;
    상기한 감광성 절연층을 현상하여 비어홀을 형성하는 단계;
    상기한 감광성 절연층 및 비어홀에 제2금속층을 형성하는 단계; 및
    상기한 제2금속층을 에칭하여 제2인쇄회로기판을 형성하는 단계로 구성된 다층 인쇄회로기판 제조방법.
  2. 제1항에 있어서, 상기한 감광성 절연층이 50μm의 두께로 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  3. 제1항에 있어서, 상기한 제2금속층을 형성하는 단계가,
    감광성 절연층과 비어홀에 요철을 형성하는 단계; 및
    전해 Cu도금을 실시하는 단계로 이루어진 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  4. 제1항에 있어서,
    층간을 도통시키는 스로우홀(through hole)을 형성하는 단계;
    상기한 스로홀 내벽의 스미어를 제거하는 단계;
    상기한 스로우홀에 무전해 Cu도금을 실시하여 스로우홀의 내벽에 도전성을 부여하는 단계; 및
    상기한 스로우홀의 내벽에 전해 Cu도금을 실시하는 단계가 추가로 구성된 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  5. 제4항에 있어서, 상기한 제3금속층이 제2금속층과 동시에 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
KR1019970066639A 1997-12-08 1997-12-08 다층인쇄회로기판제조방법 KR100276262B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970066639A KR100276262B1 (ko) 1997-12-08 1997-12-08 다층인쇄회로기판제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066639A KR100276262B1 (ko) 1997-12-08 1997-12-08 다층인쇄회로기판제조방법

Publications (2)

Publication Number Publication Date
KR19990048038A KR19990048038A (ko) 1999-07-05
KR100276262B1 true KR100276262B1 (ko) 2001-04-02

Family

ID=40749733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066639A KR100276262B1 (ko) 1997-12-08 1997-12-08 다층인쇄회로기판제조방법

Country Status (1)

Country Link
KR (1) KR100276262B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998151B1 (ko) * 2008-04-10 2010-12-03 주식회사 디에스엘시디 발광다이오드 모듈 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728764B1 (ko) * 2005-11-10 2007-06-19 주식회사 토픽 다층인쇄회로기판 및 그 제조방법
KR100909310B1 (ko) * 2007-11-13 2009-07-24 주식회사 두산 회로기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998151B1 (ko) * 2008-04-10 2010-12-03 주식회사 디에스엘시디 발광다이오드 모듈 및 그 제조방법

Also Published As

Publication number Publication date
KR19990048038A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US4211603A (en) Multilayer circuit board construction and method
JP2837137B2 (ja) ビルドアップ多層印刷回路基板の製造方法
KR100222752B1 (ko) 레이저를 이용한 다층 인쇄회로기판의 제조방법
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
US6638690B1 (en) Method for producing multi-layer circuits
KR100276262B1 (ko) 다층인쇄회로기판제조방법
KR100455892B1 (ko) 빌드업 인쇄회로기판 및 이의 제조방법
KR20030016515A (ko) 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
KR100869049B1 (ko) 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법
JP2699920B2 (ja) 多層印刷配線板の製造方法
JPH06260763A (ja) 多層配線基板の製造方法
US6274291B1 (en) Method of reducing defects in I/C card and resulting card
KR100213378B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
JPH036880A (ja) ブリント配線板及びその製造方法
JP2984625B2 (ja) 多層プリント配線板製造方法
KR100222753B1 (ko) 절연신뢰성이 향상된 다층 인쇄회로기판의 제조방법
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR101981135B1 (ko) 회로배선판 제조방법
JPH077264A (ja) 印刷配線板の製造方法
KR19990048049A (ko) 빌드업 다층 인쇄회로기판의 제조방법
JP2001177253A (ja) 多層プリント基板の製造方法
JP2000294928A (ja) ビアホール形成方法
JPH06177508A (ja) プリント配線板の製造方法
JP2954169B1 (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee