KR100869049B1 - 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법 - Google Patents

자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법 Download PDF

Info

Publication number
KR100869049B1
KR100869049B1 KR1020070061984A KR20070061984A KR100869049B1 KR 100869049 B1 KR100869049 B1 KR 100869049B1 KR 1020070061984 A KR1020070061984 A KR 1020070061984A KR 20070061984 A KR20070061984 A KR 20070061984A KR 100869049 B1 KR100869049 B1 KR 100869049B1
Authority
KR
South Korea
Prior art keywords
layer
polyimide layer
photosensitive polyimide
core substrate
printed circuit
Prior art date
Application number
KR1020070061984A
Other languages
English (en)
Inventor
조원진
윤상근
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020070061984A priority Critical patent/KR100869049B1/ko
Application granted granted Critical
Publication of KR100869049B1 publication Critical patent/KR100869049B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 층간 통전을 위한 홀 가공 기술과 도금 전처리 공정 기술을 개선한 다층 인쇄 회로 기판 제조 공법에 관한 것이다. 본 발명은 종래 기술에서 사용하던 ABF 필름 대신에 감광성 폴리이미드를 이용하여 라미네이션한 후에 레이저 가공 대신에 자외선(UV)을 이용하여 홀을 가공하는 특징을 가지고 있으며, 종래의 디스미어 공정 대신에 UV 및 산화 티타늄(TiO2) 수용액을 사용해서 표면에 거칠기를 제공하는 것을 요지로 한다.
인쇄 회로 기판, 디스미어, 레이저 드릴.

Description

자외선 감광 폴리이미드 라미네이션을 적용한 세미 애디티브 기판 제조 방법{SEMI-ADDITIVE PCB MANUFACTURING METHOD WITH EMPLOYING UV SENSITIVE POLYIMIDE LAMINATION}
도1a 내지 도1i는 종래 기술에 따른 기판 제조 공정을 나타낸 도면.
도2a 내지 도2h는 본 발명에 따른 기판 제조 공정을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 절연층
20 : 상부면 동박 회로
30 : 하부면 동박 회로
40 : 비아홀
50 : 절연 물질, ABF 필름
60, 160 : 홀
150 : 폴리이미드
170 : 무전해 화학 동도금
190 : 드라이 필름
본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 층간 통전을 위한 홀가공 기술과 도금 전처리 공정 기술을 개선한 다층 인쇄 회로 기판 제조 공법에 관한 것이다.
최근 들어 전자 제품이 소형화 경량화되어 짐에 따라서, 전자 제품을 구성하는 소자를 탑재하는 인쇄 회로 기판이 고기능화, 박판화, 미세 회로화 하고 있다. 인쇄 회로 기판을 고기능화하고 집적화하기 위해서는 다층 배선을 사용하게 되고 배선 사이에는 신뢰성 있는 절연물질과 함께 다층 배선들 사이의 층간 도전을 위하여 다수의 관통 홀 가공 처리가 요구된다.
흔히 당업계에서 적용되고 있는 종래 기술에 따르면, 기판에 홀가공을 위해서는 레이저 가공을 통해 홀을 제작하게 되는데, 일반적으로 레이저 가공 하여야 할 홀의 개수에 비례하여 제조 원가가 상승하게 된다.
또한, 인쇄 회로 기판 제조 공정 단계에 있어서 또 하나의 중요한 프로세스는 동도금 공정인데, 동도금 과정을 진행하기 전에는 동도금이 진행될 절연체 표면에 동박 도금 밀착력을 증대시키기 위해 표면 조도(surface roughness)를 주는 전처리 공정을 수행하게 된다. 이것은, 일반적으로 디스미어(desmear) 공정을 통해 절연체 표면의 고분자 고리를 끊어주고 탄화물을 제거함으로써, 표면에 일종의 조도(roughness)를 주어서 도금 밀착력을 증대시킨다.
도1a 내지 도1i는 종래 기술에 따른 기판 제조 공정을 나타낸 도면이다. 도1a를 참조하면, 절연층(10)을 사이로 하여 상부면의 동박 회로(20)와 하부면 동박 회로(30), 층간 통전을 위한 비아홀(40)로 구성된 내층 코어 기판이 도시되어 있다. 이어서, 내층 코어 기판의 양면에 절연 물질(50), 예를 들어 ABF 필름을 라미네이션하고 후처리 큐어(cure) 공정을 진행한다(도1b 참조).
도1c를 참조하면, 층간 접속이 필요한 곳에 홀(60)을 생성하기 위해 레이저 드릴을 실시한다. 이때에, 레이저 드릴을 통한 홀 형성 비용 및 시간은 가공하여야 할 홀의 개수에 비례하게 되는데, 홀의 개수가 증가하면 이에 따라 레이저 가공 공정은 제조 원가를 상승하게 된다. 도1d를 참조하면, 동도금 처리 전에 도금 밀착력을 증대시키기 위하여 디스미어(desmear) 공정을 진행한다.
디스미어 공정은 ABF 필름(50)의 표면의 고분자 고리를 끊어서 이들을 부분적으로 제거함으로써 표면(70)에 조도(roughness)를 주어서 도금 밀착력을 강화시키는 공정이다. 도1e를 참조하면, 무전해 화학 동도금을 실시하고 드라이 필름을 코팅해서 회로 패턴을 형성한다(도1f 참조).
이어서, 도1g에 도시한 대로 동도금을 수행하여 비아홀을 동박으로 채우고 도1h에서와 같이 드라이 필름을 제거하고 큐어 열처리 공정을 실시한다. 그리고 나서, 최종적으로 도1i에서와 같이 플래시 에칭을 통해 동박의 두께를 얇게 한다.
그런데, 도1a 내지 도1i에 도시한 종래 기술은 전술한 대로 레이저 드릴 공정을 통해 홀가공을 하게 되므로 단위 면적당 홀가공을 해야할 개수가 증가하는 경우 제조단가와 공정시간이 증대하는 문제가 있다. 더욱이, 도1d에서의 디스미어 공정 단계에서 과망간산, 붕불산 등의 화학약품을 사용하므로 폐수 처리시의 환경 악영향 문제가 발생하게 되고 고가의 ABF 필름을 사용하여야 하는 문제가 있다.
따라서, 본 발명의 제1 목적은 고가 비용이 발생하는 홀 가공을 위한 레이저 드릴 프로세스를 사용하지 않는 세미 애디티프 인쇄 회로 기판 제조 공법을 제공하 는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 환경에 악영향을 미치는 디스미어 프로세스를 사용하지 않는 세미 애디티브 인쇄 회로 기판 제조 공법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 인쇄 회로 기판을 제조하는 방법에 있어서, (a) 절연층을 사이에 두고 양면에 상층부 동박 회로와 하층부 동박 회로를 구비하고 상층부 동박 회로와 하층부 동박 회로 사이는 선택적으로 통전을 위한 홀을 구비한 내층 코어 기판의 양면 위에 감광성 폴리이미드 층을 적층하여 라미네이션하는 단계; (b) 상기 내층 코어 기판 양면에 라미네이션된 감광성 폴리이미드 층에 대해 패턴을 노광 및 현상을 통해 전사하고 상기 감광성 폴리이미드 층을 상기 전사된 패턴에 따라 선택적으로 식각함으로써 층간 홀을 형성하는 단계; 및 (c) 상기 선택 식각된 감광성 폴리이미드 층 위에 무전해 화학 동도금을 수행하는 단계를 포함하는 인쇄 회로 기판 제조 방법을 제공한다.
또한, 본 발명의 양호한 실시예로서, 상기 층간 홀이 형성된 폴리이미드 층을 산화 티타늄(TiO2) 수용액 하에서 자외선(UV)에 노출시킴으로써 상기 폴리이미드 층의 표면에 거칠기를 생성할 수 있다. 이하에서는, 첨부 도면 도2a 내지 도2h를 참조하여 본 발명을 상세히 설명한다.
본 발명은 종래 기술에서 사용하던 아지노모또 회사의 제품인 ABF 필름 대신에 감광성 폴리이미드(polyimide)를 이용하여 라미네이션(lamination)한 후에 레이저 가공 대신에 자외선(UV)을 이용하여 홀을 가공하는 특징을 지니고 있으며, 종래의 디스미어(dismear) 공정 대신에 UV 및 산화 티타늄 (TiO2) 수용액을 사용해서 표면에 거칠기를 제공하는 것을 요지로 한다.
도2a의 내층 코어 기판에 대해서 본 발명은 감광성(photosensitive) 폴리이미드(polyimide)를 라미네이션하는 것을 특징으로 한다. 도2a에 도시한 내층 코어는 절연층(10) 양면에 상층면 동박 회로(20)와 하부면 동박 회로(30)로 구성되어 있으며, 상부층 동박 회로(20)와 하부층 동박 회로(30)는 비아홀(40)로 연결되어 있다. 도2b를 참조하면, 내층 코어 기판의 양면에 감광성 폴리이미드(150)를 라미네이션 한다.
이어서, 도2c를 참조하면 폴리이미드(150)에 대해 노출 및 현상(exposure and development) 및 큐어(cure) 과정을 거쳐 홀(160)을 형성한다. 이때에, 본 발명은 폴리이미드 층(150)에 대해 사진 현상 및 식각을 통해 비아홀을 형성하므로 일일이 레이저 가공을 통해 홀가공을 하는 종래 기술에 비해서 공정시간과 단가를 현저히 줄일 수 있다.
이어서, 홀(160)이 형성된 구조에 대해 자외선 처리(UV modification)를 수 행한다. 본 발명에 따른 자외선 처리(UV modification)는 산화치환(TiO2) 수용액 하에서 홀가공된 기판의 폴리이미드 층(160)을 자외선(UV)로 조사하면 폴리이미드 층(150) 표면이 분해되어 폴리머 고리가 절단되게 된다.
그 결과, 도2d에 도시한 바와 같이 폴리이미드(150) 층의 표면은 종래 기술의 디스미어 처리 결과와 동일한 효과를 얻게 된다. 본 발명은 종래 기술과 달리 환경 규제 물질을 사용하지 아니하고 자외선과 TiO2 수용액을 써서 폴리이미드 층 표면의 도금 밀착력을 증대시킬 수 있다.
자외선 처리를 통해 도금 밀착력이 증대된 폴리이미드(150)에 대해 무전해 화학 동도금(170)을 실시한다. 이후의 공정은 종래 기술과 유사하다. 도2e를 참조하면, 드라이 필름을 도포하고 노광, 현상을 통해 패턴(190)을 형성하고 동도금을 수행한다. 도2f를 참조하면, 패턴 형성된 드라이 필름(190)을 마스크로 해서 동도금(200)된 모습을 나타내고 있다. 이어서 도2g를 참조하면 드라이 필름(190)을 박리 제거하고 플래시 에칭(flash etching)을 통해 동박의 두께를 경박화한다(도2h).
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들 에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어 질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 종래 기술의 ABF 필름 대신에 감광성 폴리이미드 필름을 사용함으로써, 고비용의 레이저 드릴 홀가공 프로세스 대신에 UV 노광에 있는 일괄 비아 형성의 장점이 있다. 또한, 폴리이미드 층의 도금 밀착력을 증대하기 위하여 UV 와 TiO2 수용액을 이용한 UV modification 프로세스를 적용함으로써 폐수 처리로 인한 환경 문제를 해결하게 된다.

Claims (4)

  1. 인쇄 회로 기판을 제조하는 방법에 있어서,
    (a) 절연층을 사이에 두고 양면에 상층부 동박 회로와 하층부 동박 회로를 구비하고 상층부 동박 회로와 하층부 동박 회로 사이는 선택적으로 통전을 위한 홀을 구비한 내층 코어 기판의 양면 위에 감광성 폴리이미드 층을 적층하여 라미네이션하는 단계;
    (b) 상기 내층 코어 기판 양면에 라미네이션된 감광성 폴리이미드 층에 대해 패턴을 노광 및 현상을 통해 전사하고 상기 감광성 폴리이미드 층을 상기 전사된 패턴에 따라 선택적으로 식각함으로써 층간 홀을 형성하는 단계; 및
    (c) 상기 선택 식각된 감광성 폴리이미드 층 위에 무전해 화학 동도금을 수행하는 단계
    를 포함하는 인쇄 회로 기판 제조 방법.
  2. 제1항에 있어서, 상기 단계 (b)에서 상기 층간 홀이 형성된 감광성 폴리이미드 층을 산화 티타늄(TiO2) 수용액하에서 자외선(UV)에 노출시킴으로써 상기 감광성 폴리이미드 층의 표면에 거칠기를 생성하는 단계를 더 포함하는 인쇄 회로 기판 제조 방법.
  3. 제1항에 있어서, 상기 단계 (c)에 후속하여, 상기 무전해 화학 동도금이 도포된 내층 코어 기판 위에 드라이 필름을 도포하여 패턴 형성하고 전해 동도금을 수행하여 가공된 홀 내부를 구리로 충진하고 상기 드라이 필름을 박리 제거하는 단계를 더 포함하는 인쇄 회로 기판 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 따라 제조된 인쇄 회로 기판.
KR1020070061984A 2007-06-25 2007-06-25 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법 KR100869049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070061984A KR100869049B1 (ko) 2007-06-25 2007-06-25 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061984A KR100869049B1 (ko) 2007-06-25 2007-06-25 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR100869049B1 true KR100869049B1 (ko) 2008-11-17

Family

ID=40284347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061984A KR100869049B1 (ko) 2007-06-25 2007-06-25 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100869049B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106550541A (zh) * 2015-09-16 2017-03-29 三星电机株式会社 印刷电路板及其制造方法
KR20180136607A (ko) * 2017-06-14 2018-12-26 대덕전자 주식회사 회로배선판 제조방법
CN109890150A (zh) * 2019-03-06 2019-06-14 江苏艾森半导体材料股份有限公司 一种高效率多层线路的制作工艺
CN110662369A (zh) * 2018-06-28 2020-01-07 庆鼎精密电子(淮安)有限公司 电路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590752A (ja) * 1991-09-30 1993-04-09 Sumitomo Metal Ind Ltd 多層配線基板の製造方法
JPH05304366A (ja) * 1992-04-28 1993-11-16 Murata Mfg Co Ltd 多層配線板の製造方法
KR20040061046A (ko) * 2002-12-30 2004-07-07 동부전자 주식회사 인쇄 회로 기판 적층 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590752A (ja) * 1991-09-30 1993-04-09 Sumitomo Metal Ind Ltd 多層配線基板の製造方法
JPH05304366A (ja) * 1992-04-28 1993-11-16 Murata Mfg Co Ltd 多層配線板の製造方法
KR20040061046A (ko) * 2002-12-30 2004-07-07 동부전자 주식회사 인쇄 회로 기판 적층 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106550541A (zh) * 2015-09-16 2017-03-29 三星电机株式会社 印刷电路板及其制造方法
KR20180136607A (ko) * 2017-06-14 2018-12-26 대덕전자 주식회사 회로배선판 제조방법
KR101981135B1 (ko) * 2017-06-14 2019-05-23 대덕전자 주식회사 회로배선판 제조방법
CN110662369A (zh) * 2018-06-28 2020-01-07 庆鼎精密电子(淮安)有限公司 电路板及其制作方法
CN110662369B (zh) * 2018-06-28 2021-02-09 庆鼎精密电子(淮安)有限公司 电路板及其制作方法
CN109890150A (zh) * 2019-03-06 2019-06-14 江苏艾森半导体材料股份有限公司 一种高效率多层线路的制作工艺

Similar Documents

Publication Publication Date Title
JPH04309290A (ja) プリント配線板の製造方法
US20060102383A1 (en) Method of fabricating high density printed circuit board
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
KR100869049B1 (ko) 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100969439B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판의 제조방법
KR100843156B1 (ko) 풀 애디티브 인쇄 회로 기판 제조 방법
KR20170033191A (ko) 인쇄회로기판 및 그 제조 방법
JP6819608B2 (ja) 多層プリント配線基板及びその製造方法
KR101070798B1 (ko) 인쇄회로기판 및 그 제조방법
KR100455892B1 (ko) 빌드업 인쇄회로기판 및 이의 제조방법
KR101008929B1 (ko) 인쇄회로기판 제조방법
KR20100109698A (ko) 인쇄회로기판의 제조방법
US6555016B2 (en) Method of making multilayer substrate
KR20130079857A (ko) 회로기판의 비아 홀 형성방법
JP4045120B2 (ja) 多層プリント配線板とその製造方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JP2005236194A (ja) プリント配線板の製造方法
JP2004152935A (ja) 印刷配線板
KR20030037738A (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
KR20180129002A (ko) 회로배선판 제조방법
JP2003273510A (ja) プリント基板の製造方法
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20100021145A (ko) Pth를 이용하여 bvh를 형성하는 다층 연성인쇄회로 및 그 제조방법
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee