KR20180129002A - 회로배선판 제조방법 - Google Patents

Abstract

본 발명은 종래기술과 달리 추가의 전기화학적 동 도금 공정 없이 베이스 동박만을 사용해서 회로패턴을 형성하는 것을 요지로 하고 한다. 따라서 동 두께의 편차가 발생하는 것을 근본적으로 차단한다.

Description

회로배선판 제조방법{METHOD OF MANUFACTURING THE CIRCUIT BOARD}

본 발명은 회로 배선판 제조방법에 관한 것으로서, 특히 미세패턴의 회로배선판을 제조하는 기술에 관한 것이다.

현재 인쇄회로기판 업계에서는 회로배선판을 제조하기 위하여 서브트랙티브 공법(subtractive process) 또는 엠샙 공법(MSAP; modified semi-additive process) 공법을 주로 사용하고 있다.

서브트랙티브 공법은 양 표면에 베이스 동박이 피복된 CCL(copper cladded laminate) 기판을 원하는 부위에 천공을 해서 비아 홀(via hole)을 형성하고, 전면 동도금을 실시한 후 소정의 회로패턴에 따라 동도금 층을 식각함으로써 회로패턴을 전사하는 공법인데 텐팅 공법(tenting process)라고 칭하기도 한다. 엠샙 공법은 CCL 기판에 종자층(seed layer)를 피복한 후 회로를 형성하고자 하는 부위의 종자층 표면만을 노출하고 동도금을 실시해서 회로를 형성하는 공법이다.

종래기술에 따르면 상술한 서브트랙티브 공법과 엠샙 공법 중 어느 공법을 적용하더라도, 베이스 동박 위에 전기화학적 방법으로 소정의 두께의 동도금을 형성하여야 하므로, 동도금 단계에서 동(Cu) 두께 편차를 피할 수 없게 된다. 그 결과 두께 편차 및 공차로 인하여 식각이 균일하게 되지 않으므로, 미세회로 패턴을 형성하는데 기술적 어려움이 있다.

서브트랙티브 공법을 적용할 경우 최소 선폭/간격을 40/40 [㎛/㎛] 수준 이하로 하는 것이 어렵다고 판단하고 있으며, 엠샙 공법을 적용하더라도 최소 선폭/간격을 20/20 [㎛/㎛] 수준을 기술적 한계로 보고 있다.

최근 들어 집적화된 반도체 칩을 수용하기 위해서, 회로배선판은 최소 선폭/간격을 5/5 ~ 10/10 [㎛/㎛] 수준을 충족할 것이 요구되고 있다. 인쇄회로기판 업계에서는 팬 아웃 공법(Fan-out Process)이 관심을 끌고 있는데, 팬 아웃 공법은 반도체 패키지 제조에 적용되는 배선재배치(Redistributed layer) 공법을 응용한 공법으로서, 이를 적용한다 하더라도 5 ~ 10㎛의 틈새에 동 도금을 채우고 현상한 후 감광패턴(PR; photoresist)을 박리하여 벗겨내는 데 있어서, 기술적 어려움이 있다.

이를 미세 틈새 속에 동 도금을 수행하고, 현상하여 패턴을 전사하고, PR을 벗겨내기 위해서, 새로운 고가의 동도금/현상을 위한 약품을 사용해야 하고, 새로운 광학/도금 장비를 갖춘 라인을 건설하여야 하는 등 설비투자가 필요하다.

1. 대한민국 특허공개 제10-2009-0111380호. 2. 대한민국 특허공개 제10-2013-0016487호. 3. 대한민국 특허공개 제10-2011-0097322호. 4. 대한민국 특허공개 제10-2009-0087154호.

본 발명의 제1 목적은 최소 선폭/간격을 5/5 ~ 10/10 [㎛/㎛] 수준을 충족할 수 있는 미세 회로패턴(Ultra Fine Pattern)의 회로배선판을 제조하는 기술을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 새로운 설비투자 없이 기존의 설비를 이용해서 미세 회로패턴의 회로배선판을 제조하는 기술을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 종래기술과 달리 추가의 전기화학적 동 도금 공정 없이 베이스 동박만을 사용해서 회로패턴을 형성하는 것을 요지로 하고 한다. 따라서 동 두께의 편차가 발생하는 것을 근본적으로 차단한다.

즉, 종래기술은 어떤 공법이던지 공통적으로 베이스 동박(base copper) 위에 동도금층(plated copper)을 피복하는 것을 필수공정으로 하고 있는데 반하여, 본 발명은 베이스 동박(copper foil) 원박만을 가지고 회로패턴을 형성하는 것을 기술요지로 한다.

본 발명의 양호한 실시예로서 베이스 동박의 두께는 1.5㎛, 2㎛, 2.5㎛, 3㎛, 5㎛ 등 다양한 두께를 적용할 수 있다. 본 발명의 양호한 실시예로서 드럼에 동도금 처리하여 제작한 베이스 동박을 원박으로 사용할 수 있다.

본 발명은 베이스 동박을 서브트랙티브 공법을 사용해서 미세회로 패턴을 형성하고, 비아홀이 필요한 경우 베이스동박을 식각하는 단계에서 함께 개구하고 노출된 절연층을 레이저로 식각하는 콘포말 오프닝(conformal opening) 방식을 사용하여 비아홀을 형성한 후 동도금을 실시해서 통전시키는 기술을 제안한다.

본 발명에 있어서 동도금을 진행하는 동안에는 서브트랙티브 공법으로 제작한 미세패턴 위에 감광필름(PR)을 도포함으로써 미세패턴을 보호한다. 물론, 패드가 필요한 부위에는 위 동도금 과정에 베이스 동박 표면을 개구해서 동도금을 입힘으로써 충분한 동박 두께의 패드를 형성할 수 있다. 여기서 종래의 엠샙공정은 동도금 공정 자체가 패턴을 형성하기 위한 단계이었던 반면에, 본 발명은 비아홀 통전과 패드 동박 두께를 부풀리기 위한 공정단계에 불과하다.

본 발명은 베이스 동박을 사용해서 회로를 제작하므로 동박의 두께 편차가 거의 없어서 5/5 ~ 10/10 [㎛/㎛] 수준의 울트라 파인 패턴을 용이하게 구현하는 것을 가능하게 한다. 또한, 두꺼운 두께의 동 도금층이 필요한 패드 또는 비아홀 내벽의 경우에는 미세패턴과 별도로 작업이 수행되므로, 종래에 사용하였던 약품과 설비를 그대로 사용할 수 있는 장점이 있다.

도1a 내지 도1h은 본 발명에 따른 회로배선판 제조공법을 나타낸 도면.

이하, 첨부도면 도1a 내지 도1h를 참조하여 본 발명에 따른 회로배선판 제조공법을 상세히 설명한다.

본 발명은 회로배선판을 제작하는 방법에 있어서, (a) 제1 동박회로가 형성된 기판 위에 절연층과 동박을 적층 라미네이트 하는 단계; (b) 소정의 회로패턴에 따라 상기 동박을 식각해서 제2 동박회로를 제작하는 단계; (c) 상기 동박을 선택적으로 식각해서 패드를 제작할 부위와 상기 제1 동박회로와 제2 동박회로를 통전할 비아홀 제작을 위한 부위를 개구하는 단계; (d) 상기 단계(c)의 개구 과정에 따라 표면이 노출된 비아홀 형성 부위의 절연층을 식각하여 비아홀을 형성하는 단계; (e) 상기 제2 동박회로는 가리고, 상기 패드를 제작할 부위와 비아홀 부위만 을 노출하도록, 마스크를 피복하고 동도금을 실시해서 동박 패드와 동으로 충진된 비아홀을 형성하는 단계; 및 (f) 상기 단계(e)의 마스크를 박리하여 제거하는 단계를 포함하는 회로배선판 제조방법을 제공한다.

도1a는 본 발명에 따른 미세회로패턴 제조공법을 적용하기 위한 시작재(starting material)를 개략적으로 예시한 실시예 도면이다. 본 발명에 따른 신공법을 적용하기 위한 시작재로서 엠샙(MSAP) 공법으로 제작한 내층(100)을 사용할 수 있다.

도1a를 참조하면, 중앙에 에폭시 레진 계열의 절연재(140)를 구비하고 양 표면에 동박 회로(110, 130)가 형성되어 있으며, 상층의 동박 회로(110)와 하층의 동박 회로(130)는 비아홀(120)로 연결되어 있다. 도1a에 도시된 내층(100)의 동박 회로의 선폭/간격은 종래기술에 따른 것으로서, 예를 들어 종래기술에 따른 엠샙 공법을 적용한 20/20 [㎛/㎛] 디자인 룰의 동박회로일 수 있다.

이하에서는 본 발명의 양호한 실시예로서, 4층 회로기판의 외층 즉 제1층과 제4층을 본 발명에 따른 공법을 적용하여 선폭/간격 5/5 ~ 10/10 [㎛/㎛] 수준의 미세 회로패턴(Ultra Fine Pattern)을 구현하는 공법을 예시하지만, 반드시 이에 국한 필요는 없다. 이 경우, 도1a에 도시한 시작재(100) 표면의 동박회로(110, 120)는 각각 제2층과 제3층을 구성하게 된다.

도1b를 참조하면, 표면에 동박 회로가 형성된 내층(100)의 양 표면에 절연층(210)과 동박(220)을 적층하여 라미네이트 한다. 본 발명의 양호한 실시예로서, 동박적층판(resin coated copper; RCC)를 사용할 수 있다. 이때에 동박(220)의 두께는 3 ~ 5 ㎛ 수준의 얇은 동박일 수 있으며, 균일성이 확보되는 베이스동박이다.

도1c를 참조하면, 본 명세서에서 베이스 동박이라 칭하는 동박(230)을 소정의 회로패턴을 전사해서 미세패턴의 동박 회로(230)를 제작한다. 미세회로 패턴을 구현하기 위하여 서브트랙티브 공법( 텐팅 공법 )을 적용할 수 있다. 본 발명의 경우에는 동박(220)의 두께가 수 마이크로미터 수준이고 베이스동박이므로 두께 균일성이 보장되므로, 텐팅공법으로 식각을 하더라도 수 마이크로미터 수준의 회로패턴을 제작하는 것이 가능한 것이다.

본 발명의 경우에는, 도1c의 단계에서, 종래기술과 달리 비아홀을 제작하기 위한 천공 부위에 전기화학 동도금을 실시하지 않는 특징이 있음에 유의한다.

도1d를 참조하면, 내층의 동박회로(110, 130)와 전기적으로 통전하기 위하여 비아홀을 제작한다. 본 발명의 양호한 실시예로서, 도1c의 미세회로 패턴을 제작하는 단계와 동시에, 동박(220)을 텐팅 공법으로 식각해서 비아홀을 위한 개구부(240)를 형성할 수 있다. 개구부(240)를 형성하고 나면 CO₂ 레이저와 같은 레이저 드릴 공법을 이용해서 콘포말 오프닝 공법(conformal opening etch)을 수행하여 선택적 위치에 비아홀을 제작할 수 있다.

도1e를 참조하면, 본 발명에 따라 5/5 ~ 10/10 [㎛/㎛] 수준의 미세 패턴(Ultra fine pattern)이 형성된 동박 회로(230) 위에 마스크(300)를 피복한다. 이때에 동도금이 필요한 부위, 예를 들어 패드(PAD)를 제작할 부위(320) 또는 비아홀(VIA HOLE)을 형성할 부위(310)는 마스크(300)으로 가리지 아니하고 표면을 노출하여 동도금이 될 수 있도록 한다. 본 발명에 따른 마스크(300)는 미세 패턴 제작을 요구하지 않으므로 종래의 감광제(PR)을 사용할 수 있다.

도1f를 참조하면, 마스크(300)을 덮은 상태에서 동도금을 실시해서 두꺼운 동도금이 필요한 패드(420)와 비아홀(410) 내벽 동도금을 실시한다. 본 발명의 경우, 울트라 파인 패턴은 이미 제작되었으며, 본 단계에서 전기화학 동 도금을 수행해야 하는 틈새가 수 마이크로미터 수준의 미세패턴이 아니므로, 새로운 약품과 설비가 필요하지 않다.

도1g를 참조하면, 도금 마스크로 사용하였던 마스크(300)를 박리한다. 이때에 미세패턴이 아니므로 종래에 사용하였던 약품을 사용하여도 감광제(PR)의 박리가 용이하다. 도1h를 참조하면, 최종적으로 솔더레지스트(500)를 선택적으로 프린트해서 제1층과 제4층의 회로를 보호한다.

전술한 내용은 후술할 발명의 특허청구범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허청구범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

본 발명은 베이스 동박을 사용해서 회로를 제작하므로 동박의 두께 편차가 거의 없어서 5/5 ~ 10/10 [㎛/㎛] 수준의 울트라 파인 패턴을 용이하게 구현하는 것을 가능하게 한다. 또한, 두꺼운 두께의 동 도금층이 필요한 패드 또는 비아홀 내벽의 경우에는 미세패턴과 별도로 작업이 수행되므로, 종래에 사용하였던 약품과 설비를 그대로 사용할 수 있는 장점이 있다.

Claims (2)

1. 회로배선판을 제작하는 방법에 있어서,
   (a) 제1 동박회로가 형성된 기판 위에 절연층과 동박을 적층 라미네이트 하는 단계;
   (b) 소정의 회로패턴에 따라 상기 동박을 식각해서 제2 동박회로를 제작하는 단계;
   (c) 상기 동박을 선택적으로 식각해서 패드를 제작할 부위와 상기 제1 동박회로와 제2 동박회로를 통전할 비아홀 제작을 위한 부위를 개구하는 단계;
   (d) 상기 단계(c)의 개구 과정에 따라 표면이 노출된 비아홀 형성 부위의 절연층을 식각하여 비아홀을 형성하는 단계;
   (e) 상기 제2 동박회로는 가리고, 상기 패드를 제작할 부위와 비아홀 부위만 을 노출하도록, 마스크를 피복하고 동도금을 실시해서 동박 패드와 동으로 충진된 비아홀을 형성하는 단계; 및
   (f) 상기 단계(e)의 마스크를 박리하여 제거하는 단계
   를 포함하는 회로배선판 제조방법.
2. 제1항에 있어서, 상기 단계(b)와 상기 단계(c)를 동시에 1개 공정으로 실시하는 것을 특징으로 하는 회로배선판 제조방법.

Images