CN106550541A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN106550541A
CN106550541A CN201610370758.3A CN201610370758A CN106550541A CN 106550541 A CN106550541 A CN 106550541A CN 201610370758 A CN201610370758 A CN 201610370758A CN 106550541 A CN106550541 A CN 106550541A
Authority
CN
China
Prior art keywords
insulating barrier
circuit board
printed circuit
cavity
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610370758.3A
Other languages
English (en)
Inventor
李在彦
李政韩
朴真吾
曹正铉
白龙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106550541A publication Critical patent/CN106550541A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种印刷电路板及其制造方法。所述印刷电路板可包括：第一绝缘层，位于芯层上，并且包含光敏材料；第二绝缘层，位于第一绝缘层上，并且包含具有增强材料的材料；空腔，形成在第一绝缘层和第二绝缘层中。

Description

印刷电路板及其制造方法
本申请要求于2015年9月16日在韩国知识产权局提交的第10-2015-0131215号韩国专利申请的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
下面的描述涉及一种印刷电路板及其制造方法。
背景技术
响应于对具有较小尺寸和较高性能的半导体封装件的需求，已经开发了各种类型的板。近来，空腔板(cavity board technology)技术已经发展为嵌入技术的上一步。这样的空腔板技术使得从传统的单面安装板形成双面安装板。当使用空腔板时，空腔可形成在双面安装板的一个表面中，以安装裸片或组件。这样的空腔板通过使用作为保护层的干膜抗蚀剂(DFR)阻挡层而形成。当使用DFR阻挡层制备空腔板时，DFR阻挡层应被设计为不与半固化片接触，以避免当DFR阻挡层和半固化片彼此反应时会产生DFR残留物。此外，半固化片会导致树脂流动，这会需要阻焊层形成为具有特定的最小厚度。为此，可使用光刻工艺来制备空腔板，所述空腔板使用光敏介电材料来取代半固化片。
发明内容
提供该发明内容以简化形式来介绍选择的构思，以下在具体实施方式中进一步描述该构思。本发明内容无意限定所要求保护的主题的主要特征或必要特征，也无意用于帮助确定所要求保护的主题的范围。
根据总的方面，一种印刷电路板可包括：第一绝缘层，位于芯层上，并且包含光敏材料；第二绝缘层，位于第一绝缘层上，并且包含增强材料；空腔，形成在第一绝缘层和第二绝缘层中。
在实施例中，印刷电路板还包括在空腔中形成在芯层上的导电图案。
在实施例中，第二绝缘层包括半固化片，所述半固化片具有层压在半固化片的一个表面上的铜箔。
在实施例中，印刷电路板还包括位于第二绝缘层上的阻焊层。
在实施例中，印刷电路板还包括位于导电图案上的表面处理层。
根据总的方面，一种用于制造印刷电路板的方法可包括：在芯层上设置包含光敏材料的第一绝缘层；在第一绝缘层中形成第一空腔；在由包含增强材料的材料形成的第二绝缘层中形成与第一空腔对应的第二空腔；将第二绝缘层设置在第一绝缘层上。
在实施例中，设置第一绝缘层的步骤包括在芯层上层压光敏材料。
在实施例中，设置第二绝缘层的步骤包括在第一绝缘层上层压第二绝缘层。
在实施例中，形成第一空腔的步骤包括对第一绝缘层的部分进行曝光并以化学方法去除第一绝缘层的所述部分。
在实施例中，所述方法还包括：在第一绝缘层中形成第一空腔之后，在第一空腔的内部层压被构造为覆盖导电图案的保护层。第一空腔可将形成在芯层上的导电图案暴露。
在实施例中，所述方法还包括：在第一绝缘层上设置第二绝缘层之后，去除保护层。
在实施例中，保护层的高度等于或小于第一绝缘层的高度。
在实施例中，第二绝缘层为半固化片，所述半固化片具有层压在半固化片的一个表面上的铜箔。
在实施例中，形成第二空腔的步骤包括对半固化片材料的一部分进行冲孔。
在实施例中，第二绝缘层的一部分比第一空腔的区域大。
在实施例中，对第二绝缘层的比第一空腔的所述区域大的所述部分进行冲孔。
在实施例中，所述方法还包括在第二绝缘层上形成阻焊层。
在实施例中，所述方法还包括在导电图案上形成表面处理层。
在另一总的方面中，一种印刷电路板可包括：第一绝缘层，设置在芯层上；第二绝缘层，设置第一绝缘层上；空腔，位于第一绝缘层和第二绝缘层中。所述空腔将存在于芯层上的导电图案暴露，并且被构造为使得内部芯片能够与导电图案接触。
在实施例中，第一绝缘层包含与干膜抗蚀剂(DFR)膜不反应的光敏材料，第二绝缘层包含增强材料。
其它特征和方面将通过下面的具体实施方式、附图和权利要求而明显。
附图说明
图1示出了根据实施例的印刷电路板的截面图。
图2示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图3示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图4示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图5示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图6示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图7示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图8示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图9示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图10示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图11示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图12示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图13示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图14示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图15示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图16示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图17示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图18示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
图19示出了根据实施例的使用用于制造印刷电路板的方法制造的印刷电路板的截面图。
在整个附图和具体实施方式中，除非另外地描述或提供，否则相同的标号指示相同的元件、特征和结构。附图可不按照比例绘制，为了清楚、说明和便利起见，可夸大附图中元件的相对尺寸、比例和描绘。
具体实施方式
提供以下的具体实施方式，以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种改变、变型以及等同物对于本领域的普通技术人员来说将是明显的。在此描述的操作的顺序仅仅是示例，而且其并不局限于在此阐述的，而是除了必须以特定顺序进行的操作之外，可做出对于本领域的普通技术人员将是明显的改变。此外，为了更加清楚和简洁，可省略本领域的普通技术人员公知的功能和结构的描述。
在此描述的特征可按照不同的形式实施，并且不应该被解释为局限于在此描述的示例。更确切地说，提供在此描述的示例，以使本公开是彻底的、完整的，并且将本公开的全部范围传达给本领域的普通技术人员。
将理解的是，虽然可在此使用术语“第一”、“第二”、“第三”、“第四”等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可称作第二元件，类似地，第二元件可称作第一元件。类似地，当描述方法包括一系列的步骤时，所述步骤的顺序不一定是所述步骤应该按所述顺序执行的顺序，可省略任意的技术步骤和/或可将在此未公开的其它任意步骤添加至所述方法。
说明书中使用的术语仅意于描述特定实施例，并且将绝不限制本公开。除非另外明确地使用，否则单数表述包括复数意义。在本说明书中，诸如“包括”或“由......构成”的表述意于指示特征、数字、步骤、操作、元件、部分或它们的组合，而不应被解释为排除一个或更多个其它特征、数字、步骤、操作、元件、部分或它们的组合的任何存在或可能性。
在合适的环境下，在此使用的术语可以按照在此示出并描述的不同的方向可互换地使用。将理解的是，当元件被称为“连接”或“结合”到另一元件时，元件可直接连接或结合到另一元件，或者可存在中间元件。相比之下，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。
在下文中，将参照附图详细描述本公开的特定实施例。
图1示出了示例印刷电路板的截面图。
参照图1，根据示例的印刷电路板100可包括芯层10、第一绝缘层20、第二绝缘层30、空腔40、导电图案50、阻焊层60和表面处理层70。
芯层10可形成在印刷电路板100的中部，以保持抵抗板的翘曲问题的稳定性。芯层10可由诸如以用于覆铜板或中介层的硅、玻璃或陶瓷为例的材料形成。然而，用于形成芯层10的材料可不限于此。
如图1所示，导电图案50形成在芯层10上。导电图案可由合适的导电材料(诸如以铜、金、铝或银为例)形成。过孔可形成在芯层10中，以连接形成在芯层10的上表面和下表面上的导电图案50。
至少一个第一绝缘层20形成在芯层10的上表面、下表面或上表面和下表面这二者上。在实施例中，第一绝缘层20由光敏材料形成。例如，第一绝缘层20可由包含(但不限于)光敏聚羟基苯乙烯(PHS)、光敏聚苯并恶唑(PBO)、光敏聚酰亚胺(PI)、光敏苯并环丁烯(BCB)、光敏聚硅氧烷、光敏环氧树脂、酚醛清漆树脂或它们的组合的光敏材料形成。在实施例中，选择由光敏材料形成的第一绝缘层20，以防止DFR残留物以及与电路相关的其它缺陷。换句话说，选择第一绝缘层20以与DFR膜不反应。
至少一个第二绝缘层30形成在第一绝缘层20的上表面上。将理解的是，当第二绝缘层30形成在绝缘层20的上表面上时，第二绝缘层30可直接形成在第一绝缘层20上，或者可存在一个或更多个中间层。
在实施例中，第二绝缘层30由例如包含(但不限于)诸如玻璃布或无机填料的增强材料的树脂的非光敏材料形成。例如，第二绝缘层30可形成为半固化片。在另一实施例中，第二绝缘层30形成为其上层压有铜箔以形成电路图案的半固化片。在这样的实施例中，第二绝缘层30的增强材料可提供减小翘曲的效果。
空腔40可形成在第一绝缘层20和第二绝缘层30中。在一些实施例中，空腔40包括：第一空腔41，被包括在第一绝缘层20中；第二空腔42，被包括在第二绝缘层30中。这里，第一空腔41可通过曝光和显影工艺而形成。
在实施例中，导电图案50在空腔40的内部形成在芯层10的上表面上。在实施例中，导电图案50通过光刻工艺而形成。具体地讲，导电图案50可通过盖孔工艺(tenting process)而形成。由于导电图案50形成在第一绝缘层20和第二绝缘层30的空腔40的内部中，因此芯片可安装在第一绝缘层20和第二绝缘层30的空腔的内部，从而减小装配的印刷电路板的高度(厚度)。
在实施例中，阻焊层60形成在第二绝缘层30上，以选择性地暴露导电图案50。在这样的实施例中，阻焊层60可覆盖并保护导电图案，以防止在安装组件时可能由焊料引起的任何意外的连接。阻焊层60可因此用于防止电路图案的短路、腐蚀或污染并且保护印刷电路板的电路免受外部冲击和化学物质的影响。
在实施例中，表面处理层70形成在导电图案50的上表面上。例如，表面处理层70可通过无电镀镍浸金(ENIG)方法或无电镀镍钯浸金(ENEPIG)方法形成。在各种实施例中，表面处理层70可包含Au、Pd-P、Ni-P或Cu层，但不限于此。
图2至图19示出了用于制造图1中的印刷电路板的方法的示例。
图2至图4示出了在芯层上形成图案的示例。
参照图2，根据示例的用于制造印刷电路板100的方法包括获得涂覆有铜箔的芯层10。
参照图3，所述方法还包括使用任何合适的技术在芯层10中形成通孔55。例如，可使用激光钻机来形成通孔55。在实施例中，激光钻机可包括二氧化碳(CO2)激光器、YAG激光器、准分子激光器或它们的组合，无需进行限制。
参照图4，使用合适的技术在芯层10上形成电路图案11。例如，可通过光刻工艺来形成电路图案11。具体地讲，可通过盖孔工艺来形成电路图案11。在一些实施例中，盖孔工艺为减成的蚀刻工艺。在这样的实施例中，在形成于通孔55中的过孔上形成抗蚀剂，以避免在蚀刻工艺的过程中对过孔进行蚀刻。
图5至图12示出了在第一绝缘层20上形成图案的示例。
图5和图6示出了在芯层10的上表面上层压由光敏材料形成的第一绝缘层20并且在第一绝缘层20的上表面中形成第一空腔41。
例如，可使用光刻技术来形成第一空腔41。首先，将光敏材料通过合适的光掩模暴露于紫外线，然后以化学方法进行显影，以去除光敏材料的被暴露的(正性抗蚀剂)部分或未被暴露的(负性抗蚀剂)的部分。在一些实施例中，第一绝缘层20由正型(positive-type)光敏材料形成。在曝光工艺的过程中，在被暴露的部分中的正型光敏材料的光聚合物的键被破坏。然后利用显影工艺来去除光聚合物的被暴露的部分。另一方面，在其它实施例中，第一绝缘层20由负型(negative-type)光敏材料形成。被暴露的部分中的负型光敏材料的分子进行光聚合反应。在固化工艺之后，使负型光敏材料的被暴露的部分硬化。然后，利用显影工艺来去除被硬化的部分。在一些实施例中，第一绝缘层20的一部分由正型光敏材料形成，其余部分由负型光敏材料形成。
图7示出了形成在第一绝缘层20的上表面上的镀层21。在实施例中，使用无电镀Cu工艺来形成镀层21。可使用除了Cu之外(或替代Cu)的任何导电金属来进行镀覆工艺。
图8示出了使用层压操作在第一绝缘层20的上表面上形成的膜22。在实施例中，膜22为DFR膜。
图9示出了对膜22上的抗蚀层进行曝光(通过合适的光掩模)和显影的结果。
图10示出了形成在第一绝缘层20的上表面上的电路图案23。可通过通常用于在电路板上形成电路图案的盖孔工艺、半加成工艺(SAP)或模拟半加成工艺(MSAP)来形成电路图案23。在实施例中，通过电解镀Cu工艺来形成电路图案23。
图11示出了根据实施例的在制造印刷电路板的方法中对膜22进行去膜操作的结果。
图12示出了根据实施例的在制造印刷电路板的方法中去除镀层21之后的印刷电路板。可通过闪蚀(flash etching)工艺来去除镀层21。闪蚀工艺可利用诸如以通过无电镀覆获得的铜层与通过电解镀覆获得的铜层之间的Cu粒径和Cu颗粒密度为例的结构差异，选择性地去除通过无电镀Cu而形成的镀层21。
图13至图17示出了根据实施例的在制造印刷电路板的方法中在层压第二绝缘层并在第二绝缘层上形成图案之后的印刷电路板。
参照图13，在去除镀层21之后，可在芯层10上层压保护层80。在实施例中，保护层80为DFR膜。保护层80的厚度可等于或小于第一绝缘层20的厚度。由于在这样的工艺中，保护层80和第二绝缘层30彼此不接触，因此避免了DFR残留物以及与电路相关的其它缺陷。
图14示出了根据实施例的在制造印刷电路板的方法中在用于设置第二绝缘层30的层压操作之后的印刷电路板的截面。第二绝缘层30可以是其上可层压有铜箔的半固化片。
在一些实施例中，层压有其中的半固化片材料被冲孔的第二绝缘层30。在一些实施例中，层压有其被冲孔的宽度比保护层80的宽度宽的第二绝缘层30。由于半固化片流动性低，因此在第二绝缘层30为半固化片的实施例中，即使层压有其被冲孔的宽度比保护层80的宽度宽的第二绝缘层30，绝缘层30的宽度也可对应于空腔40的宽度。
图15示出了根据实施例的在制造印刷电路板的方法中对铜箔31进行蚀刻操作之后的印刷电路板。在实施例中，蚀刻操作包括(或随后是)通过激光钻孔工艺使第二绝缘层30图案化并对其进行钻孔。
图16示出了根据实施例的在制造印刷电路板的方法中在第二绝缘层30中形成过孔32之后的印刷电路板。例如，通过镀Cu工艺来形成过孔32。过孔32可连接形成在第二绝缘层30的上表面和下表面上的电路图案33。
图17示出了根据实施例的在制造印刷电路板的方法中在第二绝缘层30上形成电路图案33之后的印刷电路板。可使用诸如以光刻工艺为例的任何合适的工艺来形成电路图案33。在一些实施例中，通过盖孔工艺来形成电路图案33。
图18和图19示出了对其中层压有第一绝缘层20和第二绝缘层30的印刷电路板进行表面处理的示例。
图18示出了根据实施例的在制造印刷电路板的方法中在第二绝缘层30上层压阻焊层60之后的印刷电路板。
图19示出了根据实施例的在制造印刷电路板的方法中去除保护层80并层压表面处理层70以保护电路图案33和导电图案50之后的印刷电路板。例如，可通过无电镀镍浸金(ENIG)方法或无电镀镍钯浸金(ENEPIG)方法来形成表面处理层70。
由于第一绝缘层20由与保护层80不反应的材料形成，因此根据示例的印刷电路板不会产生DFR残留物以及导致与电路相关的其它缺陷。
由于第二绝缘层30由具有高刚度的材料形成以包围第一绝缘层20，因此根据示例的印刷电路板可提供减小翘曲的效果。
根据示例的印刷电路板可通过在第一绝缘层20和第二绝缘层30的内部形成空腔40而减小整体厚度。
虽然本公开包括具体示例，但是对本领域的普通技术人员将明显的是，在不脱离权利要求以及其等同物的精神和范围的情况下，可在形式和细节方面对这些示例做出各种改变。在此描述的示例仅被视为描述意义，而非出于限制的目的。在每个示例中的特征或方面的描述被视为适用于其它示例中的相似的特征或方面。例如，如果按照不同的顺序执行所描述的技术、和/或如果按照不同的方式来组合所描述的系统、结构、装置或电路中的组件、和/或由其它组件或其等同物来替换或增补所描述的系统、结构、装置或电路中的组件，则可实现合理的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且权利要求及其等同物的范围内的全部改变将被理解为包括在本公开中。

Claims (20)

1.一种印刷电路板，包括：
第一绝缘层，位于芯层上，并且包含光敏材料；
第二绝缘层，位于第一绝缘层上，并且包含增强材料；
空腔，形成在第一绝缘层和第二绝缘层中。
2.如权利要求1所述的印刷电路板，所述印刷电路板还包括在空腔中形成在芯层上的导电图案。
3.如权利要求1所述的印刷电路板，其中，第二绝缘层为半固化片，其中，所述半固化片具有层压在所述半固化片的一个表面上的铜箔。
4.如权利要求1所述的印刷电路板，所述印刷电路板还包括位于第二绝缘层上的阻焊层。
5.如权利要求2所述的印刷电路板，所述印刷电路板还包括位于导电图案上的表面处理层。
6.一种用于制造印刷电路板的方法，所述方法包括：
在芯层上设置包含光敏材料的第一绝缘层；
在第一绝缘层中形成第一空腔；
在由包含增强材料的材料形成的第二绝缘层中形成与第一空腔对应的第二空腔；
将第二绝缘层设置在第一绝缘层上。
7.如权利要求6所述的方法，其中，设置第一绝缘层的步骤包括在芯层上层压光敏材料。
8.如权利要求6所述的方法，其中，设置第二绝缘层的步骤包括在第一绝缘层上层压第二绝缘层。
9.如权利要求6所述的方法，其中，形成第一空腔的步骤包括对第一绝缘层的部分进行曝光并以化学方法去除第一绝缘层的所述部分。
10.如权利要求6所述的方法，所述方法还包括：在第一绝缘层中形成第一空腔之后，在第一空腔的内部层压被构造为覆盖导电图案的保护层，其中，导电图案形成在芯层上，第一空腔将导电图案暴露。
11.如权利要求10所述的方法，所述方法还包括：在第一绝缘层上设置第二绝缘层之后，去除保护层。
12.如权利要求10所述的方法，其中，保护层的高度等于或小于第一绝缘层的高度。
13.如权利要求6所述的方法，其中，第二绝缘层为半固化片，所述半固化片具有层压在半固化片的一个表面上的铜箔。
14.如权利要求13所述的方法，其中，形成第二空腔的步骤包括对半固化片材料的一部分进行冲孔。
15.如权利要求6所述的方法，其中，第二绝缘层的一部分比第一空腔的区域大。
16.如权利要求15所述的方法，其中，对第二绝缘层的比第一空腔的所述区域大的所述部分进行冲孔。
17.如权利要求6所述的方法，所述方法还包括在第二绝缘层上形成阻焊层。
18.如权利要求10所述的方法，所述方法还包括在导电图案上形成表面处理层。
19.一种印刷电路板，包括：
第一绝缘层，设置在芯层上；
第二绝缘层，设置在第一绝缘层上；
空腔，位于第一绝缘层和第二绝缘层中，空腔将存在于芯层上的导电图案暴露，
其中，空腔被构造为使内部芯片能够与导电图案接触。
20.如权利要求19所述的印刷电路板，其中，第一绝缘层包含与干膜抗蚀剂膜不反应的光敏材料，第二绝缘层包含增强材料。
CN201610370758.3A 2015-09-16 2016-05-30 印刷电路板及其制造方法 Pending CN106550541A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0131215 2015-09-16
KR1020150131215A KR20170033191A (ko) 2015-09-16 2015-09-16 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN106550541A true CN106550541A (zh) 2017-03-29

Family

ID=58257667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610370758.3A Pending CN106550541A (zh) 2015-09-16 2016-05-30 印刷电路板及其制造方法

Country Status (3)

Country Link
US (1) US20170079142A1 (zh)
KR (1) KR20170033191A (zh)
CN (1) CN106550541A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110545635A (zh) * 2018-05-29 2019-12-06 鹏鼎控股(深圳)股份有限公司 多层电路板的制作方法
TWI736935B (zh) * 2019-04-24 2021-08-21 大陸商宏啟勝精密電子（秦皇島）有限公司 電路板製作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
EP3723459A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with high passive intermodulation (pim) performance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701802B2 (ja) * 1995-07-17 1998-01-21 日本電気株式会社 ベアチップ実装用プリント基板
KR100869049B1 (ko) * 2007-06-25 2008-11-17 대덕전자 주식회사 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법
US20080296056A1 (en) * 2007-05-31 2008-12-04 Victor Company Of Japan, Ltd. Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
CN103731979A (zh) * 2012-10-16 2014-04-16 三星电机株式会社 混合层压基板、其制造方法和封装基板
WO2015111922A1 (ko) * 2014-01-22 2015-07-30 엘지이노텍 주식회사 매립형 인쇄회로기판

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69730940T2 (de) * 1996-07-12 2005-03-10 Fujitsu Ltd., Kawasaki Verfahren zur herstellung einer halbleiteranordnung
JP3580688B2 (ja) 1997-12-25 2004-10-27 京セラ株式会社 積層セラミック回路基板の製造方法
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
TW200952142A (en) * 2008-06-13 2009-12-16 Phoenix Prec Technology Corp Package substrate having embedded semiconductor chip and fabrication method thereof
JP4816829B2 (ja) * 2009-12-24 2011-11-16 大日本印刷株式会社 回路基板、回路基板の製造方法、サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ
TW201446083A (zh) * 2013-05-17 2014-12-01 Microcosm Technology Co Ltd 垂直導電單元及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701802B2 (ja) * 1995-07-17 1998-01-21 日本電気株式会社 ベアチップ実装用プリント基板
US20080296056A1 (en) * 2007-05-31 2008-12-04 Victor Company Of Japan, Ltd. Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
KR100869049B1 (ko) * 2007-06-25 2008-11-17 대덕전자 주식회사 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법
CN103731979A (zh) * 2012-10-16 2014-04-16 三星电机株式会社 混合层压基板、其制造方法和封装基板
WO2015111922A1 (ko) * 2014-01-22 2015-07-30 엘지이노텍 주식회사 매립형 인쇄회로기판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110545635A (zh) * 2018-05-29 2019-12-06 鹏鼎控股(深圳)股份有限公司 多层电路板的制作方法
CN110545635B (zh) * 2018-05-29 2021-09-14 鹏鼎控股(深圳)股份有限公司 多层电路板的制作方法
TWI736935B (zh) * 2019-04-24 2021-08-21 大陸商宏啟勝精密電子（秦皇島）有限公司 電路板製作方法

Also Published As

Publication number Publication date
KR20170033191A (ko) 2017-03-24
US20170079142A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
US5258094A (en) Method for producing multilayer printed wiring boards
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
KR20000047653A (ko) 두 개의 신호 플레인과 한 개의 전원 플레인을 갖는 회로기판
US20080115961A1 (en) Printed circuit board and manufacturing method thereof
CN100551206C (zh) 制造刚柔印刷电路板的方法
CN106550541A (zh) 印刷电路板及其制造方法
US7277005B2 (en) Printed circuit board including embedded resistor and method of fabricating the same
US20060102383A1 (en) Method of fabricating high density printed circuit board
US20090139086A1 (en) Method for manufacturing printed circuit board
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100905574B1 (ko) 인쇄회로기판의 제조방법
KR20120069987A (ko) 인쇄회로기판의 제조방법
KR100869049B1 (ko) 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법
JP3624423B2 (ja) プリント配線板およびその製造方法
KR20120120789A (ko) 인쇄회로기판의 제조방법
KR100754061B1 (ko) 인쇄회로기판의 제조방법
JP4452232B2 (ja) プリント配線基板及びその製造方法
KR101715941B1 (ko) 인쇄회로기판의 제조 방법
US20150053469A1 (en) Printed circuit board and method of manufacturing the same
KR101996930B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101086838B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR102160657B1 (ko) 열경화성 절연재를 이용한 초박형 인쇄회로기판 및 그 제조 방법
KR101144573B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20240041712A (ko) 회로 기판의 비아 홀 형성 방법
JPH1051151A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170329

RJ01 Rejection of invention patent application after publication