KR101996930B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101996930B1
KR101996930B1 KR1020120109927A KR20120109927A KR101996930B1 KR 101996930 B1 KR101996930 B1 KR 101996930B1 KR 1020120109927 A KR1020120109927 A KR 1020120109927A KR 20120109927 A KR20120109927 A KR 20120109927A KR 101996930 B1 KR101996930 B1 KR 101996930B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
adhesive
insulating
delete delete
Prior art date
Application number
KR1020120109927A
Other languages
English (en)
Other versions
KR20140044035A (ko
Inventor
이우영
정원석
권명재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120109927A priority Critical patent/KR101996930B1/ko
Publication of KR20140044035A publication Critical patent/KR20140044035A/ko
Application granted granted Critical
Publication of KR101996930B1 publication Critical patent/KR101996930B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 유리 섬유가 함침된 수지로 형성되는 절연층, 그리고 상기 절연층의 상부 또는 하부에 형성되는 회로패턴을 포함하며, 상기 절연층은 상기 수지 내에 복수의 접착볼이 분산되어 있는 인쇄회로기판을 제공한다. 따라서, 절연층 내에 접착제가 포함된 접착볼을 분산하여 크랙 발생 시에 상기 접착제가 중합하여 크랙을 메울 수 있다. 따라서, 화학 공정 진행 시에 크랙에 대한 손상을 방지할 수 있어 소자 신뢰성이 향상된다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
최근에는 각 부품을 인쇄회로기판 내에 매립하여 실장하는 임베디드(embedded) 인쇄회로기판이 제공되고 있다.
임베디드 회로 기판의 경우 부품을 매립하기 위하여 절연층을 제거하는 공정이 진행된다. 이때 상기 절연층이 CCL(copper claded laminate)인 경우, 드릴 공정 등에 의해 유리 섬유가 손상되어 석영 가루가 발생하며, 유리 섬유 가닥이 돌출되는 burr 현상이 발생한다. 또한, burr가 발생함에 따라 형상이 뒤틀리거나 이물이 발생하며, 공정 도중 크랙이 발생하는 경우에는 화학 약품등에 의해 손상을 받을 수 있다.
실시예는 절연층을 식각 시에 발생하는 크랙을 줄일 수 있는 임베디드 인쇄회로기판의 제조 방법을 제공한다.
실시예는 유리 섬유가 함침된 수지로 형성되는 절연층, 그리고 상기 절연층의 상부 또는 하부에 형성되는 회로패턴을 포함하며, 상기 절연층은 상기 수지 내에 복수의 접착볼이 분산되어 있는 인쇄회로기판을 제공한다.
한편, 실시예는 수지 내에 유리 섬유를 함침하여 절연층을 준비하는 단계, 그리고 상기 절연층의 상부 또는 하부에 회로패턴을 형성하는 단계를 포함하며, 상기 절연층은 상기 수지 내에 접착볼을 분산하여 형성하는 인쇄회로기판의 제조 방법을 제공한다.
본 발명에 따르면, 절연층 내에 접착제가 포함된 접착볼을 분산하여 크랙 발생 시에 상기 접착제가 중합하여 크랙을 메울 수 있다. 따라서, 화학 공정 진행 시에 크랙에 대한 손상을 방지할 수 있어 소자 신뢰성이 향상된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 20는 도 1의 인쇄회로기판을 제조하는 방법을 나타내는 단면도이다.
도 21은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.
도 22 내지 도 27은 도 21의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 28 및 도 29는 본 발명의 효과를 나타내는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 절연층을 제거하는 인쇄회로기판에서 크랙을 줄일 수 있는 방법을 제시한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 1을 참고하면, 본 발명에 따른 인쇄회로기판(100)은 제1 절연층(110), 상기 제1 절연층(110) 위/아래에 형성되는 내부 회로패턴(121), 상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165), 제2 및 제3 절연층(160, 165) 위에 형성되어 있는 외부 회로패턴(175) 및 커버 레이(180)를 포함하며, 인쇄회로기판(100) 내에 매립되어 있는 복수의 전자 소자(200)를 포함한다.
상기 제 1 내지 제3 절연층(110, 160, 165)는 절연 플레이트를 형성하며, 열경화성 또는 열가소성 고분자 수지에 유리 섬유가 함침된 기판일 수 있으며, 고분자 수지는 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 제 1 내지 제3 절연층(110, 160, 165)는 서로 다른 물질로 형성될 수 있으며, 일예로 제1 절연층(110)은 유리 섬유를 포함하는 함침 기판이고, 제2 및 제3 절연층(160, 165)은 수지만으로 형성되어 있는 절연시트일 수 있다.
상기 제1 절연층(110)은 유리 섬유(113)를 포함하는 함침 기판으로서, 수지 내에 필러 및 접착볼(112)(112)을 포함한다.
상기 필러는 무기재로 형성되며, SiO2, AlN, Al2O3 등일 수 있다.
상기 접착볼(112)은 캡슐 내에 접착제를 함유하며, 캡슐은 수지 물질로서, 우레아-포름 알데히드일 수 있고, 접착제로는 DCPD(dicvclopentadiene)일 수 있다.
이와 같이 수지 캡슐로 형성되는 접착볼(112)은 절연 수지 내에 필러와 함께 분산되어 있으며 공정 중에 발생하는 충격에 의해 캡슐이 파쇄되면서 캡슐 내부의 접착제가 충격에 의해 발생하는 크랙에 흘러들어 매꿀 수 있다.
이때, 상기 수지 내에는 상기 접착제를 중합할 수 있도록 중합 촉매가 분산되어 있을 수 있으며, 흘러나온 접착제는 상기 수지 내의 촉매와 접촉 후 중합 반응을 일으키며 크랙을 매꾼다.
상기 제1 절연층(110)은 중심 절연층으로서, 제2 및 제3 절연층(160, 165)보다 두꺼울 수 있다.
상기 제1 절연층(110)은 전자 소자(200)를 실장하기 위한 개구부를 포함하며, 제1 절연층(110) 상하부에는 내부 회로패턴(121) 및 상기 상하부의 내부 회로패턴(121)을 연결하는 전도성 비아(120)가 형성될 수 있다.
상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165)의 상부에는 외부 회로패턴(175)이 형성되어 있다.
상기 외부 회로패턴(175) 중 일부는 상기 전자 소자(200)의 단자와 연결되어 있을 수 있다.
상기 외부 회로패턴(175)와 상기 전자 소자(200) 사이에 제2 및 제3 절연층(160, 165) 관통하는 비아(173)가 형성되어 있다.
상기 비아(173)는 전자 소자(200)의 일면에만 형성될 수 있으며, 상하부에 모두 형성될 수도 있다.
상기 제1 내지 제3 절연층(110, 160, 165)에 의해 매립되어 있는 전자 소자(200)는 수동 소자 또는 능동 소자일 수 있으며, 예를 들어 저항(Resistor), 인덕터(Inductor), 커패시터(Capacitor) 또는 집적회로(IC)일 수 있다. 상기 전자 소자(200)의 상부 또는 하부면에는 외부로부터 전류 또는 전압을 공급받는 단자(210)가 형성되어 있다.
상기 전자 소자(200)의 단자(210)가 형성되는 쪽으로 상기 전자 소자(200)의 단자(210)를 덮으며 접착층(220)이 형성될 수 있다. 상기 접착층(220)은 드라이 필름의 양면에 접착 페이스트가 도포되어 있는 층일 수 있으며, 상기 접착 페이스트가 도포되어 있는 일면을 단자(210)와 맞닿게 형성될 수 있다.
상기 접착층(220)은 내부 회로패턴(121)과 전자 소자(200)의 단자(210)를 연결하는 서브 비아(123)를 더 포함한다.
상기 서브 비아(123)는 전도성 비아(120)와 달리 내부가 전도성 물질로 매립되어 형성될 수 있다. 상기 서브 비아(123)와 외부 회로패턴(175)이 상기 비아(173)를 통해 연결되어 있다.
비아(173)와 연결되는 패드(175)는 제2 및 제3 절연층(160, 165)의 상면으로 확장되어 있을 수 있다.
상기 내부 회로패턴(121) 및 외부 회로패턴(175)은 구리를 포함하는 합금으로 형성될 수 있으며, 내부 회로패턴(121) 및 외부 회로패턴(175)은 적어도 2개의 층으로 형성될 수 있다.
외부 회로패턴(175)은 커버레이(180)에 의해 외부로부터 보호된다.
상기 커버레이(180)는 드라이 필름이나 일반적인 솔더 레지스트로 형성할 수 있으며, 상기 외부 회로패턴(175)의 일부를 패드로서 개방하며 형성된다.
상기 개방된 패드의 상면에 표면처리층(181)이 형성되어 있다.
상기 표면처리층(181)은 도금처리층 또는 유기막 처리층일 수 있다.
이상에서는 회로패턴(121, 175)이 2개의 층으로 형성되는 것으로 설명하였으나, 이와 달리 복수의 층으로 형성되어 있을 수 있다.
이러한 인쇄회로기판(100)은 코어 절연층을 형성하는 제1 절연층(110)을 관통하는 쓰루홀(131) 등을 형성 시 유리 섬유(113)의 절단으로 발생하는 크랙을 수지 내에 분산되어 있는 접착볼(112)이 파쇄되면서 내부의 접착제가 메꾸어 크랙에 의한 소자 불량을 방지할 수 있다.
이하에서는 도 2 내지 도 20을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.
먼저 도 2와 같이 베이스 보드를 준비한다.
상기 베이스 보드는 인쇄회로기판의 적층을 위한 지지기판으로서, 절연성의 캐리어 보드(101) 위에 동박층(102)을 적층하여 형성될 수 있다.
다음으로, 도 3과 같이 상기 베이스 보드의 가장자리에 드릴 등으로 홈(103)을 형성하여 활성 영역을 정의한다.
상기 활성 영역은 소자 및 패턴이 형성되는 영역으로서, 복수의 인쇄 회로 기판을 동시에 형성한 뒤 절단하여 각각의 인쇄 회로 기판으로 분리된다.
다음으로, 상기 동박층(102) 위에 가이드층(104)을 형성한다.
상기 가이드층(104)은 전자 소자(200)가 배치되는 소자 영역(105)을 개방하며 형성된다.
상기 가이드층(104)은 수지재를 포함하는 절연층으로 형성될 수 있으며, 상기 가이드층(104)에 의해 개방되는 소자 영역(105)은 상기 전자 소자(200)의 면적보다 큰 면적을 갖도록 형성될 수 있다.
상기 가이드층(104)은 상기 활성 영역을 정의하는 홈(103)을 덮으며 형성될 수 있다.
다음으로, 상기 소자 영역(105)에 전자 소자(200)를 실장한다.
상기 전자 소자(200)는 수동 소자 또는 능동 소자일 수 있으며, 예를 들어, 저항, 인덕터 또는 캐패시터일 수 있다.
소자 실장은 먼저, 도 5와 같이 전자 소자(200)의 단자(210)가 형성되어 있는 면에 접착층(220)을 부착한다.
상기 접착층(220)은 드라이 필름의 양면에 접착 페이스트가 도포되어 있는 절연성 필름을 이용하며, 상기 접착층(220)은 상기 전자 소자(200)와 동일한 면적을 갖도록 형성된다.
상기 접착층(220)의 한 접착면을 상기 단자(210)와 닿도록 배치하고, 다른 접착면을 상기 소자 영역(105)에 닿도록 배치한다. 다음으로, 상기 접착층(220)을 경화하여 상기 전자 소자(200)를 소자 영역(105)에 고정한다.
이때, 상기 전자 소자(200)는 상기 가이드층(104)으로부터 소정 거리만큼 이격되어 배치한다.
다음으로 도 7의 제1 절연층(110)을 형성한다.
상기 제1 절연층(110)은 복수의 절연층을 가지는 적층 구조로 형성될 수 있으며, 내부에 유리 섬유를 가지는 프리프레그일 수 있다.
상기 제1 절연층(110)은 하부층 및 상부층으로 형성될 수 있으며, 하부층은 프리프레그를 포함하고, 상부층은 절연 수지만으로 형성될 수 있다.
상기 제1 절연층(110)의 하부층은 유리 섬유(113)를 포함하는 함침 기판으로서, 수지 내에 필러 및 접착볼(112)을 포함한다.
상기 필러는 무기재로 형성되며, SiO2, AlN, Al2O3 등일 수 있다.
상기 접착볼(112)은 캡슐 내에 접착제를 함유하며, 캡슐은 수지 물질로서, 우레아-포름 알데히드일 수 있고, 접착제로는 DCPD(dicvclopentadiene)일 수 있다.
이와 같이 수지 캡슐로 형성되는 접착볼(112)은 절연 수지 내에 필러와 함께 분산되어 있으며 공정 중에 발생하는 충격에 의해 캡슐이 파쇄되면서 충격에 의해 발생하는 크랙을 캡슐 내부의 접착제가 흘러들어 매꿀 수 있다.
이때, 상기 수지 내에는 상기 접착제를 중합할 수 있도록 중합 촉매가 분산되어 있을 수 있으며, 흘러나온 접착제는 상기 수지 내의 촉매와 접촉 후 중합 반응을 일으키며 크랙을 매꾼다.
이때, 상기 상부층은 수지 내에 유리 섬유 없이 접착볼(112), 촉매 및 필러가 혼합되어 형성될 수 있다.
상기 하부층은 전자 소자(200)를 개방하는 개구부(111)를 갖도록 형성되며, 상부층은 전자 소자(200)의 상부를 덮으며 형성된다. 상기 제1 절연층(110) 위에 동박층(130)이 함께 부착된다.
다음으로, 도 9의 적층 구조를 고온에서 가압하여 경화함으로써 도 10의 적층 구조를 형성한다.
상기 가압 공정에 의해 전자 소자(200)와 절연층 사이의 이격 공간에 제1 절연층(110)으로부터의 수지가 침투하여 도 10과 같이 전자 소자(200)를 고정한다.
제1 절연층(110)의 경화가 종료되면 상기 캐리어 보드(101)를 제거하여 동박층(102)을 노출한다.
다음으로, 도 12와 같이 전자 소자(200)의 단자(210)가 위로 향하도록 상기 기판을 뒤집은 뒤, 상부 동박층(102)으로부터 하부 동박층(130)까지 제1 절연층(110)을 관통하는 쓰루홀(131)을 형성한다.
상기 쓰루홀(131)은 레이저 드릴링을 통하여 형성할 수 있으나, 이와 달리 기계적인 펀칭 또는 드릴링을 통하여 수행할 수도 있다.
이와 같이 쓰루홀(131) 형성 시에 제1 절연층(110)에 충격이 가해지며, 상기 충격에 의해 크랙이 발생하는 경우, 크랙 주변의 접착볼(112)이 충격에 의해 파쇄되며 캡슐 내부의 접착제와 촉매의 중합으로 크랙을 매꾼다.
다음으로, 도 13과 같이 상기 상부 동박층(102)으로부터 접착층(220)까지 식각하여 전자 소자(200)의 단자(210)를 노출하는 서브 비아홀(132)을 형성한다.
상기 서브 비아홀(132)은 물리적인 드릴 공정으로 수행할 수 있으며, 이와 달리 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 비아홀(132)을 형성하는 경우, YAG 레이저 또는 CO2 레이저를 사용하여 동박층(102) 및 접착층(220)을 각각 개방할 수 있다.
다음으로, 도 14와 같이 쓰루홀(131)의 측면 및 상하부 동박층(102, 130)을 덮으며 도금층(122)을 형성한다. 상기 도금층(122)을 서브 비아홀(132)을 매립하여 형성한 뒤, 도 15와 같이 도금층(122)을 패터닝하여 내부 회로패턴(121)을 형성하고, 서브 비아(123) 및 쓰루홀(131)을 덮는 전도성 비아(120)를 형성한다.
뒤에 제2 및 제3 절연층(160, 165) 및 상부 및 하부 동박층(171)을 도 16과 같이 제1 절연층(110)의 상하면에 배치하고, 가압하여 도 17의 적층 구조를 형성한다.
도 18의 적층 구조의 동박층(171) 및 제2 및 제3 절연층(160, 165)을 동시에 식각하여 내부 회로패턴(121) 또는 비아(120, 123)을 노출하는 상부 비아홀(172)을 형성한다.
다음으로 도금을 수행하여 상기 상부 비아홀(172)을 매립하고 도 19와 같이 상부 및 하부의 도금층을 패터닝하여 외부 회로패턴(175) 및 비아(173)를 형성한다.
이때, 일부의 상부 비아(173)는 서브 비아(123)와 연결하여 전자 소자(200)의 단자(210)를 전기적으로 외부로 노출시킬 수 있다.
다음으로, 상기 비아 패드를 개방하는 솔더 레지스트(180)를 형성한 뒤, 노출된 패드에 도금 등을 통하여 표면처리층(181)을 형성하면 도 20과 같이 인쇄회로기판(100)이 완성된다.
이하에서는 도 21 내지 도 27을 참고하여 본 발명의 다른 실시예에 따른 인쇄회로 기판을 설명한다.
도 21은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.
도 21을 참고하면, 본 발명에 따른 인쇄회로기판(300)은 절연 플레이트(310), 상기 절연 플레이트(310) 위에 형성되는 제1 회로 패턴(320), 절연층(330) 및 복수의 제2 회로 패턴(350)을 포함한다.
상기 절연 플레이트(310)는 열경화성 또는 열가소성 고분자 수지에 글라스 섬유 함침한 기판으로서, 상기 고분자 수지는 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(310) 위에 기저회로패턴으로서, 복수의 제1 회로 패턴(320)이 형성되어 있다.
제1 회로 패턴(320)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제1 회로 패턴(320)이 동박층이고 상기 절연 플레이트(310)가 수지를 포함하는 경우, 제1 회로 패턴(320)과 상기 절연 플레이트(310)는 통상의 CCL(Copper clad laminate)일 수 있다.
한편, 상기 절연 플레이트(310) 위에 상기 제1 회로 패턴(320)을 매립하며 절연층(330)이 형성되어 있다.
상기 절연층(330)은 복수의 절연층(330)으로 형성될 수 있으며, 각각의 절연층(330)은 고분자 수지 등일 수 있다.
상기 절연층(330)은 유리 섬유(333)를 포함하는 함침 기판으로서, 수지 내에 필러 및 접착볼(332)을 포함한다.
상기 필러는 무기재로 형성되며, SiO2, AlN, Al2O3 등일 수 있다.
상기 접착볼(332)은 캡슐 내에 접착제를 함유하며, 캡슐은 수지 물질로서, 우레아-포름 알데히드일 수 있고, 접착제로는 DCPD(dicvclopentadiene)일 수 있다.
이와 같이 수지 캡슐로 형성되는 접착볼(332)은 절연 수지 내에 필러와 함께 분산되어 있으며 공정 중에 발생하는 충격에 의해 캡슐이 파쇄되면서 충격에 의해 발생하는 크랙을 캡슐 내부의 접착제가 흘러들어 매꿀 수 있다.
이때, 상기 수지 내에는 상기 접착제를 중합할 수 있도록 중합 촉매가 분산되어 있을 수 있으며, 흘러나온 접착제는 상기 수지 내의 촉매와 접촉 후 중합 반응을 일으키며 크랙을 매꾼다.
상기 절연층(330)은 제1 회로 패턴(320)을 노출하는 비아홀(335) 및 복수의 제2 회로 패턴(350)을 형성하기 위한 회로 패턴홈(331)을 포함한다.
이때, 회로 패턴홈(331)은 단면이 경사를 갖도록 형성되어 있으며, 바람직하게는 단면이 아래로 갈수록 폭이 좁아지도록 형성된다.
절연층(330)의 복수의 비아홀(335) 및 상기 회로 패턴홈(331)의 내부에는 회로 패턴홈(331)의 형상을 따라서 금속층(340)이 형성되어 있다.
상기 금속층(340)은 씨드층으로서, 구리, 니켈 또는 이들의 함금으로 형성될 수 있다.
상기 금속층(340) 위에 각각의 회로 패턴홈(331) 및 비아홀(335)을 매립하는 제2 회로 패턴(350) 및 비아(151)가 형성되어 있다.
상기 제2 회로 패턴(350) 및 비아(151)는 동시에 형성되며, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 금속층(340)을 씨드층으로하여 도금을 수행함으로써 형성될 수 있다.
이하에서는 도 22 내지 도 27을 참고하여 도 21의 인쇄회로기판(300)의 제조 방법을 설명한다.
먼저, 도 22와 같이 절연 플레이트(310) 위에 제1 회로 패턴(320)을 형성한다.
상기 절연 플레이트(310) 및 상기 제1 회로 패턴(320)의 구성은 CCL의 동박층을 제1 회로 패턴(320)의 설계에 따라 식각함으로써 형성할 수 있다.
이때, 제1 회로 패턴(320)은 도 21과 같이 비아홀(335)을 통해 제2 회로 패턴(350)과 연결되는 패턴도 포함할 수 있다.
다음으로 상기 절연 플레이트(310) 위에 상기 제1 회로 패턴(320)을 덮도록 상기 절연층(330)을 형성하여 절연 기판을 준비한다.
상기 절연층(330)은 유리 섬유(333)를 포함하는 함침 기판으로서, 수지 내에 필러 및 접착볼(332)을 포함한다.
상기 필러는 무기재로 형성되며, SiO2, AlN, Al2O3 등일 수 있다.
상기 접착볼(332)은 캡슐 내에 접착제를 함유하며, 캡슐은 수지 물질로서, 우레아-포름 알데히드일 수 있고, 접착제로는 DCPD(dicvclopentadiene)일 수 있다.
이와 같이 수지 캡슐로 형성되는 접착볼(332)은 절연 수지 내에 필러와 함께 분산되어 있으며 공정 중에 발생하는 충격에 의해 캡슐이 파쇄되면서 충격에 의해 발생하는 크랙을 캡슐 내부의 접착제가 흘러들어 매꿀 수 있다.
이때, 상기 수지 내에는 상기 접착제를 중합할 수 있도록 중합 촉매가 분산되어 있을 수 있으며, 흘러나온 접착제는 상기 수지 내의 촉매와 접촉 후 중합 반응을 일으키며 크랙을 매꾼다.
다음으로, 도 23과 같이, 절연층(330) 내에 상기 제1 회로 패턴(320)을 노출하는 비아홀(335)을 형성한다. 상기 비아홀(335)은 도 23과 같이 기판의 평면에 대하여 소정 각도로 기울어져 있는 측면을 갖도록 형성될 수 있으며, 이와 달리 기판의 평면에 대하여 수직인 측면을 갖도록 형성될 수도 있다.
상기 비아홀(335)은 레이저를 이용하여 형성될 수도 있으며, 이때, 레이저는 UV 레이저 또는 CO2레이저 등을 이용하여 형성할 수 있다.
또한, 상기 비아홀(335)은 물리적인 방법, 즉, 드릴 가공 등을 통하여 형성할 수도 있으며, 화학적 방법으로 선택적 식각함으로써 형성할 수도 있다.
다음으로, 도 24와 같이 상기 절연층(330) 내에 제2 회로 패턴(350)을 형성하기 위한 회로 패턴홈(331)을 형성한다. 도 24의 경우, 상기 회로 패턴홈(331)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다.
엑시머 레이저를 통하여 회로 패턴홈(331)을 형성하는 경우, 상기 회로 패턴홈(331)을 동시에 형성하기 위한 패턴 마스크(200)를 형성하고, 상기 패턴 마스크(200)를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.
도 24와 같이, 엑시머 레이저를 이용하여 패턴 마스크(200)를 통해 회로 패턴홈(331)을 형성하는 경우, 패턴홈(331)의 단면은 사다리꼴 또는 직사각형의 형상의 에지를 갖도록 형성된다.
이때, 비아홀(335)이 형성되어 있는 영역은 상기 비아홀(335)의 노출된 상면보다 넓은 면적을 가지는 홈을 형성하여 비아홀(335)에 층상 구조를 형성할 수도 있다.
상기 비아홀(335)이 층상 구조로 형성되는 경우, 상기 비아홀(335)의 확장된 상면이 소자를 실장하기 위한 패드로 사용될 수 있어 소자를 실장하는 면적을 확보할 수 있다.
다음으로, 디스미어를 수행하여 절연층(330)의 표면의 스미어를 제거한다.
즉, 절연층(330)을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연층(330)을 제거하고, 절연층(330) 표면을 중화시키는 습식 공정을 통하여 스미어를 제거한다.
디스미어 공정을 통해 상기 절연층(330) 표면에 조도가 부여될 수 있다.
다음으로, 도 25와 같이, 상기 절연층(330) 위에 상기 금속층(340)을 형성한다.
상기 금속층(340)은 무전해 도금 방식으로 형성할 수 있다.
무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층(340)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.
상기 금속층(340)은 구리, 니켈, 팔라듐 또는 크롬을 포함하는 합금으로 형성된다.
다음으로, 도 26과 같이, 상기 금속층(340)을 씨드층으로 전도성의 물질을 전해 도금하여 도금층(155)을 형성한다.
상기 도금층(155)은 상기 금속층(340)을 씨드층으로 전해 도금하여 형성할 수 있으며, 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.
상기 도금층(155)은 전도성이 높은 구리로 형성될 수 있다.
다음으로, 도 27과 같이 절연층(330)이 노출될 때까지 상기 도금층(155)이 식각되며 절연층(330) 위에 잔재하는 도금층(155) 없이 식각이 완료된다.
이하에서는 도 28 및 29를 참고하여 본 발명의 효과를 설명한다.
도 28a는 접착볼을 포함하지 않는 절연층이고, 도 28b는 본 발명의 절연층을 나타내는 것이고, 도 29a는 접착볼을 포함하지 않는 절연층의 홀 공정 이후의 벽면 사진 및 디스미어 공정 후 벽면 사진이고, 도 29b는 접착볼을 포함하는 절연층의 현상을 도시한 것이다.
도 28a 및 도 29a를 참고하면, 접착볼을 포함하지 않는 절연층에 드릴 등을 통해 홀을 형성하는 경우, 유리 섬유의 절단으로 인해 절연층의 홀 벽면에 크랙이 발생한다.
이러한 크랙은 이후 공정에서 화학 약품을 통한 디스미어 등에 의해 큰 데미지를 받아 소자 불량을 초래할 수 있다.
이때, 본 발명과 같이 절연층 내에 접착층을 가지는 접착볼 및 촉매를 분산하는 경우, 홀 형성 공정에서 절연층의 접착볼이 파쇄되어 도 29b와 같이 접착볼 내의 접착제가 수지 내의 촉매와 중합반응하여 크랙을 메운다.
따라서, 홀의 측면에 크랙이 발생하지 않아 이후 화학 공정에 의한 데미지를 줄일 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
인쇄회로기판 100, 300
절연층 110, 160, 165, 330
내부 회로패턴 121
전자 소자 200
유리 섬유 112, 332
접착볼 113, 333

Claims (19)

  1. 제1 절연층;
    상기 제1 절연층 내에 매립된 전자소자;
    상기 제1 절연층의 상부 및 하부에 배치된 제1 회로 패턴;
    상기 제1 절연층의 상부에 배치된 제2 절연층; 및
    상기 제1 절연층의 하부에 배치된 제2 절연층을 포함하고,
    상기 제1 절연층 내에는 복수의 접착볼이 분산되어 있으며,
    상기 제1 절연층은,
    상기 전자소자가 배치되는 소자 영역을 개방하는 제1 개구부를 가지는 가이드층과,
    상기 가이드층 상에 배치되고, 상기 소자 영역을 개방하는 제2 개구부를 가지는 하부층과,
    상기 제1 및 제2 개구부를 매립하며 상기 하부층 상에 배치되고, 상기 전자 소자의 상부를 덮는 상부층을 포함하며,
    상기 가이드층은 수지재를 포함하는 절연층으로 형성되고,
    상기 하부층은 내부에 유리 섬유를 가지는 프리프레그를 포함하고,
    상기 상부층은 절연 수지만으로 형성되며,
    상기 하부층은,
    상기 전자소자와 접촉하지 않으며,
    상기 제1 회로 패턴은,
    상기 가이드층 및 상기 상부층 상에 배치되는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 접착볼은 수지 캡슐 내에 접착제가 함유되어 있고,
    상기 제1 절연층에는 상기 접착제를 중합하는 촉매가 분산되어 있으며,
    상기 수지 캡슐은 우레아-포름 알데히드를 포함하고,
    상기 접착제는 DCPD(dicvclopentadiene)을 포함하는 우레아-포름 알데히드를 포함하는 인쇄회로기판.
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 절연층 내에 배치되고, 상기 제1 절연층의 상부 및 하부에 배치된 상기 제1 회로패턴을 연결하는 비아를 포함하는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 하부층은,
    일면이 상기 가이드층으로 덮이고,
    상기 일면과 반대되는 타면 및 상기 제2 개구부의 내벽이 상기 상부층으로 덮이는 인쇄회로기판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 전자 소자는 수동 소자 또는 능동 소자인 인쇄회로기판.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020120109927A 2012-10-04 2012-10-04 인쇄회로기판 및 그의 제조 방법 KR101996930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120109927A KR101996930B1 (ko) 2012-10-04 2012-10-04 인쇄회로기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120109927A KR101996930B1 (ko) 2012-10-04 2012-10-04 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140044035A KR20140044035A (ko) 2014-04-14
KR101996930B1 true KR101996930B1 (ko) 2019-07-08

Family

ID=50652185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120109927A KR101996930B1 (ko) 2012-10-04 2012-10-04 인쇄회로기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101996930B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268565B1 (ko) * 2014-06-17 2021-06-24 엘지이노텍 주식회사 인쇄회로기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033879A (ja) * 2010-06-30 2012-02-16 Panasonic Corp 部品内蔵基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518330B2 (en) * 2001-02-13 2003-02-11 Board Of Trustees Of University Of Illinois Multifunctional autonomically healing composite material

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033879A (ja) * 2010-06-30 2012-02-16 Panasonic Corp 部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
KR20140044035A (ko) 2014-04-14

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
KR101987374B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101987367B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101926560B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101262486B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101996930B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130068659A (ko) 인쇄회로기판 및 그의 제조 방법
KR101715941B1 (ko) 인쇄회로기판의 제조 방법
JP3731360B2 (ja) 多層プリント配線板の製造方法
KR101172175B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101987359B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101134873B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101199112B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
KR101144573B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231362B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120009989A (ko) 인쇄회로기판 및 그의 제조 방법
KR20150127823A (ko) 인쇄회로기판 및 그의 제조 방법
JP2022131743A (ja) 部品内蔵配線基板、及び、部品内蔵配線基板の製造方法
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법
KR100972051B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR20140016569A (ko) 인쇄회로기판 및 그의 제조 방법
KR20120012676A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant