KR20120069987A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20120069987A
KR20120069987A KR1020100131347A KR20100131347A KR20120069987A KR 20120069987 A KR20120069987 A KR 20120069987A KR 1020100131347 A KR1020100131347 A KR 1020100131347A KR 20100131347 A KR20100131347 A KR 20100131347A KR 20120069987 A KR20120069987 A KR 20120069987A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
plating resist
printed circuit
insulating layer
Prior art date
Application number
KR1020100131347A
Other languages
English (en)
Other versions
KR101167464B1 (ko
Inventor
이석원
장태은
박호식
손경진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100131347A priority Critical patent/KR101167464B1/ko
Priority to CN2011100409823A priority patent/CN102573331A/zh
Priority to US13/045,941 priority patent/US20120152753A1/en
Publication of KR20120069987A publication Critical patent/KR20120069987A/ko
Application granted granted Critical
Publication of KR101167464B1 publication Critical patent/KR101167464B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명의 목적은 비아(155)와 매립랜드(157)를 동시에 형성함으로써 비아(155)와 매립랜드(157)의 정합도를 개선하여 층간 통전 신뢰성을 향상시키고, 더 나아가, 비아(155)와 매립랜드(157)를 동시에 형성함으로써 제조비용을 절감할 수 있는 인쇄회로기판의 제조방법을 제공하기 위함이다. 또한, 제2 절연층(160)에 매립되도록 매립랜드(157)를 형성함으로써, 인쇄회로기판의 고밀도/고집적화를 구현할 수 있고, 레이저를 이용한 비아홀(25) 형성 방법보다 짧은 시간에 비아(155)를 형성할 수 있어 공정시간을 단축시키는 효과가 있는 인쇄회로기판의 제조방법을 제공한다.

Description

인쇄회로기판의 제조방법{A METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
최근 전자산업의 발달에 따라 전자 부품의 고기능화, 소형화에 대한 요구가 증가하는 추세이고, 이에 따라, 전자 부품을 탑재하는 인쇄회로기판에 고밀도 회로패턴을 구현하기 위한 연구 및 개발이 진행되고 있다.
도 1 내지 도 3을 참조하여, 종래의 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
먼저, 도 1에 도시한 바와 같이, 내층비아(11)가 형성된 코어층(13), 코어층(13)의 일면 또는 양면에 형성된 내층회로층(15)을 포함하는 베이스기판(10)을 준비한다. 이후, 베이스기판(10)의 양면에 절연층(20)을 적층하고 레이저를 이용하여 비아홀(25)을 가공한다.
다음, 도 2에 도시한 바와 같이, 비아홀(25)의 내벽 및 절연층(20)의 노출면에 시드층(27)을 형성하고, 시드층(27)의 표면에 도금레지스트(30)를 도포한다. 이후 도금레지스트(30)를 패터닝하여 회로패턴(41; 도 3) 또는 랜드(43; 도 3)가 형성될 영역을 오픈시킨다.
다음, 도 3에 도시한 바와 같이, 비아홀(25; 도 2)을 도금하여 비아(45)를 형성하고, 도금레지스트(30; 도 2)로부터 노출된 시드층(27) 상에 외층회로층(40)을 형성한다. 외층회로층(40)은 시드층(27)을 인입선으로 하여 전해 도금으로 형성되고, 외층회로층(40) 형성 후에 도금레지스트(30) 및 외층회로층(40)으로부터 노출된 시드층(27)을 제거한다.
종래기술에 따른 인쇄회로기판의 제조방법은 다음과 같은 문제점이 있다.
먼저, 절연층(20)에 비아홀(25)을 가공하는 공정과 랜드(43)가 형성될 영역을 오픈시키기 위해 도금레지스트(30)의 도포, 패터닝 공정이 각각 별개로 진행된다. 이 경우, 비아홀(25)을 형성하기 위한 가공기기의 가공오차와 회로패턴(41) 및 랜드(43)를 형성하기 위한 도금레지스트(30)의 노광 설비의 가공오차로 인해 비아(45)와 랜드(43)가 사이의 정합도가 떨어지고, 결과적으로 층간의 통전 신뢰성이 저하되는 문제점이 있다.
또한, 종래기술에 따른 인쇄회로기판의 랜드(43)는 절연층(20)으로부터 돌출되록 형성되는 것이 일반적이고, 층간 통전의 신뢰성을 확보하기 위해서는 비아홀(25)의 상부 면적보다 랜드(43)의 면적을 넓게 형성해야 한다. 랜드(43)의 크기는 비아홀 가공능력과 회로의 정합능력에 따라 결정되지만, 일반적으로 인쇄회로기판 면적의 상당부분(비아홀 상부 면적의 7배 이상)을 차지하므로 인쇄회로기판의 고집적화/고밀도화를 구현하는 데 장애가 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 비아와 랜드를 동시에 형성함으로써, 비아와 랜드의 정합도를 개선하여 층간 통전 신뢰성을 확보할 수 있고, 이와 동시에 고집적/고밀도 인쇄회로기판을 구현할 수 있는 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 제1 절연층, 상기 제1 절연층의 양면에 형성되고 회로패턴 및 패드부로 구성되는 내층회로층을 포함하는 베이스기판을 구비하는 단계, (B) 상기 베이스기판의 양면에 제1 도금레지스트를 도포하고, 상기 제1 도금레지스트를 패터닝하여 상기 패드부가 노출되도록 개구부를 형성하는 단계, (C) 도금 공정을 통해서 상기 개구부에 형성된 비아 및 상기 비아로부터 연장되어 상기 제1 도금레지스트의 노출면으로부터 돌출되고, 상기 비아의 직경보다 큰 직경을 갖는 돌출부를 포함하는 금속 포스트를 형성하는 단계, (D) 상기 제1 도금레지스트를 제거한 후, 상기 금속 포스트가 매립되도록 상기 베이스기판의 양면에 제2 절연층을 적층하는 단계 및 (E) 상기 제2 절연층 및 상기 돌출부를 연마하여 상기 제2 절연층에 매립된 상기 돌출부의 횡단면을 노출시킴으로써 매립랜드를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, (F) 상기 제2 절연층에 외층회로층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 베이스기판은 상기 제1 절연층을 관통하여 상기 패드부를 전기적으로 연결하는 내층비아를 더 포함하는 것을 특징으로 한다.
또한, 상기 (C) 단계의 상기 돌출부는 상기 제1 도금레지스트로부터 30㎛ 이상 60㎛ 이하의 두께로 돌출된 것을 특징으로 한다.
또한, 상기 (E) 단계의 상기 매립랜드는 상기 돌출부를 10㎛ 이상 30㎛ 이하의 두께로 연마하여 형성된 것을 특징으로 한다.
또한, 상기 (A) 단계는, (A1) 제1 절연층에 관통홀을 형성하는 단계, (A2) 상기 관통홀을 포함하여 상기 제1 절연층에 제1 시드층을 형성하는 단계 및 (A3) 상기 제1 시드층을 인입선으로하여 전해 도금 공정을 통해 상기 제1 절연층에 내층회로층을 형성하고, 상기 관통홀 내부를 도금하여 내층비아를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계는, 상기 제1 도금레지스트를 제거한 후, 상기 내층회로층으로부터 노출된 상기 제1 시드층을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (F) 단계는, (F1) 상기 제2 절연층에 제2 시드층을 형성하는 단계, (F2) 상기 제2 시드층에 제2 도금레지스트를 도포하고, 상기 매립랜드 상에 형성된 상기 제2 시드층이 노출되도록 상기 제2 도금레지스트를 패터닝하는 단계, (F3) 상기 제2 도금레지스트로부터 노출된 상기 제2 시드층에 전해 도금 공정으로 외층회로층을 형성하는 단계 및 (F4) 상기 제2 도금레지스트를 제거하고, 상기 외층회로층으로부터 노출된 상기 제2 시드층을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제2 시드층은 상기 금속 포스트와 상이한 금속으로 형성된 것을 특징으로 한다.
또한, 상기 제2 시드층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladiuim), 루테늄(Rh), 납(Pb)-주석(Sn)계 납땜 합금, 니켈(Ni)-금(Au) 합금으로 형성된 것을 특징으로 한다.
또한, 상기 내층회로층은 구리로 형성된 것을 특징으로 한다.
또한, 상기 금속 포스트는 구리로 형성된 것을 특징으로 한다.
또한, 상기 외층회로층은 구리로 형성된 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해 질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판의 제조방법은 비아와 랜드를 동시에 형성함으로써 비아와 랜드의 정합도를 개선하여 층간 통전의 신뢰성을 향상시키는 효과가 있다.
또한, 절연층에 매립되도록 랜드를 형성함으로써, 인쇄회로기판의 고밀도/고집적화를 구현할 수 있는 효과가 있다.
또한, 레이저를 이용한 비아홀 형성 방법보다 짧은 시간에 비아를 형성할 수 있어 공정시간을 감소시키고, 비아와 랜드를 동시에 형성함으로써 제조비용을 절감할 수 있는 효과가 있다.
도 1 내지 도 3은 종래기술에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도; 및
도 4 내지 도 16은 본 발명에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해 질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 4 내지 도 16은 본 발명에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다. 이하, 이를 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하면 다음과 같다.
먼저, 도 4에 도시한 바와 같이, 제1 절연층(110)에 CNC 드릴 등의 가공 드릴 또는 CO2/YAG 레이저를 이용하여 관통홀(115)을 가공한다. 제1 절연층(110)은 인쇄회로기판에 일반적으로 사용되는 절연소재로 형성할 수 있으며, 예를 들어 프리프레그(PPG;prepreg)와 같은 복합 고분자 수지를 사용할 수 있다. 이외에도, FR-4, BT 등 에폭시계 수지 또는 ABF(Ajinomoto Build-up Film) 등을 포함할 수 있으며, 소재가 특별히 이에 한정되는 것은 아니다.
다음, 도 5에 도시한 바와 같이, 상기 관통홀(115)을 포함하여 상기 제1 절연층(110)에 제1 시드층(120)을 형성한다. 이때, 제1 시드층(120)은 전해 도금 공정을 위한 인입선의 역할을 수행하며, 전해 도금 공정으로 내층회로층(130; 도 6)을 형성하기 위해 일정 두께(예를 들어, 1㎛) 이상으로 형성하는 것이 바람직하다. 제1 시드층(120)의 형성 방법으로 무전해 도금 방식 또는 스퍼터링 방식을 이용할 수 있다. 무전해 도금 방식은 탈지공정, 소프트 에칭 과정, 예비촉매 처리과정, 촉매 처리과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리과정으로 진행되는 공정이다. 한편, 스퍼터링 방식은 플라즈마 등에 의하여 발생되는 기체의 이온 입자를 박막 재료에 충돌시킴으로써, 절연층에 무전해 도금층을 형성하는 공정이다.
다음, 도 6에 도시한 바와 같이, 상기 제1 시드층(120)을 인입선으로 하여 전해 도금 공정을 통해 상기 제1 절연층(110)에 내층회로층(130)을 형성한다. 내층회로층(130)은 회로패턴(135) 및 패드부(133)를 포함한다. 절연층에 회로층을 형성하는 일반적인 방법으로는 서브트랙티브(Subtractive) 공법, 어디티브(Additive) 공법, 세미-어디티브(Semi-Additive) 공법 및 수정된 세미-어디티브(Modified semi-additive) 공법 등이 있다. 그러나, 본 실시예에서는 금속 포스트(150)를 형성 공정(도 9 참조)에서 상기 제1 시드층(120)이 전해 도금을 수행하기 위한 인입선으로 재차 사용되기 때문에, 세미-어디티브(Modified semi-additive) 공법을 채택하여 내층회로층(130)을 형성하는 것이 바람직하다. 특히, 제1 시드층(120)은 금속 포스트(150) 형성 단계에서 재차 활용되므로, 내층회로층(130)을 형성한 이후에도 제1 절연층(110)에 잔존하며, 금속 포스트(150)를 형성한 이후에 비로소 제거된다. 여기서, 내층회로층(130)은 예를 들어, 금, 은, 구리, 니켈 등의 전기전도성 금속 등으로 형성될 수 있고 그 구성 재질에 특별히 제한이 없으나, 일반적으로 사용되는 구리로 형성되는 것이 바람직하다.
다음, 도 7에 도시한 바와 같이, 상기 관통홀(115; 도 6)의 내부를 도금하여 내층비아(125)를 형성한다. 제1 절연층(110), 제1 시드층(120), 내층회로층(130) 및 내층비아(125)를 포함하는 베이스기판(100)이 구비되었다.
다음, 도 8에 도시한 바와 같이, 상기 베이스기판(100; 도 7)의 양면에 제1 도금레지스트(140)를 도포하고, 제1 도금레지스트(140)를 패터닝하여 상기 패드부(133)가 노출되도록 개구부(143)를 형성한다. 이때, 제1 도금레지스트(140)에 사용되는 감광재로는 드라이필름이나 액상 감광재를 채용할 수 있으며, 내층회로층(130)과 외층회로층(60; 도 16) 사이의 절연거리를 확보하기 위해 30㎛ 이상의 두께를 갖도록 형성하는 것이 바람직하다. 구체적으로, 베이스기판(100)의 양면에 제1 도금레지스트(140)를 도포하고, 마스크로 블로킹한 상태에서 자외선을 조사한다. 그 후, 제1 도금레지스트(140)를 현상액에 작용시키면, 자외선의 선택적 조사에 의해 경화된 부분은 그대로 남는 반면, 경화되지 않은 부분은 제거되어 개구부(143)를 갖는 제1 도금레지스트(140)가 형성된다.
다음, 도 9에 도시한 바와 같이, 상기 개구부(143; 도 8)에 비아(155)를 형성하고, 상기 비아(155)로부터 연장되어 제1 도금레지스트(140)의 노출면으로부터 돌출되고 비아(155)의 직경보다 더 큰 직경을 갖는 돌출부(153)를 형성하여, 비아(155) 및 돌출부(153)을 포함하는 금속 포스트(150)를 형성한다. 여기서, 비아(155)와 돌출부(153)는 도금 공정을 통해 동시에 형성된다. 즉, 내층회로층(130) 형성 후 제1 절연층(110)에 잔존하는 제1 시드층(120)을 인입선으로 하여 전해 도금을 수행하여 비아(155)를 형성한다. 다음, 도금량을 조절함으로써, 일부가 비아(155)로부터 돌출되어 개구부(143) 주위의 제1 도금레지스트(140)를 덮는 돌출부(153)를 형성한다. 여기서, 돌출부(153)는 제1 도금레지스트(140)의 노출면으로부터 30㎛ 이상 60㎛ 이하의 두께로 돌출되고, 후술할 공정에서 두께의 일정 부분이 연마되어 매립랜드(157)로 형성될 구성이다. 돌출부(153)의 형상은 편평한 면이 제1 도금레지스트(140)에 접하는 반구 형상을 가질 수 있다. 여기서, 돌출부(153)의 직경은 비아(155)의 직경보다 크나, 인접하는 타 돌출부(153)와 접하지 않는 범위 내에 있어야 한다. 여기서, 금속 포스트(150)는 그 구성 재질에 특별한 제한은 없으나, 일반적으로 사용되는 구리 도금으로 형성되는 것이 바람직하다.
다음, 도 10에 도시한 바와 같이, 상기 제1 도금레지스트(140; 도 9) 및 제1 시드층(120)을 제거한다. 제1 도금레지스트(140)는 NaOH 또는 KOH 등의 박리액을 이용하여 제거가 가능하고, 제1 도금레지스트(140) 제거 후 내층회로층(130)으로부터 노출된 제1 시드층(120)은 플래시 에칭(flash etching) 또는 소프트 에칭(soft etching)을 통해서 제거할 수 있다.
다음, 도 11에 도시한 바와 같이, 상기 금속 포스트(150)가 매립되도록 베이스기판(100; 도 7)의 양면에 제2 절연층(160)을 적층한다. 즉, 금속 포스트(150)가 관통하도록 반경화 상태의 제2 절연층(160)을 준비하고 베이스기판(100)에 적층한 후에 경화시킨다. 제2 절연층(160)은 금속 포스트(150)가 완전히 매립되기에 충분한 두께를 가질 수 있으나, 제2 절연층(160)의 노출면이 금속 포스트(150)의 돌출부(153)와 동일한 평면상에 존재하도록 제2 절연층(160)의 두께를 조절하는 것이 바람직하다. 제2 절연층(160)의 소재는 인쇄회로기판에 일반적으로 사용되는 절연소재로 형성할 수 있으며, 소재의 종류는 상기 제1 절연층(110)의 설명과 동일하므로 반복 설명은 생략하도록 한다.
다음, 도 12 및 도 13에 도시한 바와 같이, 제2 절연층(160) 및 돌출부(153)를 연마하여 제2 절연층(160)에 매립된 돌출부(153)의 횡단면(159)을 노출시킴으로써 매립랜드(157)를 형성한다. 여기서, 연마는 세라믹 버프(ceramic buff) 또는 벨트 샌더(belt sander) 등의 기계적 연마를 통해서 수행할 수 있다. 본 단계에서는 베이스기판(100)에 적층된 두 개의 제2 절연층(160)을 순차적으로 연마할 수 있을 뿐만 아니라, 두 개의 제2 절연층(160)의 노출면을 동시에 연마하는 것도 가능하다(도 12). 돌출부(153)를 10㎛ 이상 30㎛ 이하의 두께로 연마하는 것이 바람직하며, 본 단계의 연마 공정에 의해 돌출부(153)의 횡단면(159)이 노출된다. 제2 절연층(160)의 일부 및 돌출부(153)의 일부가 연마에 의해 일괄적으로 제거되면, 제2 절연층(160)의 표면으로부터 돌출부(153)의 횡단면(159)이 노출되고, 제거되지 않은 돌출부(153)가 제2 절연층(160) 내에 매립되어 매립랜드(157)를 형성하게 된다(도 13).
다음, 도 14에 도시한 바와 같이, 외층회로층(180; 도 16)을 형성하기 위해 제2 절연층(160)에 제2 시드층(165)을 형성한다. 제2 시드층(165)의 형성 방법으로 무전해 도금 방식 또는 스퍼터링 방식을 이용할 수 있으며, 구체적인 방식은 전술한 제1 시드층(120) 형성 방식과 동일하므로 반복 설명은 생략한다. 다만, 제2 시드층(165)은 금속 포스트(150; 도 12)와 상이한 금속으로 형성된다. 이는 제2 시드층(165)을 금속 포스트(150)와 동일한 금속으로 형성하는 경우, 외층회로층(180)으로부터 노출된 제2 시드층(165)을 에칭하는 과정에서, 제2 시드층(165) 뿐만 아니라 금속 포스트(150)의 매립랜드(157)도 함께 에칭되는 문제점을 미연에 방지하기 위함이다. 제2 시드층(165)의 재질로는 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladiuim), 루테늄(Rh), 납(Pb)-주석(Sn)계 납땜 합금, 니켈(Ni)-금(Au) 합금 중 어느 하나로 채택할 수 있다.
다음, 도 15에 도시한 바와 같이, 제2 시드층(165)에 제2 도금레지스트(170)를 도포하고, 외층회로층(180)에 대응하는 부분의 제2 시드층(165)이 노출되도록 제2 도금레지스트(170)를 패터닝한다. 제2 도금레지스트(170)를 패터닝하는 방식은 전술한 제1 도금레지스트(140) 패터닝 방식과 동일하다.
다음, 도 16에 도시한 바와 같이, 제2 도금레지스트(170)로부터 노출된 제2 시드층(165)에 전해 도금을 통해 외층회로층(180)을 형성한 후, 제2 도금레지스트(170) 및 외층회로층(180)으로부터 노출된 제2 시드층(165)을 제거한다. 이때, 제2 시드층(165)은 전해 도금을 수행하기 위한 인입선의 역할을 하며, 외층회로층(180) 형성 이후에 소프트 에칭 또는 플래시 에칭으로 제거된다. 여기서, 외층회로층(180)은 예를 들어, 금, 은, 구리, 니켈 등의 전기전도성 금속 등으로 형성될 수 있고 그 구성 재질에 특별히 제한이 없으나, 일반적으로 사용되는 구리로 형성되는 것이 바람직하다.
한편, 도 16에서 제2 시드층(165)을 곧바로 제거하지 않고, 제2 시드층(165)에 제3 도금레지스트(미도시) 도포 및 패터닝, 제2 시드층(165)를 인입선으로 재차 활용하여 금속 포스트(150) 형성, 제3 도금레지스트 및 제2 시드층(165) 제거, 제3 절연층(미도시) 형성 및 연마에 의해 매립랜드(157)를 형성하는 일련의 공정을 반복적으로 수행함으로써, 다층 인쇄회로기판을 구현하는 방법도 본 발명의 권리범위에 포함된다고 할 것이다.
이상 본 발명의 바람직한 실시예에 대하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로, 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해 질 것이다.
100 : 베이스기판 110 : 제1 절연층
115 : 관통홀 120 : 제1 시드층 125 : 내층비아 130 : 내층회로층
133 : 패드부 135 : 회로패턴
140 : 제1 도금레지스트 143 : 개구부
150 : 금속 포스트 153 : 돌출부
155 : 비아 157 : 매립랜드
159 : 횡단면 160 : 제2 절연층
165 : 제2 시드층 170 : 제2 도금레지스트
180 : 외층회로층

Claims (13)

  1. (A) 제1 절연층, 상기 제1 절연층의 양면에 형성되고 회로패턴 및 패드부로 구성되는 내층회로층을 포함하는 베이스기판을 구비하는 단계;
    (B) 상기 베이스기판의 양면에 제1 도금레지스트를 도포하고, 상기 제1 도금레지스트를 패터닝하여 상기 패드부가 노출되도록 개구부를 형성하는 단계;
    (C) 도금 공정을 통해서 상기 개구부에 형성된 비아; 및
    상기 비아로부터 연장되어 상기 제1 도금레지스트의 노출면으로부터 돌출되고, 상기 비아의 직경보다 큰 직경을 갖는 돌출부;
    를 포함하는 금속 포스트를 형성하는 단계;
    (D) 상기 제1 도금레지스트를 제거한 후, 상기 금속 포스트가 매립되도록 상기 베이스기판의 양면에 제2 절연층을 적층하는 단계; 및
    (E) 상기 제2 절연층 및 상기 돌출부를 연마하여 상기 제2 절연층에 매립된 상기 돌출부의 횡단면을 노출시킴으로써 매립랜드를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    (F) 상기 제2 절연층에 외층회로층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 베이스기판은 상기 제1 절연층을 관통하여 상기 패드부를 전기적으로 연결하는 내층비아를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 (C) 단계의 상기 돌출부는 상기 제1 도금레지스트로부터 30㎛ 이상 60㎛ 이하의 두께로 돌출된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 (E) 단계의 상기 매립랜드는 상기 돌출부를 10㎛ 이상 30㎛ 이하의 두께로 연마하여 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 (A) 단계는,
    (A1) 제1 절연층에 관통홀을 형성하는 단계;
    (A2) 상기 관통홀을 포함하여 상기 제1 절연층에 제1 시드층을 형성하는 단계; 및
    (A3) 상기 제1 시드층을 인입선으로하여 전해 도금 공정을 통해 상기 제1 절연층에 내층회로층을 형성하고, 상기 관통홀 내부를 도금하여 내층비아를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 (D) 단계는,
    상기 제1 도금레지스트를 제거한 후, 상기 내층회로층으로부터 노출된 상기 제1 시드층을 제거하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 2 있어서,
    상기 (F) 단계는,
    (F1) 상기 제2 절연층에 제2 시드층을 형성하는 단계;
    (F2) 상기 제2 시드층에 제2 도금레지스트를 도포하고, 상기 매립랜드 상에 형성된 상기 제2 시드층이 노출되도록 상기 제2 도금레지스트를 패터닝하는 단계;
    (F3) 상기 제2 도금레지스트로부터 노출된 상기 제2 시드층에 전해 도금 공정으로 외층회로층을 형성하는 단계; 및
    (F4) 상기 제2 도금레지스트를 제거하고, 상기 외층회로층으로부터 노출된 상기 제2 시드층을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 제2 시드층은 상기 상기 금속 포스트와 상이한 금속으로 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 8에 있어서,
    상기 제2 시드층은 니켈(Ni), 금(Au), 은(Ag), 아연(Zn), 팔라듐(Palladiuim), 루테늄(Rh), 납(Pb)-주석(Sn)계 납땜 합금, 니켈(Ni)-금(Au) 합금으로 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 1에 있어서,
    상기 내층회로층은 구리로 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 1에 있어서,
    상기 금속 포스트는 구리로 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 청구항 2에 있어서,
    상기 외층회로층은 구리로 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020100131347A 2010-12-21 2010-12-21 인쇄회로기판의 제조방법 KR101167464B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100131347A KR101167464B1 (ko) 2010-12-21 2010-12-21 인쇄회로기판의 제조방법
CN2011100409823A CN102573331A (zh) 2010-12-21 2011-02-17 制造印刷电路板的方法
US13/045,941 US20120152753A1 (en) 2010-12-21 2011-03-11 Method of manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131347A KR101167464B1 (ko) 2010-12-21 2010-12-21 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20120069987A true KR20120069987A (ko) 2012-06-29
KR101167464B1 KR101167464B1 (ko) 2012-07-26

Family

ID=46232957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131347A KR101167464B1 (ko) 2010-12-21 2010-12-21 인쇄회로기판의 제조방법

Country Status (3)

Country Link
US (1) US20120152753A1 (ko)
KR (1) KR101167464B1 (ko)
CN (1) CN102573331A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118780A (ko) * 2015-04-03 2016-10-12 엘지이노텍 주식회사 인쇄회로기판
WO2021145664A1 (ko) * 2020-01-16 2021-07-22 엘지이노텍 주식회사 회로기판

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5600427B2 (ja) * 2009-12-25 2014-10-01 株式会社フジクラ 貫通配線基板の材料基板
US20150101846A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR102465114B1 (ko) * 2017-02-09 2022-11-11 주식회사 잉크테크 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
KR102531762B1 (ko) * 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243142A (en) * 1990-08-03 1993-09-07 Hitachi Aic Inc. Printed wiring board and process for producing the same
JPH06260756A (ja) * 1993-03-04 1994-09-16 Ibiden Co Ltd プリント配線板の製造方法
JPH10321990A (ja) * 1997-05-22 1998-12-04 Oki Electric Ind Co Ltd プリント配線板とその製造方法及び素子実装方法
JPH1154930A (ja) 1997-07-30 1999-02-26 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004193520A (ja) 2002-12-13 2004-07-08 Sumitomo Bakelite Co Ltd プリント配線板の製造方法
JP4241202B2 (ja) 2003-06-12 2009-03-18 大日本印刷株式会社 めっきポスト型配線基板の製造方法
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118780A (ko) * 2015-04-03 2016-10-12 엘지이노텍 주식회사 인쇄회로기판
WO2021145664A1 (ko) * 2020-01-16 2021-07-22 엘지이노텍 주식회사 회로기판

Also Published As

Publication number Publication date
KR101167464B1 (ko) 2012-07-26
CN102573331A (zh) 2012-07-11
US20120152753A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
US7802361B2 (en) Method for manufacturing the BGA package board
US8058558B2 (en) Printed circuit board and manufacturing method thereof
KR101062095B1 (ko) 유전층에 도전성 엘리먼트를 내장하는 방법
TWI271136B (en) Flexible multi-layered wiring substrate and its manufacturing method
US6852625B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
KR100722211B1 (ko) 기판 제조 방법 및 회로 기판
KR101167464B1 (ko) 인쇄회로기판의 제조방법
TWI400024B (zh) 配線基板及其製造方法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
TWI492690B (zh) 電路板製作方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JPH09246719A (ja) 基板の導体層の形成方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
US20240121903A1 (en) Printed wiring board and manufacturing method for printed wiring board
US20070272654A1 (en) Method for Manufacturing Circuit Board
KR100633855B1 (ko) 캐비티가 형성된 기판 제조 방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
US20150334850A1 (en) Method of manufacturing wiring substrate, and wiring substrate
TWI396492B (zh) 配線基板之製造方法
US20140042122A1 (en) Method of manufacturing printed circuit board
JP4470499B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP2010034430A (ja) 配線基板及びその製造方法
KR20180013017A (ko) 인쇄회로기판
TW201417637A (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee