WO2015111922A1 - 매립형 인쇄회로기판 - Google Patents

매립형 인쇄회로기판 Download PDF

Info

Publication number
WO2015111922A1
WO2015111922A1 PCT/KR2015/000645 KR2015000645W WO2015111922A1 WO 2015111922 A1 WO2015111922 A1 WO 2015111922A1 KR 2015000645 W KR2015000645 W KR 2015000645W WO 2015111922 A1 WO2015111922 A1 WO 2015111922A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
circuit board
printed circuit
buried
sensor
Prior art date
Application number
PCT/KR2015/000645
Other languages
English (en)
French (fr)
Inventor
안윤호
이상명
정원석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of WO2015111922A1 publication Critical patent/WO2015111922A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Definitions

  • Embodiments of the present invention relate to embedded printed circuit boards.
  • PCB printed circuit board
  • a printed circuit board is a printed circuit printed with a conductive material on an electrically insulating substrate, to determine the mounting position of each device in order to mount many different types of devices on a flat plate, It consists of a structure that prints and fixes the circuit lines to be connected on the flat surface.
  • the device is a sensor device
  • a laser drill is used to form an opening through which the sensor device is exposed.
  • a problem arises in that the printed circuit board or the device is damaged by the laser drill.
  • Embodiments of the present invention have been made to solve the above-described problem, by using the photosensitive material having heat and ultraviolet curing characteristics of the insulating layer is formed in which an opening for exposing a portion of the device embedded in the printed circuit board is formed, It is intended to make it easier to form the opening without damaging the circuit board or the device.
  • the insulating layer surrounding the device is made of a material similar to the thermal expansion rate of the device, so that the insulating layer is not peeled from the device, and the defect rate is minimized during manufacturing, and a highly reliable embedded printed circuit board is used. To provide.
  • a photosensitive insulating layer comprising an insulating substrate including a cavity, an element disposed in the cavity and an opening that exposes a region of the device; To provide embedded printed circuit boards.
  • an insulating layer in which an opening is formed to expose a portion of a device embedded in a printed circuit board may be used without damaging the printed circuit board or the device. It is easier to form.
  • the insulating layer surrounding the device may be made of a material similar to the thermal expansion rate of the device, so that the insulating layer may not be peeled from the device, and the defect rate may be reduced when manufacturing the buried printed circuit board. It is possible to provide a buried printed circuit board which is minimized and more reliable.
  • 1 to 9 are views for explaining a buried printed circuit board structure and a method of manufacturing the same according to an embodiment of the present invention.
  • 1 to 9 are views for explaining a method of manufacturing a buried printed circuit board according to an embodiment of the present invention.
  • FIGS. 1 to 9 A method of manufacturing a buried printed circuit board according to an embodiment of the present invention will be described with reference to FIGS. 1 to 9.
  • the buried printed circuit board first forms a cavity 111 in the insulating substrate 110.
  • the insulating substrate 110 may be formed of an insulating material, for example, may be formed including a glass fiber and a resin material.
  • the cavity 111 may be formed using a laser drill or a mechanical drill.
  • a temporary layer 115 may be formed on one surface of the insulating substrate 110, and the temporary layer 115 may be formed of a polyimide material.
  • the temporary layer 115 is a member for stably mounting the element 120 on the cavity 111 in the insulating substrate 110.
  • the device 120 is disposed in the cavity 111 of the insulating substrate 110.
  • a spacer 112 may be formed between the device 120 and the sidewall of the cavity 111.
  • the presence of the spacer 112 forms a constant gap with the sidewall of the cavity to prevent breakage due to friction of the device when the device is disposed, and close contact with the first insulating layer described later having a different thermal expansion rate from that of the insulating substrate.
  • the device 120 may be any one selected from an infrared sensor, a roughness sensor, a temperature sensor, a humidity sensor, a gas sensor, an image sensor, an RGB sensor, and a gesture sensor.
  • These various sensors have a sensing unit (S), it may be configured to include a housing 122 and the terminal 121 of the device.
  • the opening is formed in the first insulating layer to have a space having a predetermined width and depth, and when applied to humidity, gas, temperature sensor, etc. It can be formed to enable efficient sensing.
  • a first insulating layer 131 is formed on the insulating substrate 110 and the element 120.
  • the first insulating layer 131 is formed to include an opening 135 exposing a part of the device 120 using a photosensitive material.
  • a photosensitive material a material which is cured by heat and ultraviolet rays can be applied.
  • the first insulating layer 131 is a photosensitive material, and is exposed to ultraviolet rays as shown in FIG. 4, and heat-treated and hardened as shown in FIG. 5.
  • the first insulating layer 131 may be formed by performing ultraviolet processing and heat treatment using a material having a glass transition temperature of 120 °C to 160 °C.
  • the first insulating layer 131 is UV-processed at a temperature of 60 ° C. to 100 ° C., and then the first insulating layer 131 is 160 ° C. to 200 as shown in FIG. 5. It may be cured by heat treatment at a temperature of °C.
  • the first insulating layer 131 uses a material having a thermal expansion coefficient of 10 ppm / ° C to 20 ppm / ° C so as to be similar to the thermal expansion rate of the device 120. In this case, the problem that the first insulating layer 131 is separated from the device 120 may be prevented from occurring.
  • first insulating layer 131 may be formed in the space 133 in contact with the side wall of the cavity 111. That is, in the exemplary embodiment of the present invention, the first insulating layer 131 may be disposed to have a structure filling the spaced portion (FIG. 3; 112) between the device and the insulating substrate.
  • the insulating layer 131 filled in the separation part has a range substantially the same as the thermal expansion rate of the device 120, so that the expansion resistance due to the thermal expansion of the device can be reduced to prevent damage to the device. Will be.
  • the temporary layer 115 is removed and the temporary layer 115 is removed as shown in FIG. 6.
  • the second insulating layer 132 is formed on the.
  • a via 134 may be formed on the first insulating layer 131.
  • the second insulating layer and the first insulating layer may be formed of the same material or the same material if the photosensitive material is applied to a material having substantially the same coefficient of thermal expansion.
  • the second insulating layer 132 may be formed using the same material as the first insulating layer 131.
  • the second insulating layer 132 is formed using a material that is cured by heat and ultraviolet rays in the same manner as the first insulating layer 131, and has a glass transition temperature of 120 °C to 160 °C, Similar to the thermal expansion coefficient of 120, it may be formed using a material having a thermal expansion coefficient of 10 ppm / ° C to 20 ppm / ° C.
  • the second insulating layer 132 may be exposed to ultraviolet rays as shown in FIG. 6, and may be cured by being heat treated as shown in FIG. 7. Accordingly, the insulating layer 130 may be formed of an opening ( It may be formed to surround the periphery of the device 120 except for 135. More specifically, the insulating layer 130 may include a first insulating layer 131 disposed adjacent to one surface and a side surface of the terminal of the device and a second insulating layer 132 adjacent to the other surface of the device. It may be configured to include. In this case, the insulating layer is disposed in a structure surrounding the peripheral portion of the device except for the opening. In addition, since the first insulating layer and the second insulating layer are formed of a material having the same thermal expansion index, separation between the insulating layers due to thermal expansion is less likely to occur.
  • a through hole 140 is formed on the buried printed circuit board, and the via 134 and the through hole 140 are plated to be connected to the terminal of the device 120.
  • the conductive via 133 and the conductive terminal 141 may be formed.
  • protective layers 150 may be formed on both surfaces of the buried printed circuit board.
  • the protective layer 150 may be disposed in an exposed portion of an upper surface of the first insulating layer 131 and an exposed area of a lower surface of the second insulating layer 132.
  • the protective layer 150 may serve to prevent the deterioration and damage caused by light or heat with respect to the first insulating layer and the second insulating layer formed of the photosensitive material therein. Therefore, the protective layer 150 is preferably made of an insulating resin material composed of a non-photosensitive material.
  • the insulating layer in which the opening 111 is formed to expose a part of the embedded device is formed on the printed circuit board, a photosensitive material having heat and ultraviolet curing characteristics is used.
  • the opening 111 may be more easily formed without damaging the circuit board or the device 120.
  • the buried printed circuit board includes an insulating substrate 110, an element 120, and an insulating layer 130.
  • the insulating substrate 110 includes a cavity 111, and the device 120 is disposed in the cavity 111.
  • a spacer may be formed between the device 120 and the sidewall of the cavity 111.
  • the spaced portion is formed to have a structure in which the first low-lowering layer 131 is filled as shown. This prevents breakage due to friction of the device when the device is disposed by forming a constant gap between the sidewall of the cavity and the device, and breakage due to thermal expansion of the device through close contact with a first insulating layer described below having a different thermal expansion rate from the insulating substrate. The advantage of preventing this can be realized.
  • the insulating substrate 110 may be formed of an insulating material, for example, may be formed including a glass fiber and a resin material.
  • the insulating substrate 110 and the first insulating layer 131 are formed of different materials. That is, the first insulating layer 131 of the present invention is made of a photosensitive material to enhance the convenience of the process, and to protect the device by applying a thermal expansion rate substantially the same as the thermal expansion rate of the device. do.
  • the insulating layer 130 may include a first insulating layer 131 disposed adjacent to one side and a side of the terminal of the device and a second insulating layer 132 adjacent to the other surface of the device. Can be configured. In this case, the insulating layer is disposed in a structure surrounding the peripheral portion of the device except for the opening. In addition, since the first insulating layer and the second insulating layer are formed of a material having the same thermal expansion index, separation between the insulating layers due to thermal expansion is less likely to occur.
  • the device 120 may be any one of an infrared sensor, a roughness sensor, a temperature sensor, a humidity sensor, a gas sensor, an image sensor, an RGB sensor, and a gesture sensor.
  • These various sensors have a sensing unit S, and may include a housing of the device and a terminal 121 exposed to the outside of the housing.
  • the opening is formed in the first insulating layer to have a space having a predetermined width and depth, and when applied to humidity, gas, temperature sensor, etc. It can be formed to enable efficient sensing.
  • the insulating layer 130 is formed of a thermal and ultraviolet curable material on the insulating substrate 110 and includes an opening 135 exposing a portion of the device 120.
  • the opening 135 may be formed wider than the width of the sensor so that the sensor unit S of the device 120 is exposed, and is formed in a structure having a predetermined depth, and is a material (eg, gas) to be sensed. It is possible to increase the sensing efficiency by enabling the space role of staying space of moisture, air, etc.). That is, the opening 135 may be implemented as a structure in which the inner wall P of the first insulating layer is exposed to the outside and implements a space having a predetermined depth.
  • the insulating layer 130 may include a first insulating layer 131 disposed adjacent to one side and a side at which the terminal of the device is disposed, and a second insulating layer 132 adjacent to the other surface of the device. It may be configured to include).
  • the insulating layer is disposed in a structure surrounding the peripheral portion of the device except for the opening.
  • the first insulating layer and the second insulating layer are formed of a material having the same thermal expansion index, separation between the insulating layers due to thermal expansion is less likely to occur.
  • the insulating layer 130 is a material having a glass transition temperature of 120 °C to 160 °C can be ultraviolet processing at a temperature of 60 °C to 100 °C, it can be cured by heat treatment at a temperature of 160 °C to 200 °C. It can be formed using any material.
  • a portion of the insulating layer 130 may be formed on the sidewall of the cavity 111, and the opening 135 of the insulating layer 130 may be connected to the terminals 121 of the device 120. It may be disposed in the space between the metal vias 133. That is, the insulating layer 130 may be disposed in a partial region 136 of the exposed surface of the device 120.
  • the insulating layer 130 may be formed to surround the periphery of the device 120 except for the opening 135.
  • the buried printed circuit board may include a conductive via 133, a through hole 140, and a conductive terminal 131.
  • the conductive terminal 131 may be formed on an inner surface of the through hole and a part of surfaces of the first insulating layer and the second insulating layer.
  • the insulating layer on which the opening 111 exposing a portion of the buried device is formed using a photosensitive material having heat and ultraviolet curing characteristics, so that the printed circuit board or the device 120 It is easier to form the opening 111 without damage.
  • the insulating layer 130 is formed from the device 120 by using a material similar to the thermal expansion coefficient of the device 120. It can be prevented from peeling off, it is possible to minimize the failure rate in the manufacturing of the buried printed circuit board and to provide a more reliable buried printed circuit board.
  • the passivation layer 150 may be disposed in the exposed portion of the upper surface of the first insulating layer 131 and the exposed area of the lower surface of the second insulating layer 132.
  • the protective layer 150 performs a function of preventing denaturation and breakage due to light or heat to the first insulating layer and the second insulating layer formed of the photosensitive material therein.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 매립형 인쇄회로기판에 관한 것으로, 캐비티를 포함하는 절연 기판과 상기 캐비티에 배치되는 소자; 및 상기 감광성 재료로 형성되며, 상기 소자의 일부를 노출하는 개구부를 포함하는 절연층을 포함한다.

Description

매립형 인쇄회로기판
본 발명의 실시예는 매립형 인쇄회로기판에 관한 것이다.
최근에는 휴대 단말에 다양한 기능이 추가되고 있으며, 그에 따라 휴대 단말에 다양한 센서 소자가 추가되고 있다.
휴대 단말에 포함되는 인쇄회로기판(PCB; Printed Circuit Board)에 센서 소자를 실장 시에는 상기 인쇄회로기판의 제한된 면적으로 인하여 새로운 센서 소자의 추가가 어려운 실정이다.
한편, 인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 전도성 재료로 인쇄회로를 인쇄한 것으로, 여러 종류의 많은 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고, 소자를 연결하는 회로 라인을 평판 표면에 인쇄하여 고정하는 구조로 구성된다.
종래에는 절연 기판 내에 캐비티를 형성하고 캐비티 내에 소자를 실장하여 매립형 인쇄회로기판을 구성하므로 소자가 외부로 노출되지 않는다.
따라서, 상기 소자가 센서 소자인 경우에는 상기 센서 소자가 노출되는 개구부를 형성하기 위하여 레이저 드릴을 이용하였으나, 상기 레이저 드릴에 의하여 인쇄회로기판 또는 소자가 손상되는 문제점이 발생하였다.
본 발명의 실시예들은 전술한 문제를 해결하기 위해 안출된 것으로서, 인쇄회로기판에 매립형되는 소자의 일부를 노출하는 개구부가 형성되는 절연층을 열 및 자외선 경화 특징이 있는 감광성 자재를 사용하여, 인쇄회로기판 또는 소자의 손상 없이 개구부의 형성이 보다 용이하도록 하고자 한다.
또한, 본 발명의 실시예에서는 소자를 둘러싸는 절연층을 소자의 열팽창률과 유사한 재료를 사용하여, 소자로부터 절연층이 박리되지 않도록 하고, 제조 시에 불량률을 최소화하고 신뢰도 높은 매립형 인쇄회로기판을 제공하고자 한다.
상술한 과제를 해결하기 위한 수단으로서, 본 발명의 실시예에서는, 캐비티를 포함하는 절연 기판과, 상기 캐비티 내에 배치되는 소자 및 상기 소자의 일영역을 노출하는 개구부를 포함하는 감광성 절연층을 포함하는 매립형 인쇄회로기판을 제공할 수 있도록 한다.
본 발명의 일실시예에 따르면 인쇄회로기판에 매립형되는 소자의 일부를 노출하는 개구부가 형성되는 절연층을 열 및 자외선 경화 특징이 있는 감광성 자재를 사용하여, 인쇄회로기판 또는 소자의 손상 없이 개구부의 형성이 보다 용이하다.
또한, 본 발명의 일실시예에 따르면 소자를 둘러싸는 절연층을 소자의 열팽창률과 유사한 재료를 사용하여, 소자로부터 절연층이 박리되지 않도록 할 수 있으며, 매립형 인쇄회로기판의 제조 시에 불량률을 최소화하고 보다 신뢰도 높은 매립형 인쇄회로기판을 제공할 수 있다.
도 1 내지 도 9는 본 발명의 일실시예에 따른 매립형 인쇄회로기판 구조 및 그 제조 방법을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1 내지 도 9는 본 발명의 일실시예에 따른 매립형 인쇄회로기판의 제조 방법을 설명하기 위한 도면이다.
도 1 내지 도 9를 참조하여 본 발명의 일실시예에 따른 매립형 인쇄회로기판의 제조 방법을 설명하기로 한다.
도 1에 도시된 바와 같이 본 발명의 일실시예에 따른 매립형 인쇄회로기판은, 먼저 절연 기판(110)에 캐비티(cavity: 111)를 형성한다.
이때, 상기 절연 기판(110)은 절연 재료로 형성될 수 있으며, 예를 들어 유리 섬유와 수지재를 포함하여 형성될 수 있다. 또한, 상기 캐비티(111)는 레이저 드릴 또는 기계적 드릴을 사용하여 형성할 수 있다.
이후에는 도 2에 도시된 바와 같이 상기 절연 기판(110)의 일면에 임시층(115)을 형성할 수 있으며, 상기 임시층(115)은 폴리이미드(Polyimide) 재료로 형성될 수 있다.
상기 임시층(115)은 상기 절연 기판(110) 내의 캐비티(111) 상에 소자(120)를 안정적으로 실장하기 위한 부재이다.
이후, 도 3에 도시된 바와 같이 상기 절연 기판(110)의 캐비티(111) 내에 소자(120)를 배치한다.
이때, 상기 캐티비(111)에는 상기 소자(120)가 배치된 이후에 상기 소자(120)와 상기 캐비티(111)의 측벽 사이에는 이격부(112)가 형성될 수 있다. 이러한 이격부(112)의 존재는 캐비티 측벽과의 일정한 유격을 형성하여 소자의 배치시 소자의 마찰에 의한 파손을 막고, 절연기판과는 상이한 열팽창율을 가지는 후술하는 제1절연층과의 밀착을 통해 소자의 열팽창에 따른 파손을 막도록 하는 장점이 구현될 수 있도록 한다.
한편, 본 발명의 일실시예에 따른 상기 소자(120)는 적외선 센서, 근조도 센서, 온도 센서, 습도 센서, 가스 센서, 이미지 센서, RGB 센서 및 제스처 센서 중에서 선택되는 어느 하나일 수 있다. 이러한 다양한 센서는 감지부(S)를 구비하며, 소자의 하우징(122)와 단자(121)을 포함하여 구성될 수 있다. 후술하겠지만, 본 발명의 인쇄회로기판에서는 제1절연층에 개구부가 일정한 폭과 깊이를 가지는 공간을 구현하는 구조로 형성되어, 습도나 가스, 온도 센서 등에 적용시 가스나 대기, 습기의 체류공간을 형성하여 효율적인 센싱을 구현할 수 있도록 할 수 있다.
이후에는 도 4에 도시된 바와 같이 절연 기판(110) 및 소자(120) 상에 제1 절연층(131)을 형성한다. 상기 제1 절연층(131)은 감광성 재료를 사용하여 상기 소자(120)의 일부를 노출하는 개구부(135)를 포함하도록 형성한다. 이 경우 감광성 재료는 특히 열 및 자외선에 의해 경화되는 재료를 적용할 수 있다.
보다 상세하게 설명하면, 상기 제1 절연층(131)은 감광성(photosensitive) 재료로서 도 4에 도시된 바와 같이 자외선에 노광되어, 도 5에 도시된 바와 같이 열처리 되어 경화될 수 있다.
이때, 상기 제1 절연층(131)은 120 ℃ 내지 160 ℃의 유리전이온도를 가지는 재료를 사용하여 자외선 가공과 열처리 가공을 하여 형성할 수 있다.
상기 도 4에 도시된 바와 같이 제1 절연층(131)은 60 ℃ 내지 100 ℃의 온도 상태에서 자외선 가공하고, 이후에 도 5에 도시된 바와 같이 제1 절연층(131)을 160 ℃ 내지 200 ℃의 온도로 열처리하여 경화할 수 있다.
또한, 본 발명의 일실시예에 따르면 상기 제1 절연층(131)은 상기 소자(120)의 열팽창률과 유사하도록 하기 위하여, 열팽창 계수가 10 ppm/℃ 내지 20 ppm/℃인 재료를 사용하여 형성하여, 소자(120)로부터 제1 절연층(131)이 박리되는 문제점이 발생하지 않도록 할 수 있다.
또한, 상기 제1절연층(131)은 캐비티(111) 내의 측벽에 접하는 공간(133)에 일부가 형성될 수 있다. 즉, 본 발명의 실시예에서는 상기 제1절연층(131)이 소자와 절연기판 사이의 이격부(도 3; 112)를 충진하는 구조로 배치할 수 있다. 이렇게 이격부에 충진되는 절연층(131)은 소자(120)이 가지는 열팽창율과 실질적으로 동일한 범위를 가지도록 하여, 소자의 열팽창에 따른 팽창 저항을 줄여줄 수 있도록 하여 소자의 파손을 방지할 수 있게 된다.
도 5에 도시된 바와 같이 상기 제1 절연층(131)을 열처리하여 경화한 이후에는, 도 6에 도시된 바와 같이 상기 임시층(115)을 제거하고, 상기 임시층(115)이 제거된 면에 제2 절연층(132)을 형성된다.
이때, 상기 제1 절연층(131) 상에는 비아(134)가 형성될 수 있다.
아울러, 제2절연층과 제1절연층은 열팽창계수가 실질적으로 동일한 물질 중 감광성 재료를 적용하는 경우라면, 동일한 재료이거나 동일하지 않은 재료로 구현될 수 있다. 본 실시예에서는 상기 제2 절연층(132)은 상기 제1 절연층(131)과 동일한 재료를 이용하여 형성성될 수 있다.
즉, 제2 절연층(132)은 상기 제1 절연층(131)과 동일하게 열 및 자외선에 의해 경화되는 재료를 사용하여 형성되며, 120 ℃ 내지 160 ℃의 유리전이온도를 가지는 재료로서, 소자(120)의 열팽창률과 유사하게 열팽창 계수가 10 ppm/℃ 내지 20 ppm/℃인 재료를 사용하여 형성할 수 있다.
상기와 같이 구성되는 제2 절연층(132)은 도 6에 도시된 바와 같이 자외선에 노광되고, 도 7에 도시된 바와 같이 열처리 되어 경화될 수 있으며, 그에 따라 상기 절연층(130)은 개구부(135)를 제외한 상기 소자(120)의 주변부를 둘러싸도록 형성될 수 있다. 더욱 구체적으로는, 상기 절연층(130)은, 상기 소자의 단자가 배치되는 일면 및 측면에 인접하게 배치되는 제1 절연층(131) 및 상기 소자의 타면에 인접하는 제2 절연층(132)를 포함하여 구성될 수 있다. 이 경우, 상기 절연층은 상술한 상기 개구부를 제외한 상기 소자의 주변부를 둘러싸는 구조로 배치되게 된다. 또한, 상기 제1절연층 및 상기 제2절연층이 동일한 열팽창지수를 가지는 특성을 재료로 구성되는바, 열팽창에 따른 절연층간 분리형상이 발생할 소지가 적게 된다.
이후에는 도 8에 도시된 바와 같이 매립형 인쇄회로기판 상에 관통홀(Through Hole: 140)을 형성하고, 상기 비아(134)와 관통홀(140)에 도금을 하여 소자(120)의 단자와 연결되는 도전성 비아(133)와, 도전성 단자(141)를 형성할 수 있다.
이후, 도 9에 도시된 바와 같이 매립형 인쇄회로기판의 양면에 각각 보호층(150)을 형성할 수 있다. 상기 보호층(150)은 상기 제1절연층(131)의 상부 표면의 노출부 및 상기 제2절연층(132)의 하부 표면의 노출영역에 배치될 수 있다. 상기 보호층(150)은 내부의 감광성 재료로 구성되는 제1절연층 및 제2절연층에 대하여 빛이나 열에 의한 변성 및 파손을 방지하게 하는 기능을 수행하게 된다. 따라서, 상기 보호층(150)은 비감광성 재료로 구성되는 절연성 수지재료로 구성됨이 바람직하다.
이상에서 설명한 바와 같이, 본 발명의 일실시예에 따르면 인쇄회로기판에 매립형되는 소자의 일부를 노출하는 개구부(111)가 형성되는 절연층을 열 및 자외선 경화 특징이 있는 감광성 자재를 사용하므로, 인쇄회로기판 또는 소자(120)의 손상 없이 개구부(111)의 형성이 보다 용이하다.
이후부터는 도 9를 참조하여 본 발명의 일실시예에 따른 매립형 인쇄회로기판의 구성을 설명하기로 한다.
도 9에 도시된 바와 같이 본 발명의 일실시예에 따른 매립형 인쇄회로기판은 절연 기판(110), 소자(120) 및 절연층(130)을 포함한다.
상기 절연 기판(110)은 캐비티(111)를 포함하고, 소자(120)는 상기 캐비티(111)에 배치되어 실장된다. 이 경우 상기 소자(120)와 상기 캐비티(111)의 측벽 사이에는 이격부가 형성될 수 있다. 이러한 이격부에는 도시된 것과 같이 제1저련층(131)이 충진되는 구조로 형성되게 된다. 이는 캐비티 측벽과 소자간의 일정한 유격을 형성하여 소자의 배치시 소자의 마찰에 의한 파손을 막고, 절연기판과는 상이한 열팽창율을 가지는 후술하는 제1절연층과의 밀착을 통해 소자의 열팽창에 따른 파손을 막도록 하는 장점이 구현될 수 있도록 한다.
이때, 상기 절연 기판(110)은 절연 재료로 형성될 수 있으며, 예를 들어 유리 섬유와 수지재를 포함하여 형성될 수 있다. 또한, 상기 절연기판(110)과 상기 제1절연층(131)은 서로 상이한 재료로 형성된다. 즉, 본 발명의 제1절연층(131)은 감광성 재료로 구성되도록 하여 공정의 편의성을 증진시키는 한편, 상기 소자의 열팽창율과 실질적으로 동일한 열팽창율을 구비하는 것을 적용하여 소자를 보호할 수 있도록 한다.
또한, 상기 절연층(130)은, 상기 소자의 단자가 배치되는 일면 및 측면에 인접하게 배치되는 제1 절연층(131) 및 상기 소자의 타면에 인접하는 제2 절연층(132)를 포함하여 구성될 수 있다. 이 경우, 상기 절연층은 상술한 상기 개구부를 제외한 상기 소자의 주변부를 둘러싸는 구조로 배치되게 된다. 또한, 상기 제1절연층 및 상기 제2절연층이 동일한 열팽창지수를 가지는 특성을 재료로 구성되는바, 열팽창에 따른 절연층간 분리형상이 발생할 소지가 적게 된다.
한편, 본 발명의 일실시예에 따른 상기 소자(120)는 적외선 센서, 근조도 센서, 온도 센서, 습도 센서, 가스 센서, 이미지 센서, RGB 센서 및 제스처 센서 중에서 어느 하나일 수 있다. 이러한 다양한 센서는 감지부(S)를 구비하며, 소자의 하우징과 하우징 외부로 노출되는 단자(121)을 포함하여 구성될 수 있다. 후술하겠지만, 본 발명의 인쇄회로기판에서는 제1절연층에 개구부가 일정한 폭과 깊이를 가지는 공간을 구현하는 구조로 형성되어, 습도나 가스, 온도 센서 등에 적용시 가스나 대기, 습기의 체류공간을 형성하여 효율적인 센싱을 구현할 수 있도록 할 수 있다.
상기 절연층(130)은 상기 절연 기판(110) 상에 열 및 자외선 경화 재료로 형성되며, 상기 소자(120)의 일부를 노출하는 개구부(135)를 포함한다. 이 경우 상기 개구부(135)는 상기 소자(120)의 센서부(S)가 노출되도록 센서부의 폭보다 넓게 형성될 수 있으며, 일정한 깊이를 가지는 구조로 형성되어, 센싱대상이 되는 물질(ex, 가스, 습기, 공기 등)의 체류할 수 있는 공간역할을 수행할 수 있도록 해 센싱효율을 높일 수 있도록 한다. 즉, 상기 개구부(135)는 상기 제1절연층의 내측벽(P)이 외부에 노출되며, 일정한 깊이를 가지는 공간을 구현하는 구조로 구현됨이 바람직하다.
보다 상세하게 설명하면, 상기 절연층(130)은, 상기 소자의 단자가 배치되는 일면 및 측면에 인접하게 배치되는 제1 절연층(131) 및 상기 소자의 타면에 인접하는 제2 절연층(132)를 포함하여 구성될 수 있다. 이 경우, 상기 절연층은 상술한 상기 개구부를 제외한 상기 소자의 주변부를 둘러싸는 구조로 배치되게 된다. 또한, 상기 제1절연층 및 상기 제2절연층이 동일한 열팽창지수를 가지는 특성을 재료로 구성되는바, 열팽창에 따른 절연층간 분리형상이 발생할 소지가 적게 된다.
또한, 상기 절연층(130)은 120 ℃ 내지 160 ℃의 유리전이온도를 가지는 재료로서 60 ℃ 내지 100 ℃의 온도 상태에서 자외선 가공할 수 있으며, 160 ℃ 내지 200 ℃의 온도로 열처리하여 경화할 수 있는 재료를 사용하여 형성할 수 있다.
한편, 상기 절연층(130)은 상기 캐비티(111)의 측벽에도 일부가 형성될 수 있으며, 상기 절연층(130)의 개구부(135)는 상기 소자(120)의 단자(121)들과 연결되는 금속 비아(133)들 간의 사이 공간에 배치될 수 있다. 즉, 상기 소자(120)의 노출되는 면의 일부 영역(136)에 상기 절연층(130)이 배치될 수 있다.
그에 따라, 상기 절연층(130)은 개구부(135)를 제외한 상기 소자(120)의 주변부를 둘러싸도록 형성될 수 있다.
또한, 본 발명의 일실시예에 따른 매립형 인쇄회로기판은 도전성 비아(133), 관통홀(140) 및 도전성 단자(131)를 포함할 수 있다. 상기 도전성 단자(131)은 상기 관통홀의 내측면 및 상기 제1절연층 및 상기 제2절연층의 표면의 일부에 형성될 수 있다.
따라서, 본 발명의 일실시예에 따르면 매립형된 소자의 일부를 노출하는 개구부(111)가 형성되는 절연층을 열 및 자외선 경화 특징이 있는 감광성 자재를 사용하여, 인쇄회로기판 또는 소자(120)의 손상 없이 개구부(111)의 형성이 보다 용이하다.
그뿐만 아니라, 본 발명의 일실시예에 따르면 소자(120)를 둘러싸는 절연층(130)을 소자(120)의 열팽창률과 유사한 재료를 사용하여, 소자(120)로부터 절연층(130)이 박리되지 않도록 할 수 있으며, 매립형 인쇄회로기판의 제조 시에 불량률을 최소화하고 보다 신뢰도 높은 매립형 인쇄회로기판을 제공할 수 있다.
아울러, 상술한 것과 같이, 상기 제1절연층(131)의 상부 표면의 노출부 및 상기 제2절연층(132)의 하부 표면의 노출영역에 상기 보호층(150)이 배치될 수 있다. 상기 보호층(150)은 내부의 감광성 재료로 구성되는 제1절연층 및 제2절연층에 대하여 빛이나 열에 의한 변성 및 파손을 방지하게 하는 기능을 수행하게 됨은 상술한 바와 같다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 캐비티를 포함하는 절연 기판;
    상기 캐비티 내에 배치되는 소자; 및
    상기 소자의 일영역을 노출하는 개구부를 포함하는 감광성 절연층;
    을 포함하는 매립형 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 소자는 상기 캐비티의 측벽과 이격되는 이격부를 구현하는 매립형 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 절연층은 상기 이격부를 충진하는 구조인 매립형 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 절연층은,
    상기 개구부를 제외한 상기 소자의 주변부를 둘러싸는 구조로 배치되는 매립형 인쇄회로기판.
  5. 청구항 4에 있어서,
    상기 절연층은,
    상기 소자의 단자가 배치되는 일면 및 측면에 인접하게 배치되는 제1 절연층; 및
    상기 소자의 타면에 인접하는 제2 절연층;
    을 포함하는 매립형 인쇄회로기판.
  6. 청구항 5에 있어서,
    상기 제2절연층은 상기 제1절연층과 동일한 재질인 매립형 인쇄회로기판.
  7. 청구항 5에 있어서,
    상기 절연 기판과 상기 감광성 절연층은 상호 다른 재질인 매립형 인쇄회로기판.
  8. 청구항 5에 있어서,
    상기 절연층은,
    상기 소자의 열팽창률과 실질적으로 동일한 매립형 인쇄회로기판.
  9. 청구항 5에 있어서,
    상기 절연층은,
    열경화 및 광경화 특성을 구비하는 감광성 수지를 포함하는 매립형 인쇄회로기판.
  10. 청구항 5에 있어서,
    상기 제1절연층은,
    상기 소자의 단자의 일부를 노출시키는 구조로 상기 단자를 매립하는 매립형 인쇄회로기판.
  11. 청구항 10에 있어서,
    상기 단자의 노출부위면과 접하는 도전성비아를 포함하는 매립형 인쇄회로기판.
  12. 청구항 5에 있어서,
    상기 소자는,
    적외선 센서, 근조도 센서, 온도 센서, 습도 센서, 가스 센서, 이미지 센서, RGB 센서 및 제스처 센서 중에서 선택되는 어느 하나인 매립형 인쇄회로기판.
  13. 청구항 12에 있어서,
    상기 소자의 감지부가 상기 개구부 상에 노출되는 매립형 인쇄회로기판.
  14. 청구항 14에 있어서,
    상기 개구부는,
    상기 제1절연층의 내측벽이 외부에 노출되며, 일정한 깊이를 가지는 공간을 구현하는 구조의 매립형 인쇄회로기판.
  15. 청구항 14에 있어서,
    상기 절연기판 및 상기 절연층을 관통하는 관통홀과,
    상기 관통홀을 경유하는 도전성 단자를 포함하는 매립형 인쇄회로기판.
  16. 청구항 15에 있어서,
    상기 도전성 단자는,
    상기 관통홀의 내측면 및 상기 제1절연층 및 상기 제2절연층의 표면의 일부에 형성되는 매립형 인쇄회로기판.
  17. 청구항 16에 있어서,
    상기 제1절연층의 상부 표면의 노출부 및 상기 제2절연층의 하부 표면의 노출영역에 배치되는 보호층을 더 포함하는 매립형 인쇄회로기판.
  18. 청구항 17에 있어서,
    상기 개구부를 형성하는 상기 제1절연층의 내측벽이 외부에 노출되는 구조의 매립형 인쇄회로기판.
  19. 청구항 14에 있어서,
    상기 절연층은,
    120 ℃ 내지 160 ℃의 유리전이온도인 재료를 포함하는 매립형 인쇄회로기판.
  20. 청구항 14에 있어서,
    상기 절연층은,
    열팽창 계수가 10 ppm/℃ 내지 20 ppm/℃인 재료를 포함하는 매립형 인쇄회로기판.
PCT/KR2015/000645 2014-01-22 2015-01-21 매립형 인쇄회로기판 WO2015111922A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0007906 2014-01-22
KR1020140007906A KR102167597B1 (ko) 2014-01-22 2014-01-22 임베디드 인쇄회로기판

Publications (1)

Publication Number Publication Date
WO2015111922A1 true WO2015111922A1 (ko) 2015-07-30

Family

ID=53681670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/000645 WO2015111922A1 (ko) 2014-01-22 2015-01-21 매립형 인쇄회로기판

Country Status (2)

Country Link
KR (1) KR102167597B1 (ko)
WO (1) WO2015111922A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106550541A (zh) * 2015-09-16 2017-03-29 三星电机株式会社 印刷电路板及其制造方法
CN109314086A (zh) * 2016-06-08 2019-02-05 株式会社富士 电路形成方法
CN113241329A (zh) * 2021-04-30 2021-08-10 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314859A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
KR20020079126A (ko) * 2001-04-13 2002-10-19 학교법인 포항공과대학교 전기도금을 이용한 초소형 열유속 센서 및 그 제조방법
US20070086695A1 (en) * 2005-10-13 2007-04-19 Phoenix Precision Technology Corporation Circuit Board Structure of Integrated Optoelectronic Component
KR20100053304A (ko) * 2008-11-12 2010-05-20 삼성전기주식회사 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120039163A (ko) * 2010-10-15 2012-04-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314859A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
KR20020079126A (ko) * 2001-04-13 2002-10-19 학교법인 포항공과대학교 전기도금을 이용한 초소형 열유속 센서 및 그 제조방법
US20070086695A1 (en) * 2005-10-13 2007-04-19 Phoenix Precision Technology Corporation Circuit Board Structure of Integrated Optoelectronic Component
KR20100053304A (ko) * 2008-11-12 2010-05-20 삼성전기주식회사 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106550541A (zh) * 2015-09-16 2017-03-29 三星电机株式会社 印刷电路板及其制造方法
CN109314086A (zh) * 2016-06-08 2019-02-05 株式会社富士 电路形成方法
US11439025B2 (en) 2016-06-08 2022-09-06 Fuji Corporation Method for forming circuit
CN109314086B (zh) * 2016-06-08 2022-11-04 株式会社富士 电路形成方法
CN113241329A (zh) * 2021-04-30 2021-08-10 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构
CN113241329B (zh) * 2021-04-30 2022-06-17 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构
US11789218B2 (en) 2021-04-30 2023-10-17 Hangzhou Guangzhiyuan Technology Co., Ltd. Three-dimentional packaging method and package structure of photonic-electronic chip

Also Published As

Publication number Publication date
KR102167597B1 (ko) 2020-10-19
KR20150087683A (ko) 2015-07-30

Similar Documents

Publication Publication Date Title
US10147834B2 (en) Overmold proximity sensor and associated methods
CN104822227B (zh) 嵌入式印刷电路板
WO2015111922A1 (ko) 매립형 인쇄회로기판
CN103575388A (zh) 红外传感器
WO2014208907A1 (ko) 광원 회로유닛 및 이를 포함하는 조명장치
CN104684456B (zh) 摄像装置及具有该摄像装置的内窥镜
WO2015009121A1 (ko) 전극 적층체 및 유기 발광 소자
US20170064809A1 (en) Embedded Venting System
RU2643190C2 (ru) Оптический изолятор для изоляции печатной платы
WO2016013904A1 (ko) 인쇄회로기판
GB2444362A (en) Preventing galvanic action and consequential optical fiber darkening caused by hydrogen ions
WO2014115957A1 (en) Transparent fingerprint recognizing sensor array
KR102212967B1 (ko) 임베디드 인쇄회로기판
WO2021010581A1 (en) Electronic device including interposer
KR20220110457A (ko) 회로 기판
WO2011087319A2 (ko) 발광 장치
TWI571786B (zh) 可攜式電子裝置
WO2015111923A1 (ko) 매립형 인쇄회로기판
CA2994559C (en) Enhanced liquid detection mechanisms for circuit cards
WO2015133763A1 (ko) 비접촉식 온도 센서가 장착된 전자 장치 및 비접촉식 온도 센서 모듈
WO2019045462A1 (ko) 연성 회로 기판의 제조 방법 및 이를 이용하여 제조된 연성 회로 기판
WO2012093868A2 (ko) 자성 시트 회로기판 및 그 제조 방법
WO2017142189A1 (ko) 터치 센서 및 그 제조방법
WO2010041890A2 (ko) 리모콘 수신모듈 및 이의 실장구조
WO2017051956A1 (ko) 방열 금속이 부착된 임베디드 기판 및 그 제작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15741078

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15741078

Country of ref document: EP

Kind code of ref document: A1