KR102167597B1 - 임베디드 인쇄회로기판 - Google Patents

임베디드 인쇄회로기판 Download PDF

Info

Publication number
KR102167597B1
KR102167597B1 KR1020140007906A KR20140007906A KR102167597B1 KR 102167597 B1 KR102167597 B1 KR 102167597B1 KR 1020140007906 A KR1020140007906 A KR 1020140007906A KR 20140007906 A KR20140007906 A KR 20140007906A KR 102167597 B1 KR102167597 B1 KR 102167597B1
Authority
KR
South Korea
Prior art keywords
insulating layer
sensor
printed circuit
insulating
circuit board
Prior art date
Application number
KR1020140007906A
Other languages
English (en)
Other versions
KR20150087683A (ko
Inventor
안윤호
이상명
정원석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140007906A priority Critical patent/KR102167597B1/ko
Priority to PCT/KR2015/000645 priority patent/WO2015111922A1/ko
Publication of KR20150087683A publication Critical patent/KR20150087683A/ko
Application granted granted Critical
Publication of KR102167597B1 publication Critical patent/KR102167597B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 임베디드 인쇄회로기판에 관한 것으로, 캐비티를 포함하는 절연 기판; 상기 캐비티에 배치되는 소자; 및 상기 절연 기판 상에 열 및 자외선 경화 재료로 형성되며, 상기 소자의 일부를 노출하는 개구부를 포함하는 절연층;을 포함한다.

Description

임베디드 인쇄회로기판{EMBEDDED PRINTED CIRCUIT SUBSTRATE}
본 발명의 실시예는 임베디드 인쇄회로기판에 관한 것이다.
최근에는 휴대 단말에 다양한 기능이 추가되고 있으며, 그에 따라 휴대 단말에 다양한 센서 소자가 추가되고 있다.
휴대 단말에 포함되는 인쇄회로기판(PCB; Printed Circuit Board)에 센서 소자를 실장 시에는 상기 인쇄회로기판의 제한된 면적으로 인하여 새로운 센서 소자의 추가가 어려운 실정이다.
한편, 인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 전도성 재료로 인쇄회로를 인쇄한 것으로, 여러 종류의 많은 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고, 소자를 연결하는 회로 라인을 평판 표면에 인쇄하여 고정하는 구조로 구성된다.
종래에는 절연 기판 내에 캐비티를 형성하고 캐비티 내에 소자를 실장하여 임베디드 인쇄회로기판을 구성하므로 소자가 외부로 노출되지 않는다.
따라서, 상기 소자가 센서 소자인 경우에는 상기 센서 소자가 노출되는 개구부를 형성하기 위하여 레이저 드릴을 이용하였으나, 상기 레이저 드릴에 의하여 인쇄회로기판 또는 소자가 손상되는 문제점이 발생하였다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 인쇄회로기판에 임베디드되는 소자의 일부를 노출하는 개구부가 형성되는 절연층을 열 및 자외선 경화 특징이 있는 감광성 자재를 사용하여, 인쇄회로기판 또는 소자의 손상 없이 개구부의 형성이 보다 용이하도록 하고자 한다.
또한, 본 발명은 소자를 둘러싸는 절연층을 소자의 열팽창률과 유사한 재료를 사용하여, 소자로부터 절연층이 박리되지 않도록 하고, 제조 시에 불량률을 최소화하고 신뢰도 높은 임베디드 인쇄회로기판을 제공하고자 한다.
전술한 문제를 해결하기 위한 본 실시예에 따른 임베디드 인쇄회로기판은 캐비티를 포함하는 절연 기판; 상기 캐비티에 배치되는 소자; 및 상기 절연 기판 상에 열 및 자외선 경화 재료로 형성되며, 상기 소자의 일부를 노출하는 개구부를 포함하는 절연층;을 포함한다.
본 발명의 다른 일실시예에 따르면, 상기 절연층은 상기 캐비티의 측벽에 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연층은 상기 소자의 단자가 배치되는 일면에 형성되는 제1 절연층; 및 상기 소자의 타면에 형성되는 제2 절연층;을 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연층은 상기 개구부를 제외한 상기 소자의 주변부를 둘러쌀 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 개구부는 상기 소자의 단자들과 연결되는 금속 비아들 간의 사이 공간에 배치될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 소자는 상기 노출되는 면의 일부에 상기 절연층이 배치될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연층은 120 ℃ 내지 160 ℃의 유리전이온도인 재료를 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연층은 열팽창 계수가 10 ppm/℃ 내지 20 ppm/℃인 재료를 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 소자는 적외선 센서, 근조도 센서, 온도 센서, 습도 센서, 가스 센서, 이미지 센서, RGB 센서 및 제스처 센서 중에서 어느 하나일 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 소자의 감지부를 노출할 수 있다.
본 발명의 일실시예에 따르면 인쇄회로기판에 임베디드되는 소자의 일부를 노출하는 개구부가 형성되는 절연층을 열 및 자외선 경화 특징이 있는 감광성 자재를 사용하여, 인쇄회로기판 또는 소자의 손상 없이 개구부의 형성이 보다 용이하다.
또한, 본 발명의 일실시예에 따르면 소자를 둘러싸는 절연층을 소자의 열팽창률과 유사한 재료를 사용하여, 소자로부터 절연층이 박리되지 않도록 할 수 있으며, 임베디드 인쇄회로기판의 제조 시에 불량률을 최소화하고 보다 신뢰도 높은 임베디드 인쇄회로기판을 제공할 수 있다.
도 1 내지 도 9는 본 발명의 일실시예에 따른 임베디드 인쇄회로기판 구조 및 그 제조 방법을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1 내지 도 9는 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 제조 방법을 설명하기 위한 도면이다.
도 1 내지 도 9를 참조하여 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 제조 방법을 설명하기로 한다.
도 1에 도시된 바와 같이 본 발명의 일실시예에 따른 임베디드 인쇄회로기판은, 먼저 절연 기판(110)에 캐비티(cavity: 111)를 형성한다.
이때, 상기 절연 기판(110)은 절연 재료로 형성될 수 있으며, 예를 들어 유리 섬유와 수지재를 포함하여 형성될 수 있다. 또한, 상기 캐비티(111)는 레이저 드릴 또는 기계적 드릴을 사용하여 형성할 수 있다.
이후에는 도 2에 도시된 바와 같이 상기 절연 기판(110)의 일면에 임시층(115)을 형성할 수 있으며, 상기 임시층(115)은 폴리이미드(Polyimide) 재료로 형성될 수 있다.
상기 임시층(115)은 상기 절연 기판(110) 내의 캐비티(111) 상에 소자(120)를 안정적으로 실장하기 위한 부재이다.
이후, 도 3에 도시된 바와 같이 상기 절연 기판(110)의 캐비티(111) 내에 소자(120)를 배치한다.
이때, 상기 캐티비(111)에는 상기 소자(120)가 배치된 이후에 상기 소자(120)와 상기 캐비티(111)의 측벽 간에는 여유 공간(112)이 형성될 수 있다.
한편, 본 발명의 일실시예에 따른 상기 소자(120)는 적외선 센서, 근조도 센서, 온도 센서, 습도 센서, 가스 센서, 이미지 센서, RGB 센서 및 제스처 센서 중에서 어느 하나일 수 있다.
이후에는 도 4에 도시된 바와 같이 절연 기판(110) 및 소자(120) 상에 제1 절연층(131)을 형성한다. 상기 제1 절연층(131)은 열 및 자외선에 의해 경화되는 재료를 사용하여 상기 소자(120)의 일부를 노출하는 개구부(135)를 포함하도록 형성한다.
보다 상세하게 설명하면, 상기 제1 절연층(131)은 감광성(photosensitive) 재료로서 도 4에 도시된 바와 같이 자외선에 노광되어, 도 5에 도시된 바와 같이 열처리 되어 경화될 수 있다.
이때, 상기 제1 절연층(131)은 120 ℃ 내지 160 ℃의 유리전이온도를 가지는 재료를 사용하여 자외선 가공과 열처리 가공을 하여 형성할 수 있다.
상기 도 4에 도시된 바와 같이 제1 절연층(131)은 60 ℃ 내지 100 ℃의 온도 상태에서 자외선 가공하고, 이후에 도 5에 도시된 바와 같이 제1 절연층(131)을 160 ℃ 내지 200 ℃의 온도로 열처리하여 경화할 수 있다.
또한, 본 발명의 일실시예에 따르면 상기 제1 절연층(131)은 상기 소자(120)의 열팽창률과 유사하도록 하기 위하여, 열팽창 계수가 10 ppm/℃ 내지 20 ppm/℃인 재료를 사용하여 형성하여, 소자(120)로부터 제1 절연층(131)이 박리되는 문제점이 발생하지 않도록 할 수 있다.
또한, 상기 절연층(131)은 캐비티(111) 내의 측벽에 접하는 공간(133)에 일부가 형성될 수 있다.
도 5에 도시된 바와 같이 상기 제1 절연층(131)을 열처리하여 경화한 이후에는, 도 6에 도시된 바와 같이 상기 임시층(115)을 제거하고, 상기 임시층(115)이 제거된 면에 제2 절연층(132)을 형성된다.
이때, 상기 제1 절연층(131) 상에는 비아(134)가 형성될 수 있다.
상기 제2 절연층(132)은 상기 제1 절연층(131)과 동일한 재료를 이용하여 형성된다.
즉, 제2 절연층(132)은 상기 제1 절연층(131)과 동일하게 열 및 자외선에 의해 경화되는 재료를 사용하여 형성되며, 120 ℃ 내지 160 ℃의 유리전이온도를 가지는 재료로서, 소자(120)의 열팽창률과 유사하게 열팽창 계수가 10 ppm/℃ 내지 20 ppm/℃인 재료를 사용하여 형성할 수 있다.
상기와 같이 구성되는 제2 절연층(132)은 도 6에 도시된 바와 같이 자외선에 노광되고, 도 7에 도시된 바와 같이 열처리 되어 경화될 수 있으며, 그에 따라 상기 절연층(130)은 개구부(135)를 제외한 상기 소자(120)의 주변부를 둘러싸도록 형성될 수 있다.
이후에는 도 8에 도시된 바와 같이 임베디드 인쇄회로기판 상에 관통홀(Through Hole: 140)을 형성하고, 상기 비아(134)와 관통홀(140)에 도금을 하여 소자(120)의 단자와 연결되는 도전성 비아(133)와, 도전성 단자(141)를 형성할 수 있다.
이후, 도 9에 도시된 바와 같이 임베디드 인쇄회로기판의 양면에 각각 보호층(150)을 형성할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 일실시예에 따르면 인쇄회로기판에 임베디드되는 소자의 일부를 노출하는 개구부(111)가 형성되는 절연층을 열 및 자외선 경화 특징이 있는 감광성 자재를 사용하므로, 인쇄회로기판 또는 소자(120)의 손상 없이 개구부(111)의 형성이 보다 용이하다.
이후부터는 도 9를 참조하여 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 구성을 설명하기로 한다.
도 9에 도시된 바와 같이 본 발명의 일실시예에 따른 임베디드 인쇄회로기판은 절연 기판(110), 소자(120) 및 절연층(130)을 포함한다.
상기 절연 기판(110)은 캐비티(111)를 포함하고, 소자(120)는 상기 캐비티(111)에 배치되어 실장된다.
이때, 상기 절연 기판(110)은 절연 재료로 형성될 수 있으며, 예를 들어 유리 섬유와 수지재를 포함하여 형성될 수 있다.
한편, 본 발명의 일실시예에 따른 상기 소자(120)는 적외선 센서, 근조도 센서, 온도 센서, 습도 센서, 가스 센서, 이미지 센서, RGB 센서 및 제스처 센서 중에서 어느 하나일 수 있다.
상기 절연층(130)은 상기 절연 기판(110) 상에 열 및 자외선 경화 재료로 형성되며, 상기 소자(120)의 일부를 노출하는 개구부(135)를 포함한다.
보다 상세하게 설명하면, 상기 절연층(130)은 소자(120)의 단자(121)가 배치되는 일면에 형성되는 제1 절연층(131)과, 상기 소자(120)의 타면에 형성되는 제2 절연층(132)을 포함할 수 있다.
또한, 상기 절연층(130)은 120 ℃ 내지 160 ℃의 유리전이온도를 가지는 재료로서 60 ℃ 내지 100 ℃의 온도 상태에서 자외선 가공할 수 있으며, 160 ℃ 내지 200 ℃의 온도로 열처리하여 경화할 수 있는 재료를 사용하여 형성할 수 있다.
한편, 상기 절연층(130)은 상기 캐비티(111)의 측벽에도 일부가 형성될 수 있으며, 상기 절연층(130)의 개구부(135)는 상기 소자(120)의 단자(121)들과 연결되는 금속 비아(133)들 간의 사이 공간에 배치될 수 있다. 즉, 상기 소자(120)의 노출되는 면의 일부 영역(136)에 상기 절연층(130)이 배치될 수 있다.
그에 따라, 상기 절연층(130)은 개구부(135)를 제외한 상기 소자(120)의 주변부를 둘러싸도록 형성될 수 있다.
또한, 본 발명의 일실시예에 따른 임베디드 인쇄회로기판은 도전성 비아(133), 관통홀(140) 및 도전성 단자(131)를 포함할 수 있다.
따라서, 본 발명의 일실시예에 따르면 임베디드된 소자의 일부를 노출하는 개구부(111)가 형성되는 절연층을 열 및 자외선 경화 특징이 있는 감광성 자재를 사용하여, 인쇄회로기판 또는 소자(120)의 손상 없이 개구부(111)의 형성이 보다 용이하다.
그뿐만 아니라, 본 발명의 일실시예에 따르면 소자(120)를 둘러싸는 절연층(130)을 소자(120)의 열팽창률과 유사한 재료를 사용하여, 소자(120)로부터 절연층(130)이 박리되지 않도록 할 수 있으며, 임베디드 인쇄회로기판의 제조 시에 불량률을 최소화하고 보다 신뢰도 높은 임베디드 인쇄회로기판을 제공할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 절연 기판
111: 캐비티
112: 여유 공간
115: 임시층
120: 소자
130: 절연층
131: 제1 절연층
132: 제2 절연층
133: 도전성 비아
134: 비아
135: 개구부
141: 도전성 단자
150: 보호층

Claims (10)

  1. 캐비티를 포함하는 절연 기판;
    상기 캐비티 내에 배치되고, 상면에 단자 및 감지부를 포함하는 소자;
    상기 절연 기판의 상면 위에 상기 캐비티를 채우며 배치되고, 상기 소자의 상면 중 상기 감지부 대응하는 영역을 노출하는 개구부를 가지는 제1 절연층;
    상기 절연 기판의 하면 아래에 배치되는 제2 절연층;
    상기 제1 절연층의 상면에 배치되는 도전성 단자;
    상기 제1 절연층 내에 배치되고, 상기 소자의 단자와 상기 도전성 단자를 연결하는 복수의 도전성 비아;
    상기 제1 절연층의 상면 위에 배치되고, 상기 도전성 단자와 상기 제1 절연층의 개구부를 노출하는 보호층을 포함하고,
    상기 개구부는 상기 소자의 단자들과 연결되는 상기 복수의 도전성 금속 비아들 간의 사이 공간에 배치되어 상기 감지부를 노출하며,
    상기 제2 절연층은,
    상기 절연 기판의 하면과 접촉하는 제1 부분과, 상기 캐비티 내에 배치된 상기 제1 절연층의 하면과 접촉하는 제2 부분과, 상기 소자의 하면과 접촉하는 제3 부분을 포함하고,
    상기 제1 절연층 및 상기 제2 절연층은 상기 절연 기판의 상면 및 하면에 각각 서로 동일한 재료로 형성되며,
    상기 제1 및 제2 절연층은
    상기 소자로부터의 박리를 방지하기 위해, 상기 소자가 가지는 열팽창률에 대응하는 열팽창률을 가진 열 및 자외선 경화 재료로 형성되어 상기 개구부를 제외한 상기 소자의 주변부를 둘러싸고,
    상기 제1 및 제2 절연층의 각각의 열팽창 계수는 10 ppm/℃ 내지 20 ppm/℃인
    임베디드 인쇄회로기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 청구항 1에 있어서,
    상기 제1 및 제2 절연층은,
    120 ℃ 내지 160 ℃의 유리전이온도인 재료를 포함하는 임베디드 인쇄회로기판.
  8. 삭제
  9. 청구항 1에 있어서,
    상기 소자는,
    적외선 센서, 근조도 센서, 온도 센서, 습도 센서, 가스 센서, 이미지 센서, RGB 센서 및 제스처 센서 중에서 어느 하나인 임베디드 인쇄회로기판.
  10. 삭제
KR1020140007906A 2014-01-22 2014-01-22 임베디드 인쇄회로기판 KR102167597B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140007906A KR102167597B1 (ko) 2014-01-22 2014-01-22 임베디드 인쇄회로기판
PCT/KR2015/000645 WO2015111922A1 (ko) 2014-01-22 2015-01-21 매립형 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140007906A KR102167597B1 (ko) 2014-01-22 2014-01-22 임베디드 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20150087683A KR20150087683A (ko) 2015-07-30
KR102167597B1 true KR102167597B1 (ko) 2020-10-19

Family

ID=53681670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140007906A KR102167597B1 (ko) 2014-01-22 2014-01-22 임베디드 인쇄회로기판

Country Status (2)

Country Link
KR (1) KR102167597B1 (ko)
WO (1) WO2015111922A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033191A (ko) * 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP6811770B2 (ja) 2016-06-08 2021-01-13 株式会社Ｆｕｊｉ 回路形成方法
CN113241329B (zh) * 2021-04-30 2022-06-17 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314859A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
KR100421177B1 (ko) * 2001-04-13 2004-03-02 학교법인 포항공과대학교 전기도금을 이용한 초소형 열유속 센서 및 그 제조방법
TWI290820B (en) * 2005-10-13 2007-12-01 Phoenix Prec Technology Corp Circuit board structure of integrated optoelectronic component
KR101009110B1 (ko) * 2008-11-12 2011-01-18 삼성전기주식회사 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
KR20120039163A (ko) * 2010-10-15 2012-04-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
WO2015111922A1 (ko) 2015-07-30
KR20150087683A (ko) 2015-07-30

Similar Documents

Publication Publication Date Title
JP7080912B2 (ja) フレキシブルプリント配線板、これを含む電子装置、およびフレキシブルプリント配線板の製造方法
JP4150396B2 (ja) リジッドフレキシブル基板の製造方法
CN104822227B (zh) 嵌入式印刷电路板
KR102167597B1 (ko) 임베디드 인쇄회로기판
TW201644334A (zh) 配線基板及其編碼資訊的辨識方法
JP2016096246A (ja) フレキシブルプリント配線板のソルダーレジスト形成方法
KR102212967B1 (ko) 임베디드 인쇄회로기판
KR102180735B1 (ko) 광전자 구조체
CN107211526B (zh) 印刷电路板
TWI419628B (zh) 印刷電路板
KR102426528B1 (ko) 임베디드 인쇄회로기판
US20160324000A1 (en) Mounting structure of leaded electronic component which reduces occurrence of blow hole
KR101483874B1 (ko) 인쇄회로기판
KR102199281B1 (ko) 인쇄회로기판
KR101320973B1 (ko) 집적회로 소자 패키지 및 이의 제조 방법
KR102536256B1 (ko) 임베디드 인쇄회로기판
KR102301236B1 (ko) 인쇄회로기판
JP2014096584A (ja) プリント回路基板及びプリント回路基板の製造方法
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads
KR101626073B1 (ko) 와이어드 컨텍터
KR101085696B1 (ko) 도전성 패턴 형성 방법
KR102159548B1 (ko) 임베디드 인쇄회로기판
KR20150087682A (ko) 임베디드 인쇄회로기판
KR102146481B1 (ko) 임베디드 인쇄회로기판
KR20150094154A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant