KR20000047653A - 두 개의 신호 플레인과 한 개의 전원 플레인을 갖는 회로기판 - Google Patents

두 개의 신호 플레인과 한 개의 전원 플레인을 갖는 회로기판 Download PDF

Info

Publication number
KR20000047653A
KR20000047653A KR1019990050720A KR19990050720A KR20000047653A KR 20000047653 A KR20000047653 A KR 20000047653A KR 1019990050720 A KR1019990050720 A KR 1019990050720A KR 19990050720 A KR19990050720 A KR 19990050720A KR 20000047653 A KR20000047653 A KR 20000047653A
Authority
KR
South Korea
Prior art keywords
layers
metal layer
photosensitive
dielectric
layer
Prior art date
Application number
KR1019990050720A
Other languages
English (en)
Other versions
KR100345530B1 (ko
Inventor
폴론케니스
지마레즈미구엘에이.
키슬러로스더블유.
라우퍼존엠.
맥너슨로이에이치.
말코비치보야알.
메미스어브
파올레티짐피.
페리노메리베스
웰쉬존에이.
윌슨윌리암이.
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20000047653A publication Critical patent/KR20000047653A/ko
Application granted granted Critical
Publication of KR100345530B1 publication Critical patent/KR100345530B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명에 따른 인쇄 회로 기판(printed circuit board)이나 회로 카드(circuit card)를 형성하는 방법은 한 쌍의 감광 영상 형성 가능 유전층 사이에 삽입되어 전원 플레인(power plane)으로 사용되는 금속층을 제공한다. 감광 형성되고(photoformed) 금속으로 채워진 비아(via)와 감광 형성되고 도금된 스루홀(plated through hole)은 감광 패턴형성 가능 물질 내에 있고, 신호 회로(signal circuitry)는 각 유전 물질의 표면상에 형성되어 비아와 도금된 스루홀에 연결된다. 테두리(border)는 한 유전층의 에지까지 연장되는 금속층을 포함하는 기판이나 카드 주위를 둘러싸고 있다. 동박(copper foil)은 여유구(餘裕口, clearance hole)를 제공한다. 감광 영상형성 가능하고 경화 가능한 유전 물질로 이루어진 제1 및 제2 층은 구리의 반대면상에 배치된다. 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층상에 패턴이 현상되어, 비아를 통해 금속층이 노출된다. 구리의 상기 여유구가 있는 곳에서는, 양 유전 층에서 홀이 패턴 형성된 곳에서 스루홀이 현상된다. 그런 다음, 감광 영상형성 가능 물질의 표면, 비아 및 스루홀은 구리 도금 공정에 의해 메탈라이징된다. 이것은 포토레지스트로 회로의 잔류영역(remainder)을 보호하고 사진식각 기술을 사용하여 실행하는 것이 바람직하다. 그런 다음, 메탈라이징된 회로 기판이나 카드를 양 면상에 남기고 포토레지스트는 제거된다. 비아는 양면에서부터 가운데 구리층으로 연장되고, 도금된 스루홀은 회로 처리된 두 개의 외부 회로 형성된 구리층을 연결한다.

Description

두 개의 신호 플레인과 한 개의 전원 플레인을 갖는 회로 기판 {TWO SIGNAL ONE POWER PLANE CIRCUIT BOARD}
본 발명은 일반적으로 회로 기판(circuit board) 또는 회로 카드(circuit card) 등의 형성에 관한 것으로, 더욱 상세하게는, 두 개의 신호 플레인(signal plane)과 한 개의 전원 플레인(power plane)(2S/1P)을 구비하는 회로 기판 또는 회로 카드의 형성에 관한 것이다. 상기 전원 플레인은 감광 패턴형성 가능 유전 물질(photopatternable dielectric material)로 이루어진 두 개의 층 사이에 삽입되고, 상기 두 개의 층 각각의 표면에 상기 신호 플레인용 회로층이 배치된다.
통상적인 소정의 회로 기판 구조에서, 상기 회로 기판의 단면은 에폭시 주입 섬유유리(epoxy impregnated fiberglass)인 FR4와 같은 비감광 패턴형성 유전체(non-photopatternable dielectric)와 하나 이상의 구리층(copper layer)을 포함한다. 비아(via) 및 도금된 스루홀(plated through hole)은 상기 유전 물질에 기계적으로 또는 레이저로 구멍을 뚫어 형성된다. 이것은 정밀하고 연속적으로 구멍 형성되는(drill) 각 홀과 정밀한 정렬을 실행한 후 구멍을 형성하는 것이 요구된다. 또한, 몇몇 예에서는, 에지(edge)에서 전원 플레인이 노출되는 것을 보호하기 위해 카드나 기판의 에지 주위에 격리 테두리(isolation border)를 형성해야 할 필요가 있다. 또한 격리 테두리는 동일한 플레인에서 독립된 전압 영역을 허용하기 위해 카드나 기판 내에 형성된다. 상기 격리 테두리는 구리를 식각하여 FR4 물질을 노출시켜 형성된다. 노출된 FR4 물질은 서로 접속되지 않게 설계된 두 구리의 인접 영역을 격리시킨다. 상기 격리 테두리는 또한 카드나 기판을 배치하면서 상기 에지 상에 노출되는 구리가 서로 접촉되지 않도록 기판 에지 주위에 사용된다. 기판 상에 부품 번호 등과 같은 텍스트(text)를 표시하는 데에도 동일한 기술이 사용된다.
감광 영상형성 가능 물질(photoimageable material)이 금속 기판의 일면 상에 사용되어 온 반면에, 금속 전원 플레인의 양면 상에 2S/1P 보드를 형성하기 위해 상기 감광 영상형성 가능 물질을 사용할 경우에는 많은 공정상의 어려움이 발생한다. 회로 트레이스(circuit trace)가 그 위에 형성되는 유전 물질과 같은 감광 영상형성 가능 유전 폴리머(photoimageable dielectric polymer)사이에 미리 형성된 금속 전원 플레인을 삽입하는 공정에서, 격리 테두리는 감광 패턴형성이 불가능한 FR4를 이용하는 것과 같은 동일한 방식으로 형성될 수 없다. 구리가 식각된 다음에 동일한 공정이 사용되면, 패널 부분은 격리되고, 상기 패널 부분을 함께 잡아줄 잔유 물질(remaining material)이 존재하지 않기 때문에 상기 패널 부분은 조각이 난다.
그러므로 본 발명의 주 목적은 감광 영상형성 가능 유전 물질로 이루어진 층이 전원을 형성하는 금속층의 반대면(opposite sides) 상에 사용되고 상기 층상에 회로 트레이스가 형성되며 상기 층 내에 비아 및 도금된 스루홀이 형성되는 공정을 제공하는 것이다. 하나의 기술적인 특징은 패널이 조각나지 않고 격리 테두리가 상기 전원 플레인에 형성될 수 있다는 것이다.
도 1은 공정 중 패널상에 형성된 다수의 카드나 기판을 도시하는 개략적인 평면도.
도 2a 내지 도 2k는 회로 기판을 형성하는 많은 제조 단계를 도 1의 2-2선을 따라 도시하는 단면도.
본 발명에 따라서, 인쇄 회로 기판이나 회로 카드를 형성하는 방법이 제공되는데, 한 쌍의 감광 영상형성 가능한 유전 층 사이에 삽입된 전원 플레인으로서 제공되는 금속층이 존재하고, 감광 형성된(photoformed) 금속으로 채워진 비아와 감광 형성되고 도금된 스루홀은 감광 패턴형성 가능 물질내에 형성되고, 신호 회로는 각 유전 물질의 표면상에 형성되어 비아와 도금된 스루홀에 접속된다. 일 실시예에서, 기판이나 카드 주위의 테두리는 상기 금속층이 한 유전층의 에지까지 가지 않고 끝나도록 해준다. 또한 테두리는 동일한 플레인에 존재하는 각각의 전압을 격리하도록 카드나 보드 내에서 사용될 수도 있다. 본 발명에 따른 방법은 금속층, 바람직하게 동박층(copper foil)에 여유구(餘裕口, clearance hole)를 제공하는 단계를 포함한다. 감광 영상형성 가능하고 경화 가능한(curable) 유전 물질의 제1 층은 상기 동박의 일 면상에 배치되고, 상기 유전 물질의 제2 층은 상기 동박의 다른 면상에 배치된다. 감광 영상형성 가능 유전 물질은 에폭시계 수지가 바람직하다.
감광 영상형성 가능하고 경화 가능한 물질의 제1 및 제2 층 양자는 각 면상에서 미리 선택된 패턴으로 감광하여 패턴이 형성된다. (테두리가 형성될 경우, 감광 영상형성 가능 물질의 제1 층은 테두리 패턴을 포함하고, 감광 영상형성 가능 물질의 제2 층상의 패턴은 테두리 패턴을 포함하지 않는다.) 비아를 통하여 금속층을 노출시키고, 테두리의 경우에 현상된 패턴내의 테두리에서 금속을 노출하도록 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층상에 상기 패턴이 현상된다. 금속층의 여유구에서, 스루홀은 양 유전 층에 홀 패턴이 형성되는 곳에 현상된다. 그런 다음 각 감광 영상형성 가능 물질의 표면, 비아 및 스루홀은 사진 식각 기술을 사용하고 바람직하게는 부가적인 구리 도금 공정을 통해 메탈라이징된다(metalize). 테두리가 존재할 경우, 제1 층을 통하여 노출된 테두리를 둘러싸는 금속이 식각되는 방법으로 금속층 에지를 지나 연장되는 감광 영상형성 가능 물질의 제2 층에 의해 정해진 에지를 구비하는 기판이 제공하다. 이 식각 공정은 포토 레지스트의 사용과 사진 식각 기술을 사용하여 회로의 잔류 영역(remainder)을 보호하면서 이루어지는 것이 바람직하다. 그런 사진 식각 기술이 사용될 경우, 포토레지스트는 그 후 제거되어, 양 면상에 메탈라이징된(having metalization) 회로 기판이나 카드는 남고, 비아는 양면에서부터 가운데 금속층으로 연장되고, 도금된 스루홀은 2개의 외부 회로 금속층을 연결하고, 테두리를 형성할 경우에, 테두리에서 금속이 제거되어 테두리를 형성되고 테두리는 현상되지 않고 남아있는 감광 패턴형성이 가능한 유전 물질중 하나에 의해 지지된다.
도면을 참조하면, 도 1은 카드, 보드, 상기 카드 섹션이나 보드 섹션을 전기적으로 분리시켜야 할 경우, 즉 형성되는 다수의 카드나 기판들 사이의 전원 플레인과 물리적으로 접속하지 않을 경우 복수의 회로 카드나 회로 기판을 형성하기 위해 사용되는 패널의 매우 개략적인 도면이다. 도 1에 도시된 바와 같이, 패널(10)은 상기 패널(10)상에 형성되고 도면 부호 (12)로 지정된 복수의 회로 카드를 구비하고, 상기 다수의 카드(12)는 자신의 둘레로 완전하게 연장되는 테두리(14)에 분리된다. 테두리(16)는 카드 내에서의 전기적인 분리를 제공하는 테두리이다. 본 명세서에서 "카드"나 "회로 카드"의 용어는 칩캐리어로 사용되거나 칩은 물론 다른 콤포넌트(component)를 탑재하기 위한 회로 기판으로 사용될 수 있는 회로 기판(circuitized substrate)을 지정하는 것으로 사용된다. 카드(12) 형태는 도 2a 내지 도 2k에 도시된 여러 단계를 통해 제조되고, 상기 도 2a 내지 도 2k는 전원 플레인을 형성하는 금속층을 시작으로 주위에 상기 금속이 없는(free of metal) 테두리를 구비하는 최종적인 회로 카드나 회로 기판을 형성하기 위한 공정의 여러 단계가 도시된다.
도 2a를 참조하면, 바람직한 일 실시예에서, 금속층(20)은 1온스 동박 형태의 구리이고, 다른 크기의 동박도 사용될 수 있는데, 예를 들면 1/2온스 동박이다. 그러나 1-온스의 동박은 전원 플레인용으로 통상적으로 사용되는 하나의 표준 물질(standard material)이다. 상기 금속층(20)은 약 0.7밀(mil)내지 약 2.8밀까지의 두께가 되도록 신중히 고려된다(contemplate). 형태(formation)는 1P/2S 구조 즉, 한 개의 전원 플레인과 두 개의 신호 플레인을 구비하는 회로 카드를 형성하는 것으로 기술된다.
많은 예에서, 하나의 유전물질 층의 노출 표면상의 회로에서 다른 유전 물질 층의 노출 표면상의 회로로 연장하는데 도금된 스루홀이 요구된다. 이러한 경우에, 도면 부호 (22)로 도시된 스루홀은 동박(20) 내에 형성된다. 상기 스루홀(22)은 기계적인 드릴 공정(mechanical drilling)이나 식각 공정(etching) 중 어느 하나로 형성될 수 있다. 식각을 위한 하나의 기술은 사진 식각(photolithographic) 공정을 사용하는 것이다. 여기에서 각 홀의 위치는 구리의 양 표면상에 코팅되어 있는 포토레지스트에 패턴으로 형성되어 현상되며, 상기 홀은 제2 염화 구리(CuCl2)와 같은 식각제(etchant)에 의해 구리를 관통하여 식각된다. 그런 다음 포토레지스트는 제거된다. 이러한 공정은 매우 잘 알려진 종래 기술이다.
감광 영상형성 가능 유전 물질로 이루어진 제1 층(24)은 동박(20)의 일 면상에 코팅되고, 감광 영상형성 가능 유전 물질로 이루어진 제2 층(26)은 동박(20)의 반대쪽 면상에 코팅되며, 상기 유전 물질은 도면 부호 (28)로 도시된 바와 같이 스루홀(22)에 채워진다. 유전 물질로 이루어진 각 층의 두께는 2밀 내지 4밀 사이가 바람직하다. 특히 감광 영상형성 가능 물질은 일반적으로 양도되어(assigned) 본 명세서에 참조되고 본 명세서의 일부를 이루는 미국 특허 제5,026,624호(발명의 명칭: 감광 영상형성용 조성물(composition for photoimaging))에 기술된 형태의 에폭시계 물질(epoxy-based material)이 유용하다. 도 2b에 도시된 바와 같이, 이 물질은 감광 영상형성(phtoimage)되거나 감광 패턴형성되고(phtopatterning), 원하는 패턴을 드러내도록(reveal) 현상된 후 회로 기판을 형성하기 위해 구리 도금과 같은 금속 회로 트레이스(trace)가 상부에 형성될 수 있는 유전 기판을 제공하도록 경화된다. 상기 유전 물질은 상기 미국 특허 제5,026,624호에 기술된 바와 같이 코팅된 커턴(curtain)일 수도 있거나 요변성 물질(thixotrope)을 포함할 수 있으며 미국 특허 제5,300,402호에 기술된 바와 같이 도포된 스크린(screen)일 수 있다. 또한 상기 물질은 건식 필름으로서 도포될 수 있다. 건식 필름(dry film)을 만드는 기술은 다음과 같다.
감광 영상형성이 가능한 유전 조성물은 약 86.5% 내지 89%까지의 고형분 함량(solids content)을 갖는 것으로 준비한다. 상기 고형분은 페녹시 수지(phenoxy resin)인 PKHC 약 27.44%; 테트라브로모비스페놀 A(tetrabromobisphenol A)인 Epirez 5183 41.16%; 8개의 반응기(octafunctional)를 갖는 에폭시 비스페놀 A 포름알데하이드 노볼락 수지(epoxy bisphenol A formaldehyde novolac resin)인 Epirez SU-8 22.88%; 광개시제(photoinitiator)인 UVE 4.85%; 에틸바이올렛 염료(ethylviolet dye) 0.07%; 불소화된 폴리에테르 비이온성 계면활성제(fluorinated polyether nonionic surfactant)인 3M사의 Fc 430 0.03%; 무정형 실리콘 디옥사이드(amorphous silicon dioxide)인 디거사(Degussa)사의 Aerosil 380 3.85%를 포함한다. 용매(solvent)는 전체 감광 영상형성이 가능한 유전 조성물의 약 11 내지 13.5%를 차지한다. 듀폰(Dupont)사에서 나온 폴리에스터 층(polyester layer)인 Mylar D라고 하는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)로 이루어진 1.42밀 두께의 세그먼트 상에 상기 감광 영상형성이 가능한 유전 조성물이 코팅된다. 감광 영상형성이 가능한 유전 조성물은 건조되어 2.8밀 두께의 감광 영상형성이 가능한 유전막을 폴리에틸렌 테레프탈레이트의 막 위에 제공한다.
상기 미국 특허 제5,026,624호 및 제5,300,402호에 기재된 바와 같이 도면 부호(24, 26)는 특정 물질은 네거티브 반응(negative acting) 감광유전 물질(photodielectric)이다. 그래서, 화학선 작용을 일으키는 방사선(actinic radiation)에, 본 명세서에서는 UV광에 노출되는 영역은 상기 물질이 현상액(developer)으로 현상될 경우 현상되지 않을 것이고(즉, 남아있을 것임), 노출되지 않은 영역은 제거, 즉 현상될 것이다. 마스크는 현상되어 공백으로 되는(blanked) 영역과 UV광에 노출되는 유전 물질(24, 26)의 잔류영역을 구비하는 포토레지스트(24, 26) 양자 모두 위에 놓여진다(apply). 상기 물질을 현상하는 현상제(agent)는 프로필렌 탄산염(propylene carbonate)이 바람직하다. 도 2c에 도시된 바와 같이, 이것은 동박(20)의 표면까지 연장되는 개구부(opening; 32)와, 아래에 테두리를 형성하고 동박(20)을 노출시키는 포토레지스트(24)상에 형성되는 개구부(34), 및 동박(20)내의 개구부(34)보다 좀더 작은 직경(diameter)을 갖는 도금된 스루홀을 형성하는 개구부(36)를 제공한다. 현상 후에, 남아있는 유전 물질(24, 26)은 소정의 UV 범프(UV bump)를 형성하고 그런 다음 상기 미국 특허 제5,026,624호에 기술된 바와 같이 150℃ 내지 190℃ 사이에서 경화된다. 현상과 경화 과정은 상기 미국 특허 제5,026,624호에 상세하게 기술되어 있다. 상기 유전 물질은 전자 회로가 디포지션되거나(deposited) 형성될 수 있는 기부(base)를 형성하도록 아주 단단하게 경화될 수 있다. 그 다음에, 표면 전체를 기상 분무하여(vaporous blasting) 처리하고 기름기를 제거한 후(desmearing)(선택사항), 종래기술에 공지된 바와 같이 무전해 구리 도금 단계(electroless copper plating)를 위해 제공되도록 구리 도금을 위한 시드(seed)층을 바람직하게 팔라듐(38)으로 형성한다. 이러한 제조 단계는 도 2c에 도시된다.
이러한 상태(point)에서 생산물(product)의 양면은 도 2d에 도시된 바와 같이 포토레지스트(40)로 코팅된다. 상기 포토레지스트(40)는 네거티브 반응 포토레지스트인 듀폰사의 Resiston T168이 바람직하다. 그런 다음 포토레지스트(40)는 구리 도금 동작이 이루어지는 곳을 제외한 모든 곳이 노출되고 현상된다. 바람직하게 포토레지스트(40)는 이미 공지된 바와 같이 프로필렌 탄산염으로 현상되어, 구리 도금 동작이 이루어지는 지점의 포토레지스트(40)를 관통하여 개구부(42)를 형성한다. 개구부는 회로 트레이스, 비아, 및 도금된 스루홀이 형성되는 층(24, 26) 위에 위치된다. 이러한 제조 단계는 도 2e에 도시된다.
그 다음에, 유전 물질(24, 26)상에 회로 트레이서(44)를 형성하도록 도 2f에 도시된 바와 같이 포토레지스트(40)의 개구부(42), 및 구리층(10)과 도금된 스루홀(48)에 접속되며 유전 물질(24, 26)을 관통하여 연장되는 블라인드 비아(blind via; 46)를 통해 노출되는 영역 상에 공지된 기술에 따라 무전해(electrolessly) 구리 도금된다. 그 다음에 자주 요구되지 않지만 선택 사항으로 표면을 평탄화시킬 수 있다.
무전해 도금을 한 다음에, 포토레지스트(40)는 도 2g에 도시된 바와 같이 고온(elevated temperature)에서 프로필렌 탄산염에 의해 제거되어 회로(44), 비아(46), 및 도금된 스루홀(48)을 제공한다. 또한 포토레지스트의 현상은 개구부(34)내에 있는 포토레지스트(24) 아래의 구리(20)를 노출시킨다. 구리(20)는 포토레지스트(26)를 통하여 반대쪽 면으로 노출되지 않는다. 이 단계에서, 도금 동작이 일어나지 않는 잔류 팔라듐 시드(38)는 제거되는데 시안화물(cyanide) 용기(bath)에서 제거되는 것이 바람직하다.
팔라듐 시드를 제거한 후에, 포토레지스트(50)의 다른 코팅이 도 2h에 도시된 부분의 양면에 이루어진다. 상기 포토레지스트(50)는 맥더미드(Macdermid)사에 의해 시판되는(sold) 네거티브 반응 MI 포토레지스트가 바람직하다. 감광 패턴형성 가능 물질(24)상의 포토레지스트(50)는 개구부(34)를 제외한 모든 곳에서 노출되어 개구부(34)와 연결되는(communicating) 개구부(52)를 제공하도록 현상된다. 이것은 탄산소다(sodium carbonate)를 사용하여 현상될 수 있고, 도 2i에 도시되어 있다.
그런 다음 개구부(34) 아래에 노출된 구리는 식각되는데 구리 염화물 용액(cupric chloride solution)을 사용하는 것이 바람직하며, 도 2j에 도시된 것과 같이 된다.
그런 다음 포토레지스트(50)의 잔류영역은 수산화나트륨(NaOH)으로 제거되어, 결과적으로 도 2k에 도시된 부분이 남는다. 도시된 바와 같이, 감광 패턴형성 가능 물질(26)의 외부 에지(outer edge)가 구리(20)를 지나 연장하는 반면에, 동박(20)은 감광 패턴형성 가능 물질(24)의 외부 에지까지만 연장된다. 그러므로, 도 1을 다시 참조하면, 테두리가 상부의 감광 패턴형성 가능 물질(24)과 그 주위의 구리(20)에서 형성되는 반면에 패널 전체는 하부의 감광 패턴형성 가능 물질(26)에 의해 함께 붙어 있으므로 패널 전체(10)가 보존된다.
테두리가 요구되지 않을 경우, 즉 구리 시트(20)가 한 유니트로 유지되고 기판의 에지까지 연장되는 경우, 테두리를 형성하는 것과 관련하여 상기한 공정 단계는 생략될 수 있다. 그래서 개구부(34)는 형성되지 않고, 도 2h 내지 도 2k에 도시된 단계가 불필요하기 때문에 감광 패턴형성 동작과 도금 동작은 최종적인 생산물을 나타내는 도 2c 내지 도 2g에 도시된 것과 같이 이루어진다.
따라서, 본 발명의 바람직한 실시예가 기술되었다. 그러나 상기 기술은 단지 예시에 불과하고 본 발명은 본 명세서에 기술되는 특정 실시예에 한정되지 않으며, 다음에 청구된 것과 같은 본 발명의 본질을 벗어나지 않고서도 다양한 재구성, 변형, 및 대체(substitution)가 이루어질 수 있다는 것은 이해될 것이다.
상기와 같이 동작하는 본 발명의 효과는 금속층 상에 감광 영상형성 가능 유전 물질을 도포하여 회로 트레이스나 비아 및 스루홀 등을 형성할 수 있고, 패널 전체에 감광 패턴형성 가능 물질이 코팅되어 있으므로 전원 패널이 조각나지 않고 패널 전체가 한 기판으로 보존된다.

Claims (20)

  1. 한 쌍의 유전 층 사이에 삽입된 금속층―여기서 금속층은 상기 유전 층 중 하나의 유전 층 에지로부터 이격된 소정 거리만큼 떨어져 있음―과 상기 금속층 주위에 테두리(boarder)를 포함하는 인쇄 회로 카드를 형성하는 방법에 있어서,
    a) 반대면(opposite sides)을 구비하는 금속층을 제공하는 단계;
    b) 상기 금속층의 반대면상에 감광 영상형성이 가능하고(photoimageable) 경화가 가능한(curable) 유전 물질로 이루어진 제1 및 제2 층을 제공하는 단계;
    c) 미리 선택된 패턴―여기서 감광 영상형성 가능 물질로 이루어진 상기 제1 층상의 패턴은 테두리 패턴을 포함하고, 감광 영상형성 가능 물질로 이루어진 상기 제2 층상의 패턴은 테두리 패턴을 포함하지 않음―으로 상기 감광 영상형성이 가능하고 경화가 가능한 물질로 이루어진 상기 제1 및 제2 층을 감광 패턴 형성하는(photopatterning) 단계;
    d) 이후 상기 패턴의 비아 및 테두리를 통해 상기 금속층 부분을 노출하도록 상기 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층상의 상기 패턴을 현상하는 단계; 및
    e) 이후 사진 식각 기술(photolithographic technique)로 상기 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층 상에 회로와 비아를 형성하도록 상기 제1 및 제2 층 각각을 메탈라이징하고(metalizing) 상기 금속층의 에지를 지나 연장하는 상기 감광 영상형성 가능 물질로 이루어진 제2 층에 의해 정해지는 에지를 구비하는 기판을 제공하도록 상기 제1 층을 관통하여 상기 테두리에서 노출된 금속을 에칭하는 단계
    를 포함하는 인쇄 회로 카드 형성방법.
  2. 제1항에 있어서,
    상기 유전 물질로 이루어진 양층과 금속층을 관통하여 연장되는 홀을 감광 형성하는(photoforming)하는 단계; 및
    상기 홀에 금속을 증착하는 단계
    를 추가로 포함하는 인쇄 회로 카드 형성방법.
  3. 제1항에 있어서,
    상기 유전 물질 층 사이의 상기 금속층이 구리인 인쇄 회로 카드 형성방법.
  4. 제1항에 있어서,
    상기 감광 영상형성 가능 물질이 에폭시계 수지(epoxy-based resin)인 인쇄 회로 카드 형성방법.
  5. 제1항에 있어서,
    상기 테두리에 노출된 상기 금속이 상기 제1 및 제2 층의 메탈라이징한 다음에 식각되는 인쇄 회로 카드 형성방법.
  6. 제3항에 있어서,
    상기 제1 및 제2 층의 메탈라이징이 구리의 무전해 도금(electroless plating)에 의해 이루어지는 인쇄 회로 카드 형성방법.
  7. 제1항에 있어서,
    상기 복수의 회로 기판이 한 패널상에 형성되는 인쇄 회로 카드 형성방법.
  8. 제1항에 있어서,
    상기 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층이 건식 필름 물질(dry film material)로 도포되는 인쇄 회로 카드 형성방법.
  9. 제2항에 있어서,
    a) 상기 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층을 제공하기 전에 상기 금속층에 개구부(opening)를 형성하는 단계;
    b) 상기 감광 영상형성 가능 물질로 상기 개구부를 채우는 단계;
    c) 상기 금속층 개구부를 관통하여 상기 감광 영상형성 가능 물질에 홀을 형성하는 단계; 및
    d) 상기 개구부를 채우는 상기 감광 영상형성 가능 물질내의 상기 홀에 금속을 제공하는 단계
    를 추가로 포함하는 인쇄 회로 카드 형성방법.
  10. 인쇄 회로 카드에 있어서,
    한 쌍의 유전 층―여기서 유전 층은 각각 감광 영상형성 가능하고 경화된 유전 물질로 형성되며 외부 에지(outer edge)를 구비함―사이에 삽입된 금속층;
    상기 인쇄 회로 카드 주위를 둘러싸는 테두리―여기서 테두리는 상기 유전 층 중 하나의 유전층 에지로부터 이격된 소정 거리만큼 떨어져 있고 다른 유전체 층의 에지와 인접하게 형성되는 상기 금속층으로 구성됨―
    를 포함하고,
    상기 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층상에 회로를 형성하는 상기 제1 및 제2 층 각각에 대한 메탈라이징이 이루어지며, 상기 회로 및 상기 금속층에 연결되는 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층 내의 비아가 금속으로 채워지는
    인쇄 회로 카드.
  11. 제10항에 있어서,
    유전 물질로 이루어진 각 층과 상기 금속층을 관통하여 연장되는 도금된 스루홀을 추가로 포함하는 인쇄 회로 카드.
  12. 제11항에 있어서,
    상기 도금된 스루홀이 유전 물질 양자 상의 회로에 전기적으로 연결되는 인쇄 회로 카드.
  13. 제10항에 있어서,
    복수의 회로 기판이 상기 한 유전 물질 층에 있는 테두리에 의해 연결된 한 패널을 구성하는 인쇄 회로 카드.
  14. 제10항에 있어서,
    상기 금속층이 구리인 인쇄 회로 카드.
  15. 제10항에 있어서,
    상기 회로가 구리인 인쇄 회로 카드.
  16. a) 반대면(opposite sides)을 구비하는 금속층을 제공하는 단계;
    b) 상기 금속층을 관통하는 적어도 하나의 개구부를 형성하는 단계;
    c) 상기 금속층의 반대면상에 감광 영상형성 가능 물질(photoimageable material)로 이루어진 제1 및 제2 층을 제공하는 단계;
    d) 상기 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층 양자를 관통하여 연장되는 개구부 및 상기 금속층에 적어도 하나의 개구부―여기서 상기 감광 영상형성 가능 물질층들의 개구부는 상기 금속층의 개구부보다 작은 크기를 가짐―를 형성하도록 상기 감광 영상형성 가능 물질로 이루어진 상기 제1 및 제2 층을 감광 패턴형성하고 현상하며, 상기 금속층까지 연장되는 적어도 하나의 감광 영상형성 가능 물질 층에 적어도 하나의 비아를 형성하고 감광 영상형성 가능 물질로 이루어진 상기 제1 및 제2 층 각각의 노출 표면에 회로를 구성하고(circuitizing), 상기 감광 영상형성 가능 물질 내의 적어도 하나의 홀 및 상기 적어도 하나의 비아 내에 금속을 증착하는 단계
    를 포함하는 인쇄 회로 카드를 형성하는 방법.
  17. 제16항에 있어서,
    상기 감광 영상형성 가능 물질이 건식 필름(dry film)으로서 증착되는 인쇄 회로 카드 형성방법.
  18. 제16항에 있어서,
    상기 회로가 부가적인 도금 공정에 의해 형성되는 인쇄 회로 카드 형성 방법.
  19. 한 쌍의 유전 층―상기 유전 층은 각각 감광 영상형성 가능하고 경화되는 유전 물질로 형성됨―사이에 삽입된 금속층
    을 포함하고,
    상기 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층상에 회로를 형성하는 상기 제1 및 제2 층 각각에 대한 메탈라이징(metalization)이 이루어지며, 상기 회로 및 금속층에 연결된 감광 영상형성 가능 물질로 이루어진 적어도 제1 및 제2 층 내의 비아와 상기 금속층 및 감광 영상형성 가능 물질로 이루어진 제1 및 제2 층의 개구부―여기서 개구부는 상기 금속층을 접속하지 않고 상기 제2 층상의 회로 부분과 상기 제1 층상 회로의 적어도 일부분을 접속하도록 금속 처리됨―가 금속으로 채워지는
    인쇄 회로 카드.
  20. 제19항에 있어서,
    상기 유전 물질내의 상기 홀 및 상기 비아가 감광 형성(photoforming)되는 인쇄 회로 카드.
KR1019990050720A 1998-12-02 1999-11-15 두 개의 신호 플레인과 한 개의 파워 플레인을 갖는 회로 기판 KR100345530B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/203,956 1998-12-02
US09/203,956 US6204453B1 (en) 1998-12-02 1998-12-02 Two signal one power plane circuit board

Publications (2)

Publication Number Publication Date
KR20000047653A true KR20000047653A (ko) 2000-07-25
KR100345530B1 KR100345530B1 (ko) 2002-07-26

Family

ID=22755981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990050720A KR100345530B1 (ko) 1998-12-02 1999-11-15 두 개의 신호 플레인과 한 개의 파워 플레인을 갖는 회로 기판

Country Status (4)

Country Link
US (1) US6204453B1 (ko)
JP (1) JP3384775B2 (ko)
KR (1) KR100345530B1 (ko)
CN (1) CN1241459C (ko)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750405B1 (en) * 1995-06-07 2004-06-15 International Business Machines Corporation Two signal one power plane circuit board
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US6828510B1 (en) * 1999-06-02 2004-12-07 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6459047B1 (en) * 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating
US6831371B1 (en) * 2002-03-16 2004-12-14 Amkor Technology, Inc. Integrated circuit substrate having embedded wire conductors and method therefor
US6608757B1 (en) * 2002-03-18 2003-08-19 International Business Machines Corporation Method for making a printed wiring board
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7176383B2 (en) * 2003-12-22 2007-02-13 Endicott Interconnect Technologies, Inc. Printed circuit board with low cross-talk noise
EP1649322A4 (en) 2003-07-17 2007-09-19 Honeywell Int Inc PLANARIZATION FILMS FOR ADVANCED MICROELECTRONIC DEVICES AND APPLICATIONS AND METHODS FOR PRODUCING SAID FILMS
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US7157646B2 (en) * 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7157647B2 (en) * 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with filled isolation border, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
US7827682B2 (en) 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
US7381587B2 (en) * 2006-01-04 2008-06-03 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
KR101669534B1 (ko) * 2009-12-07 2016-10-26 해성디에스 주식회사 범프를 구비한 회로기판 및 그 제조 방법
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8198551B2 (en) * 2010-05-18 2012-06-12 Endicott Interconnect Technologies, Inc. Power core for use in circuitized substrate and method of making same
US8618731B2 (en) * 2010-05-18 2013-12-31 General Electric Company Large-area flexible OLED light source
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2016528742A (ja) * 2013-08-19 2016-09-15 サンミナ コーポレーションSanmina Corporation 2重直径のスルーホールエッジトリミングを使用する分割スルーホール形成の方法
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US20160192488A1 (en) * 2014-12-30 2016-06-30 Samsung Electro-Mechanics Co., Ltd. Circuit board, multilayered substrate having the circuit board and method of manufacturing the circuit board
US10790426B2 (en) * 2016-04-01 2020-09-29 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
US10644210B2 (en) * 2016-04-01 2020-05-05 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN107960004A (zh) * 2016-10-14 2018-04-24 鹏鼎控股(深圳)股份有限公司 可伸缩电路板及其制作方法
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830704A (en) 1988-01-29 1989-05-16 Rockwell International Corporation Method of manufacture of a wiring board
US4854038A (en) * 1988-03-16 1989-08-08 International Business Machines Corporation Modularized fabrication of high performance printed circuit boards
JP2790469B2 (ja) 1988-11-24 1998-08-27 ウシオ電機株式会社 フィルム露光装置
US5300402A (en) 1988-12-30 1994-04-05 International Business Machines Corporation Composition for photo imaging
US5026624A (en) 1989-03-03 1991-06-25 International Business Machines Corporation Composition for photo imaging
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
US5229550A (en) * 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5298685A (en) * 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US5146674A (en) 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
US5262280A (en) 1992-04-02 1993-11-16 Shipley Company Inc. Radiation sensitive compositions
US5334487A (en) 1992-07-23 1994-08-02 International Business Machines Corporation Method for forming a patterned layer on a substrate
US5298117A (en) 1993-07-19 1994-03-29 At&T Bell Laboratories Etching of copper-containing devices
US5448020A (en) * 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
KR960028736A (ko) * 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US5955704A (en) * 1996-11-21 1999-09-21 Dell U.S.A., L.P. Optimal PWA high density routing to minimize EMI substrate coupling in a computer system
US5930119A (en) * 1998-02-26 1999-07-27 Arizona Digital, Inc. Backplane having reduced LC product

Also Published As

Publication number Publication date
CN1256612A (zh) 2000-06-14
JP3384775B2 (ja) 2003-03-10
CN1241459C (zh) 2006-02-08
US6204453B1 (en) 2001-03-20
JP2000174435A (ja) 2000-06-23
KR100345530B1 (ko) 2002-07-26

Similar Documents

Publication Publication Date Title
KR100345530B1 (ko) 두 개의 신호 플레인과 한 개의 파워 플레인을 갖는 회로 기판
US7353590B2 (en) Method of forming printed circuit card
US5258094A (en) Method for producing multilayer printed wiring boards
US6451509B2 (en) Composite laminate circuit structure and method of forming the same
US4642160A (en) Multilayer circuit board manufacturing
US5218761A (en) Process for manufacturing printed wiring boards
US7707715B2 (en) Method of fabricating multilayer printed circuit board
US6201194B1 (en) Multi-voltage plane, multi-signal plane circuit card with photoimageable dielectric
US20060102383A1 (en) Method of fabricating high density printed circuit board
JPH09246719A (ja) 基板の導体層の形成方法
US3772101A (en) Landless plated-through hole photoresist making process
CN110366310B (zh) 软硬复合板及其制法
US6274291B1 (en) Method of reducing defects in I/C card and resulting card
JP2004146668A (ja) 多層プリント配線板及びその製造方法
KR20060066971A (ko) 양면 연성회로기판 제조방법
KR100342335B1 (ko) 수지 적층된 배선 시트, 이를 사용하는 배선 구조체 및이들의 제조방법
KR20180129002A (ko) 회로배선판 제조방법
JP3648753B2 (ja) 配線基板の製造方法
JP2622848B2 (ja) プリント配線板の製造方法
JP3817291B2 (ja) プリント配線板
JPH06252529A (ja) プリント配線板の製造方法
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법
JPH0567871A (ja) 印刷配線板及びその製造方法
JP2004047588A (ja) 多層プリント配線板およびその製造方法
JP2001015560A (ja) フィルムキャリアの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110705

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee