JPH0590752A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPH0590752A
JPH0590752A JP25110991A JP25110991A JPH0590752A JP H0590752 A JPH0590752 A JP H0590752A JP 25110991 A JP25110991 A JP 25110991A JP 25110991 A JP25110991 A JP 25110991A JP H0590752 A JPH0590752 A JP H0590752A
Authority
JP
Japan
Prior art keywords
resist
polyimide
mask
forming
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25110991A
Other languages
English (en)
Inventor
Takashi Ikeda
尊士 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP25110991A priority Critical patent/JPH0590752A/ja
Publication of JPH0590752A publication Critical patent/JPH0590752A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【構成】 基板11上にポリイミドの薄膜15を形成す
る工程と、前記ポリイミドの薄膜15上にプロモータ1
2を塗布し、マスク13上からのUV照射により活性領
域を選択的に形成する工程と、無電解Cuメッキ14に
より配線パターンを形成する工程と、前記配線パターン
上からUVセンシブポリイミド15aの絶縁層を形成す
る工程と、マスク16上からのUV照射によりコンタク
トホール19を形成する工程とを含む多層配線基板の製
造方法。 【効果】 レジストを用いることがなくなった為、レジ
スト塗布・露光・現像・レジスト除去などの工程を省く
ことができ、多層配線基板の製造工程の簡略化によるコ
ストの削減が可能となった。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線基板の製造方
法、より詳細には、高密度実装MCM(マルチチップモ
ジュール)基板、あるいは高密度実装PCB(プリント
サーキットボード)等の多層配線基板の製造方法に関す
る。
【0002】
【従来の技術】従来、基板本体の表面に多層の配線パタ
ーンを形成する技術としてフォトリソグラフイ技術とフ
ォトプロモータを用いた技術(特公昭47ー39819
号公報)が採用されている。前者の技術を用いたフォト
リソグラフィー工程は、レジストにマスクのパターンを
転写する工程と、パターン形成されたレジストをマスク
として下地材料(絶縁膜と金属蒸着膜)を加工する工程
とを含んでいる。
【0003】すなわち、前者の技術は、(図2(a)〜
(i))に示したような9つの主な工程から構成さてお
り、まず、基板21上に絶縁膜となるポリイミド28を
塗布し、この上からCuの金属蒸着膜24を形成し、さ
らに感光性高分子膜から成るレジスト27を塗布し、こ
の後プリベークを行なってレジスト27中に含まれる有
機溶剤を除去する(図2(a))。次に、マスク23上
のパターンを露光によってレジスト27上に転写し(図
2(b))、その後、レジスト27を現像して所定パタ
ーンに対応するレジスト27のみを選択的に残し、次に
ポストベークを行なって後、現像により膨潤したレジス
ト27を硬化させ、下地との密着性を良くする(図2
(c))。さらにレジスト27をマスクとして、レジス
トで保護されていない部分の金属蒸着膜24のみをエッ
チング処理し、配線パターンを形成する(図2
(d))。次に不要となったレジスト27を溶かして除
去し(図2(e))、さらにポリイミド28および配線
パターン上からポリイミド25を塗布、硬化後、レジス
ト29を塗布し、レジスト29の上からマスク26をか
け、得たいコンタクトホールのパターンを露光によりレ
ジスト29上に転写する(図2(f))。次に現像を行
ない膨潤したレジスト29を硬化させ(図2(g))、
更にレジスト29により保護されていないポリイミド2
5のみをエッチング処理し、金属蒸着膜24上にコンタ
クトホール30のパターンを形成し(図2(h))、不
要となったレジスト29を除去する(図2(i))。
【0004】上記(a)〜(i)の工程を繰り返すこと
により、多層配線基板を製造する。後者のフォトプロモ
ータを用いた技術は、図3(a)〜(g)に示した主に
7つの工程から構成されている。まず基板31上に絶縁
膜としてのポリイミド35を塗布および硬化し、この上
から0.1〜0.5MSnCl2 からなるフォトプロモ
ータ32を塗布する(図3(a))。さらにマスク33
のパターンを露光にして選択的に活性領域を形成し(図
3(b))、更にこれを0.1〜0.6MPdCl2
液に浸漬することにより不活性領域のフォトプロモータ
32上にのみ還元されたPdを析出させ、この上から無
電解のCuメッキ34を施すことにより前記不活性領域
上にのみ無電解のCuメッキ34を形成する(図3
(c))。次にCuメッキ34上からポリイミド38お
よびレジスト39を塗布し、レジスト39上からマスク
36をかけ、得たいコンタクトホールのパターンを露光
によりレジスト39上に転写する(図3(d))。次に
現像を行なって後、膨潤したレジスト39を硬化させ
(図3(e))、更にレジスト39により保護されてい
ないポリイミド38のみをエッチング処理してコンタク
トホール40を形成し(図3(f))、不要となったレ
ジスト39を除去する(図3(g))。上記(a)〜
(g)の工程を繰り返すことにより多層配線基板を製造
する。
【0005】
【発明が解決しようとする課題】従来の図2で示した多
層配線基板の製造方法では、レジスト27、29を用い
ることが必須条件で、図3に示した製造方法ではコンタ
クトホール40を形成する工程でレジスト39が必要と
なり、どちらもレジストを用いたフォトリソグラフィ工
程なしには成立しない製造方法であった。
【0006】このレジスト27、29、39を用いれば
必然的にレジスト塗布・露光・現像・レジスト除去など
の工程が必要となり多層配線基板の製造工程の繁雑化を
招く。これによりコストもおのずと高くなるという課題
があった。
【0007】本発明はこのような課題に鑑み発明された
ものであって、レジストを用いない簡略化されたプロセ
スにより製造することができる多層配線基板の製造方法
を提供することを目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る多層配線基板の製造方法は、基板上にポ
リイミドの薄膜を形成する工程と、前記ポリイミドの薄
膜上にプロモータを塗布し、マスク上からのUV照射に
より活性領域を選択的に形成する工程と、無電解Cuメ
ッキにより配線パターンを形成する工程と、前記配線パ
ターン上からUVセンシブポリイミドの絶縁層を形成す
る工程と、マスク上からのUV照射によりコンタクトホ
ールを形成する工程とを含んでいることを特徴としてい
る。
【0009】
【作用】上記した方法によれば、基板上にポリイミドの
薄膜を形成する工程と、前記ポリイミドの薄膜上にプロ
モータを塗布し、マスク上からUV照射により活性領域
を選択的に形成する工程とを含んでおり、無電解Cuメ
ッキによる配線パターンがレジストを用いることなく形
成される。また前記配線パターン上からUVセンシブポ
リイミドの絶縁層を形成する工程とマスク上からのUV
照射によりコンタクトホールを形成する工程とを含んで
おり、レジストを用いることなくコンタクトホールを形
成することが可能となる。
【0010】
【実施例】以下、本発明に係る多層配線基板の製造方法
の実施例を図面に基づいて説明する。図1(a)〜
(l)は本実施例に係る多層配線基板の製造方法を説明
するための各工程における断面図であり、2層目までの
配線パターンの製造工程を示している。まず図1(a)
に示したように、基板11の表面を5〜15μmの厚さ
のポリイミドによる絶縁膜15で被覆し、このポリイミ
ドの絶縁膜15の上から0.1M〜0.5MSnCl2
溶液からなるフォトプロモータ12aを1〜4分間、塗
布する。絶縁膜15形成はスピンコートにより行ない、
第1段階は500rpmで30秒間、第2段階は300
0rpmで30秒間の条件で塗布し、この後140℃で
30分間、300℃で30分間、400℃で30分間の
熱処理を施して硬化させる。
【0011】次にマスク13に形成された第1層目の配
線パターンを露光し(UV波長は150〜300nmで
1〜4分間照射)(図1(b))、選択的にフォトプロ
モータ12a上に活性領域を形成する。つまりUVの照
射されない部分は不活性領域を形成し、UVが照射され
た部分は活性領域となり、後記PdCl2 溶液による処
理の後、洗浄されることにとにより除去される(図1
(c))。
【0012】なお、フォトプロモータ12a(SnCl
2 )は、貴金属を還元するが、UV照射により活性状態
となれば貴金属を還元し得ない化学的に不活性な高度に
酸化された状態になる。この性質を利用することによ
り、基板11を0.1〜0.5MPdCl2 溶液に浸漬
することにより前記不活性領域のフォトプロモータ12
b(SnCl2 )によりPdが還元されて析出し、その
うえから無電解Cuメッキ14(5〜10μの厚さ)を
施す際、PdはCuメッキ14の核となり、前記不活性
領域上にのみCuメッキが形成される(図1(d))。
【0013】次に上記(図1(d))の状態からUVセ
ンシブポリイミド18a(フォントニース3100/3
840(東レ製),PL2035/4235(日立化成
製))を塗布してプリベーク(90℃で120分間)を
行い(図1(e))、この上からマスク16のコンタク
トホールのパターンを露光(UV波長300〜500n
mを20〜40秒間照射)する(図1(f))。前記露
光によってUVが照射された部分は変質を起こし、現像
(超音波による現像3〜5分間)により除去されてコン
タクトホール19が形成される。その後熱で図1aにお
ける工程と同様の熱処理を施してUVセンシブポリイミ
ド18aを硬化させる(図1(g))。
【0014】更に、フォトプロモータ12bを全面に塗
布し(図1(h))、次に第1層目の場合と同様にフォ
トマスク(図示せず)に形成された第2層目の配線パタ
ーンを露光し、UVの照射されていない不活性領域を形
成する。
【0015】更に0.1〜0.5MPdCl2 に浸漬す
ることにより不活性領域のフォトプロモータ12bにP
dが還元されて析出し、他方活性領域のフォトプロモー
タ12bを洗浄して除去する(図1(i))。この上か
らCuメッキを施して配線パターンを形成する(図1
(j))。更に積層させて配線パターンを作製する場合
には上記(図1(j))の状態から更にポリイミド18
bを塗布してプリベークを行い(図1(k))、次に上
記図1(f),(g)と同様の工程、つまりコンタクト
ホールのパターンを形成したマスクをのせ、露光、現像
を行なう(図1(l))。これら(a)〜(l)の工程
を繰り返すことにより多層配線基板をレジストを用いる
ことなく、簡略化された工程により製造することがで
き,コストダウンを図ることができる。
【0016】
【発明の効果】以上詳述したように本発明に係る多層配
線基板の製造工程においては、基板上にポリイミドの薄
膜を形成する工程と前記ポリイミドの薄膜上にプロモー
タを塗布し、マスク上からのUV照射により活性領域を
選択的に形成する工程と、無電解Cuメッキにより配線
パターンを形成する工程と、前記配線パターン上からU
Vセンシブポリイミドの絶縁層を形成する工程と、マス
ク上からのUV照射によりコンタクトホールを形成する
工程とを含んでいるので、レジストを用いてのフォトリ
ソグラフィ工程をなくすことができ、レジスト塗布・露
光・現像・レジスト除去などの工程が省かれるので、多
層配線基板の製造工程を簡略化することができ、コスト
ダウンを図ることができる。
【図面の簡単な説明】
【図1】(a)〜(l)は本発明に係る多層配線基板の
製造方法の工程の実施例を各工程順に示した模式的断面
図である。
【図2】(a)〜(i)は従来の多層配線基板の製造方
法における各工程を順に示した模式的断面図である。
【図3】(a)〜(g)は別の従来例における各工程を
順に示した模式的断面図である。
【符号の説明】
11 基板 12 フォトプロモータ 13 マスク 14 Cuメッキ 15 ポリイミドの絶縁膜 18a UVセンシブポリイミド 16 マスク 19 コンタクトホール

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 a)基板上にポリイミドの薄膜を形成す
    る工程 b)前記ポリイミドの薄膜上にプロモータを塗布し、マ
    スク上からのUV照射により活性領域を選択的に形成す
    る工程 c)無電解Cuメッキにより配線パターンを形成する工
    程 d)前記配線パターン上からUVセンシブポリイミドの
    絶縁層を形成する工程 e)マスク上からのUV照射によりコンタクトホールを
    形成する工程 を含んでいることを特徴とする多層配線基板の製造方
    法。
JP25110991A 1991-09-30 1991-09-30 多層配線基板の製造方法 Pending JPH0590752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25110991A JPH0590752A (ja) 1991-09-30 1991-09-30 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25110991A JPH0590752A (ja) 1991-09-30 1991-09-30 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0590752A true JPH0590752A (ja) 1993-04-09

Family

ID=17217787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25110991A Pending JPH0590752A (ja) 1991-09-30 1991-09-30 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0590752A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869049B1 (ko) * 2007-06-25 2008-11-17 대덕전자 주식회사 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869049B1 (ko) * 2007-06-25 2008-11-17 대덕전자 주식회사 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법

Similar Documents

Publication Publication Date Title
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
EP0459665B1 (en) Manufacturing method for a multilayer wiring board
JP3666955B2 (ja) 可撓性回路基板の製造法
JPH09298362A (ja) ビルドアップ多層印刷回路基板の製造方法
JPH02260491A (ja) プリント回路板及びその製造方法
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
JPH0682926B2 (ja) 多層配線基板の製造方法
JPH0964493A (ja) 回路基板の配線構造及びその形成法
JPH09312471A (ja) 多層配線板及びその製造方法
JPH0590752A (ja) 多層配線基板の製造方法
JP3215542B2 (ja) 多層薄膜配線基板の製造方法
JPH09260560A (ja) リードフレーム及びその製造方法
JPH0983096A (ja) 回路基板及びその製造方法
JP3005546B1 (ja) ビルドアップ配線基板の製造方法
JP2755019B2 (ja) 多層配線基板の製造方法
JPH09260854A (ja) 多層回路基板およびその製造方法
JPH03255693A (ja) 印刷配線板の製造方法
JP2002344120A (ja) 可撓性回路基板及びその製造法
JPH04162642A (ja) 高密度多層配線基板の製造方法
JPH0758438A (ja) 回路基板及びその製造方法
JPS61113296A (ja) プリント回路板の製造方法
JP2644847B2 (ja) 多層配線基板及びその製造方法
JPH06244553A (ja) 薄膜多層配線基板の製造方法
JPH07176867A (ja) 印刷配線板の製造方法
JPH05243709A (ja) 印刷配線板の製造方法