JPH07176867A - 印刷配線板の製造方法 - Google Patents

印刷配線板の製造方法

Info

Publication number
JPH07176867A
JPH07176867A JP31886493A JP31886493A JPH07176867A JP H07176867 A JPH07176867 A JP H07176867A JP 31886493 A JP31886493 A JP 31886493A JP 31886493 A JP31886493 A JP 31886493A JP H07176867 A JPH07176867 A JP H07176867A
Authority
JP
Japan
Prior art keywords
resist
forming
via hole
layer
viahole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31886493A
Other languages
English (en)
Inventor
Shinichi Oba
進一 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31886493A priority Critical patent/JPH07176867A/ja
Publication of JPH07176867A publication Critical patent/JPH07176867A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】ビルドアップ工法による印刷配線板において、
ビアホールのエッジ形状をシャープにし、下層との接続
信頼性を向上させることを目的とする。 【構成】本発明による印刷配線板の製造方法では、図1
に示すように第1の導体層2上にレジスト3を形成し、
絶縁層4を形成した後レジスト3を除去し、メッキによ
りビアホール7を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、印刷配線板の製造方法
に関し、特に基板上に絶縁層を形成し、その上にビアホ
ールを介し電気的に接続される導体層を形成するものに
ついてその接続信頼性に優れた印刷配線板の製造方法に
関するものである。
【0002】
【従来の技術】従来、2層以上の導体層を電気的に接続
させるビアホールを形成するための技術が種々提案され
てる。例えば、(1)図3および図4に示すように、銅
張積層板上に感光性の絶縁性樹脂を塗布し、マスクによ
り選択的に光硬化させた後に、ビアホールとなる未硬化
部の樹脂を化学反応により溶解除去する。その後、熱に
より樹脂を硬化させ、研磨により所望の膜厚の絶縁層を
形成し、樹脂表面の粗化を行った後に無電界メッキ、電
気メッキによりビアホールを形成する方法、(2)特開
平2−143492号公報に記載されている技術は、図
5、図6に示すように、銅張積層板上に感光性または熱
硬化性の絶縁樹脂を塗布し、熱硬化後ビアホールとなる
部分にエキシマ等のレーザ光を照射し、樹脂の除去を行
う。その後、樹脂表面の粗化を行い、無電界メッキ、電
気メッキによりビアホールを形成する方法などがある。
【0003】
【発明が解決しようとする課題】しかしながら、上記、
(1)の方法はビアホールを形成する場合に、ビアホー
ルとなる未硬化部樹脂を除去した後、ビアホール断面の
径が下部において上部より小さくなり、また、ビアホー
ル底面に樹脂が残存し易く、ビアホールの歩留り及び信
頼性を悪化させるという問題があった。
【0004】上記(2)の方法は、ビアホールとなる部
分の樹脂を除去するためのレーザ光の照射面積が、印刷
配線板の面積に比較して著しく小さく、またレーザ光が
下層部では減衰してしまうため、ビアホール径が下層部
で小さくなってしまい、生産性と接続信頼性が低くなっ
てしまうという問題があった。
【0005】このように、ビルドアップ法によりビアホ
ールを持つ印刷配線板を製造する場合に、上述のような
欠点があった。
【0006】
【課題を解決するための手段】本発明は、第1の導体層
上に第2の導体層とのビアホールとなる部分にレジスト
を形成する工程と、少なくとも第1の導体層上に絶縁性
樹脂を塗布する工程と、ビアホールとなる部分の前記レ
ジストを除去する工程と、その後、メッキにより2の導
体層を形成する工程とを有することを特徴とする印刷配
線板の製造方法である。
【0007】
【実施例】以下、実施例図に基づいて本発明を詳細に説
明する。
【0008】図1は本発明の実施例を示すための断面図
である。
【0009】まず、図1(a)に示すように、基板1
は、ガラスエポキシまたはガラスポリイミドなどで形成
された厚さ1.6mmの有機絶縁材料の基板であり、こ
の基板1上に厚さ18μmの動からなる第1の導体層2
が形成されている。
【0010】この第1の導体層2の上に、ドライフィル
ムタイプまたは、液状レジストを約50μmの厚さで形
成し、ビアホール形成用のマスクを用いて露光を行った
後現像することにより、ビアホール形成部以外のレジス
トを除去し、直径100μmのビアホール形成用レジス
ト3を形成する。
【0011】そして図1(b)に示すように、レジスト
3を形成した第1の導体層2の上に熱硬化性または感光
性などの絶縁性樹脂を、塗布後に厚さ約80μmとなる
よう塗布して、90℃で30分間の指触乾燥を行い絶縁
層4を形成する。
【0012】絶縁層4を形成した基板1に対して、ビア
ホール形成用レジスト3を表面に露出させるため絶縁層
4の研磨を行う。この研磨はベルト研磨、またはベルト
研磨とバフ研磨の併用による研磨が望ましく、図1
(c)に示すようにビアホール形成用レジスト3面と高
さが等しくなるまで実施する。
【0013】そして、図1(d)に示すように、ビアホ
ール形成用のレジスト3を剥離除去し、除去後に140
℃で60分加熱し熱硬化させる。
【0014】また、ビアホール形成用レジスト3除去後
のビアホール部7は、上層部と下層部で同一径(径10
0μm)となっている。
【0015】次に、図2(a)に示すように、前記絶縁
層4との密着強度を上げるために粗化を行い、粗化面5
を得る。
【0016】そして、図2(b)に示すように、無電界
メッキまたは無電界メッキと電気メッキの併用により、
厚さ約30μmの導体層6を形成する。
【0017】この方法によって形成されたビアホール部
7は、ビアホール形成用レジスト3の形状に依存すると
ころが大きく、上層部分と下層部分でのビアホール径に
差がなくなるので、下層部分での接触面積が安定し、ビ
アホールの接続信頼性が著しく向上する。
【0018】
【発明の効果】以上の説明から明らかなように、本発明
によればシャープのエッジを持ったビアホールが形成さ
れ、下層部分でのビアホール径が安定することから、ビ
アホールの接続信頼性が著しく向上する。
【図面の簡単な説明】
【図1】本発明方法の実施例を説明するプロセス断面図
である。
【図2】図1に続くプロセス断面図。
【図3】従来の印刷配線板の製造方法のプロセス断面
図。
【図4】図3に続くプロセス断面図。
【図5】従来の印刷配線板の製造方法のプロセス断面
図。
【図6】図5に続くプロセス断面図。
【符号の説明】
1 基板 2 第1の導体層 3 ビアホール形成用レジスト 4 接続層(絶縁性樹脂) 5 絶縁層の粗化面 6 第2の導体層 7 ビアホール 8 感光性樹脂により形成した絶縁層 9 マスク 10 露光光 11 光硬化部 12 レーザ光

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性の樹脂により絶縁された少なくと
    も2層の導体層からなる内層回路をビアホールを介して
    電気的に接続する印刷配線板の製造方法において、第1
    の導体層上に第2の導体層とのビアホールとなる部分に
    選択的にレジストを形成する工程と、少なくとも第1の
    導体層上に絶縁性樹脂を塗布する工程と、ビアホールと
    なる部分の前記レジストを除去する工程と、その後メッ
    キにより第2の導体層を形成する工程とを有することを
    特徴とする印刷配線板の製造方法。
JP31886493A 1993-12-20 1993-12-20 印刷配線板の製造方法 Pending JPH07176867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31886493A JPH07176867A (ja) 1993-12-20 1993-12-20 印刷配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31886493A JPH07176867A (ja) 1993-12-20 1993-12-20 印刷配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH07176867A true JPH07176867A (ja) 1995-07-14

Family

ID=18103818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31886493A Pending JPH07176867A (ja) 1993-12-20 1993-12-20 印刷配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH07176867A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047931A (ja) * 2002-07-12 2004-02-12 Samsung Electro Mech Co Ltd 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板
JP2011253993A (ja) * 2010-06-03 2011-12-15 Murata Mfg Co Ltd 電子デバイスの製造方法および電子デバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654097A (en) * 1979-10-09 1981-05-13 Nippon Electric Co Method of forming bias hole
JPH02143492A (ja) * 1988-11-24 1990-06-01 Ibiden Co Ltd 高密度多層プリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654097A (en) * 1979-10-09 1981-05-13 Nippon Electric Co Method of forming bias hole
JPH02143492A (ja) * 1988-11-24 1990-06-01 Ibiden Co Ltd 高密度多層プリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047931A (ja) * 2002-07-12 2004-02-12 Samsung Electro Mech Co Ltd 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板
JP2011253993A (ja) * 2010-06-03 2011-12-15 Murata Mfg Co Ltd 電子デバイスの製造方法および電子デバイス

Similar Documents

Publication Publication Date Title
JP2707903B2 (ja) 多層プリント配線板の製造方法
US5258094A (en) Method for producing multilayer printed wiring boards
JP4187352B2 (ja) ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JPH09298362A (ja) ビルドアップ多層印刷回路基板の製造方法
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
US4597177A (en) Fabricating contacts for flexible module carriers
KR100343389B1 (ko) 다층 배선기판의 제조방법
JPH0710029B2 (ja) 積層回路基板の製造方法
JPH08279678A (ja) 多層プリント配線板の製造方法
JPH07176867A (ja) 印刷配線板の製造方法
WO1988005252A1 (en) Method for the manufacture of multilayer printed circuit boards
JP2001291956A (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP2586745B2 (ja) 印刷配線板の製造方法
JP4491159B2 (ja) 多層配線基板の製造方法
JP2003008204A (ja) 両面プリント配線板の製造方法
JPH10335779A (ja) パターン形成方法
TWI808614B (zh) 軟硬複合板的製程
JPH07221456A (ja) 多層配線板の製造法
JPH10126058A (ja) 多層プリント配線板の製造方法
JPH0380359B2 (ja)
JP2713282B2 (ja) 印刷配線板の製造方法
TWM630621U (zh) 軟硬複合板
JPH1154932A (ja) 多層配線基板の製造方法
JP2023074860A (ja) プリント配線板の製造方法
JPH1070369A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970121