JPH09298362A - ビルドアップ多層印刷回路基板の製造方法 - Google Patents
ビルドアップ多層印刷回路基板の製造方法Info
- Publication number
- JPH09298362A JPH09298362A JP8250886A JP25088696A JPH09298362A JP H09298362 A JPH09298362 A JP H09298362A JP 8250886 A JP8250886 A JP 8250886A JP 25088696 A JP25088696 A JP 25088696A JP H09298362 A JPH09298362 A JP H09298362A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- build
- printed circuit
- photosensitive insulating
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000011347 resin Substances 0.000 claims abstract description 128
- 229920005989 resin Polymers 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000011161 development Methods 0.000 claims abstract description 22
- 238000007747 plating Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 20
- 238000001035 drying Methods 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000011889 copper foil Substances 0.000 claims description 8
- 238000007639 printing Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 43
- 239000011229 interlayer Substances 0.000 abstract description 13
- 239000004020 conductor Substances 0.000 abstract description 9
- 230000000052 comparative effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001723 curing Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000879 optical micrograph Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- AMQJEAYHLZJPGS-UHFFFAOYSA-N N-Pentanol Chemical compound CCCCCO AMQJEAYHLZJPGS-UHFFFAOYSA-N 0.000 description 2
- 238000003848 UV Light-Curing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- POAOYUHQDCAZBD-UHFFFAOYSA-N 2-butoxyethanol Chemical compound CCCCOCCO POAOYUHQDCAZBD-UHFFFAOYSA-N 0.000 description 1
- 241000242532 Polycladida Species 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000012733 comparative method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 本発明はコンピュータのマザーボード(mo
ther board)、カメラ一体型VTR、MCM
(Multi Chip Module)、CSP(C
hips Size Package)又は携帯フォン
等に用いられる多層印刷回路基板の製造方法に関し、そ
の目的は層間接続程度が向上されたビルドアップ多層印
刷回路基板(build−up multi−laye
r printed circuit board)の
製造方法を提供することにある。 【解決手段】 上記目的達成のための本発明は、樹脂絶
縁層と回路導体層を順次に積層するビルドアップ方式を
利用して多層印刷回路基板を製造するとき、1次絶縁樹
脂(114)を必ず露光及び現像工程により1次ビアホ
ール(122)を形成した後、2次絶縁樹脂(116)
に上記ビアホール(122)より大きい2次ビアホール
(124)を形成することにより、最終的にV字形状の
フォトビアホール(120)を設けたビルドアップ多層
印刷回路基板の製造方法である。
ther board)、カメラ一体型VTR、MCM
(Multi Chip Module)、CSP(C
hips Size Package)又は携帯フォン
等に用いられる多層印刷回路基板の製造方法に関し、そ
の目的は層間接続程度が向上されたビルドアップ多層印
刷回路基板(build−up multi−laye
r printed circuit board)の
製造方法を提供することにある。 【解決手段】 上記目的達成のための本発明は、樹脂絶
縁層と回路導体層を順次に積層するビルドアップ方式を
利用して多層印刷回路基板を製造するとき、1次絶縁樹
脂(114)を必ず露光及び現像工程により1次ビアホ
ール(122)を形成した後、2次絶縁樹脂(116)
に上記ビアホール(122)より大きい2次ビアホール
(124)を形成することにより、最終的にV字形状の
フォトビアホール(120)を設けたビルドアップ多層
印刷回路基板の製造方法である。
Description
【0001】
【発明の属する技術分野】本発明はコンピュータのマザ
ーボード(mother board)、カメラ−体型
VTR,MCM(Multe Chip Modul
e)、SCP(Chip Size Package)
又は携帯フォン等に用いられる多層印刷回路基板の製造
方法に関し、より詳細には層間接続の程度が向上したビ
ルドアップ多層印刷回路基板(build−up mu
lti−layer printedcircuit
board)の製造方法に関する。
ーボード(mother board)、カメラ−体型
VTR,MCM(Multe Chip Modul
e)、SCP(Chip Size Package)
又は携帯フォン等に用いられる多層印刷回路基板の製造
方法に関し、より詳細には層間接続の程度が向上したビ
ルドアップ多層印刷回路基板(build−up mu
lti−layer printedcircuit
board)の製造方法に関する。
【0002】
【従来の技術】電子部品と部品内蔵技術の発達に伴って
回路導体を重ねる多層印刷回路基板が開発されて以来、
最近多層印刷回路基板の高密度化に対する研究が一層活
発に進められている。そのうちでもビルドアップ(bu
ild−up)方式により多層印刷回基板を製造する方
法が広く用いられているが。この方法は従来の一般的な
BVH(blind via hole)工法とは異な
り、絶縁層と回路導体層を順次に積層して多層回路を形
成する方法である。従って、ビルドアップによる印刷回
路基板の製造はその方法自体が簡単であるのみならず、
それに従って製造される多層印刷回路基板(以下、単に
‘ビルドMLB’と省略する)は、基板の層間回路の連
結を成すビアホール(via hole)の形成が容易
であり、極小径のビアホールの形成が可能であり、回路
導体の厚さが薄いため、微細回路の形成が容易な利点が
ある。
回路導体を重ねる多層印刷回路基板が開発されて以来、
最近多層印刷回路基板の高密度化に対する研究が一層活
発に進められている。そのうちでもビルドアップ(bu
ild−up)方式により多層印刷回基板を製造する方
法が広く用いられているが。この方法は従来の一般的な
BVH(blind via hole)工法とは異な
り、絶縁層と回路導体層を順次に積層して多層回路を形
成する方法である。従って、ビルドアップによる印刷回
路基板の製造はその方法自体が簡単であるのみならず、
それに従って製造される多層印刷回路基板(以下、単に
‘ビルドMLB’と省略する)は、基板の層間回路の連
結を成すビアホール(via hole)の形成が容易
であり、極小径のビアホールの形成が可能であり、回路
導体の厚さが薄いため、微細回路の形成が容易な利点が
ある。
【0003】このようなビルドアップMLBに係る製造
方法を、例示すると、日本国特開平7−231171号
公報にも提示された製造方法を挙げることができる。即
ち、日本国特開平7−231171号公報による製造方
法は、図5(A〜F)に示す通り、内層回路(12)が
形成された導体回路基板(10)上に1次感光性絶縁樹
脂(14)を約40μmの厚さに塗布し、望むビアホー
ル(20)のサイズよりも大きい、例えば約600μm
程度の直径を有する未露光部(15)を散乱光200m
j/cm2 に形成した後、現像をせずに連続して2次感
光性樹脂(16)を約30μm厚さに塗布する。その
後、直径約200μm保持の未露光部(17)を300
mj/cm2 の露光をし、1,1,1−トリクロロエタ
ンで超音波洗浄工程により約70μmの厚さのフォトビ
アホール(photo via hole)(20)を
形成し、UV硬化及び熱硬化、クロム酸による粗化形
成、鍍金用レジスタ(regist)を形成した後、そ
の上に無電解Cu鍍金のみで外層導体回路(30)を形
成してビルドアップMLBを製造する。
方法を、例示すると、日本国特開平7−231171号
公報にも提示された製造方法を挙げることができる。即
ち、日本国特開平7−231171号公報による製造方
法は、図5(A〜F)に示す通り、内層回路(12)が
形成された導体回路基板(10)上に1次感光性絶縁樹
脂(14)を約40μmの厚さに塗布し、望むビアホー
ル(20)のサイズよりも大きい、例えば約600μm
程度の直径を有する未露光部(15)を散乱光200m
j/cm2 に形成した後、現像をせずに連続して2次感
光性樹脂(16)を約30μm厚さに塗布する。その
後、直径約200μm保持の未露光部(17)を300
mj/cm2 の露光をし、1,1,1−トリクロロエタ
ンで超音波洗浄工程により約70μmの厚さのフォトビ
アホール(photo via hole)(20)を
形成し、UV硬化及び熱硬化、クロム酸による粗化形
成、鍍金用レジスタ(regist)を形成した後、そ
の上に無電解Cu鍍金のみで外層導体回路(30)を形
成してビルドアップMLBを製造する。
【0004】
【発明が解決しようとする課題】しかし、上記の方法
は、現像をせずに1次露光により形成される約600μ
mのビアホール上に更に約200μmビアホールを形成
するよう2次露光をし、瞬時に現像をすることにより、
図5(D〜E)における通り、絶縁樹脂層の厚さによる
適宜な光量伝達の不足で露光脆弱部(22)が生じ、現
像後には極小径のビアホール(20)の現像が入口側が
狭くなり内層回路側が広くなる。このようなホール形状
によって無電解Cu鍍金時に鍍金液の供給がスムーズに
いかず鍍金脆弱部(32)が生じ、これに因り鍍金接触
信頼性が非常に劣弱になる問題点が発生する。
は、現像をせずに1次露光により形成される約600μ
mのビアホール上に更に約200μmビアホールを形成
するよう2次露光をし、瞬時に現像をすることにより、
図5(D〜E)における通り、絶縁樹脂層の厚さによる
適宜な光量伝達の不足で露光脆弱部(22)が生じ、現
像後には極小径のビアホール(20)の現像が入口側が
狭くなり内層回路側が広くなる。このようなホール形状
によって無電解Cu鍍金時に鍍金液の供給がスムーズに
いかず鍍金脆弱部(32)が生じ、これに因り鍍金接触
信頼性が非常に劣弱になる問題点が発生する。
【0005】一方、このような問題点を解決するために
長時間露光を施して露光量を十分に当る場合には、却っ
て絶縁樹脂の亀裂と過硬化による未現像もしくはビアホ
ール径の縮小が生じるようになる。のみならず、上記ホ
ール現像に因りビアホールの大きさが大体において20
0μm程に制約を受けてビアホール形成精度が劣るよう
になり、結局多層印刷回路基板の高密度化が大きく制限
される問題がある。
長時間露光を施して露光量を十分に当る場合には、却っ
て絶縁樹脂の亀裂と過硬化による未現像もしくはビアホ
ール径の縮小が生じるようになる。のみならず、上記ホ
ール現像に因りビアホールの大きさが大体において20
0μm程に制約を受けてビアホール形成精度が劣るよう
になり、結局多層印刷回路基板の高密度化が大きく制限
される問題がある。
【0006】従って、本発明は、上記の従来の問題点を
解決するために提案したもので、導体回路層と感光性絶
縁樹脂層を順次に積層するビルドアップ方式による多層
印刷回路基板製造時に層間接続程度が向上したビルドア
ップ多層印刷回路基板を提供することを目的とする。
解決するために提案したもので、導体回路層と感光性絶
縁樹脂層を順次に積層するビルドアップ方式による多層
印刷回路基板製造時に層間接続程度が向上したビルドア
ップ多層印刷回路基板を提供することを目的とする。
【0007】本発明の別の目的は、直径100μm以下
のビアホールの形成が可能な高密度ビルドアップ多層印
刷回路基板を提供することにある。
のビアホールの形成が可能な高密度ビルドアップ多層印
刷回路基板を提供することにある。
【0008】
【課題を解決するための手段】本発明はビルドアップ多
層印刷回路基板を製造する方法において、銅箔膜が積層
された銅箔積層板(110)上に通常の写真食刻法によ
り印刷回路パターン(112)を形成する段階;パター
ン(112)が形成された基板(110)の片面に1次
感光性樹脂(114)を塗布し、予乾燥して仮硬化(p
re cure)させた後、基板の他面に1次感光性絶
縁樹脂(114)を塗布し、予乾燥して半硬化させた
後、未露光部を有するマスクフィルムを基板両面に塗布
した1次感光性絶縁樹脂上に密着させて露光及び現像を
してフォトビアホール(122)を形成する段階;フォ
トビアホール(122)が形成された1感光性絶縁樹脂
(114)のうち片方の1次感光性絶縁樹脂上に2次感
光性絶縁樹脂(116)を塗布し、予乾燥して半硬化さ
せた後、他方の1次感光性絶縁樹脂上に2次感光性絶縁
樹脂を塗布し、予乾燥して半硬化させ後、未露光部を有
するマスクフィルムを2次感光性絶縁樹脂上に密着させ
て露光及び現像をして、上記ビアホール(122)に直
上にそれより大きいビアホール(124)を形成する段
階;上記の通りビアホールが形成された1,2次感光性
絶縁樹脂を最終乾燥及び硬化させる段階及び上記の通り
1,2次感光性絶縁樹脂が最終乾燥及び硬化された基板
を無電解Cu鍍金した後、電解Cu鍍金して鍍金層(1
30)を形成する段階を含む構成されるビルドアップ多
層印刷回路基板の製造方法である。
層印刷回路基板を製造する方法において、銅箔膜が積層
された銅箔積層板(110)上に通常の写真食刻法によ
り印刷回路パターン(112)を形成する段階;パター
ン(112)が形成された基板(110)の片面に1次
感光性樹脂(114)を塗布し、予乾燥して仮硬化(p
re cure)させた後、基板の他面に1次感光性絶
縁樹脂(114)を塗布し、予乾燥して半硬化させた
後、未露光部を有するマスクフィルムを基板両面に塗布
した1次感光性絶縁樹脂上に密着させて露光及び現像を
してフォトビアホール(122)を形成する段階;フォ
トビアホール(122)が形成された1感光性絶縁樹脂
(114)のうち片方の1次感光性絶縁樹脂上に2次感
光性絶縁樹脂(116)を塗布し、予乾燥して半硬化さ
せた後、他方の1次感光性絶縁樹脂上に2次感光性絶縁
樹脂を塗布し、予乾燥して半硬化させ後、未露光部を有
するマスクフィルムを2次感光性絶縁樹脂上に密着させ
て露光及び現像をして、上記ビアホール(122)に直
上にそれより大きいビアホール(124)を形成する段
階;上記の通りビアホールが形成された1,2次感光性
絶縁樹脂を最終乾燥及び硬化させる段階及び上記の通り
1,2次感光性絶縁樹脂が最終乾燥及び硬化された基板
を無電解Cu鍍金した後、電解Cu鍍金して鍍金層(1
30)を形成する段階を含む構成されるビルドアップ多
層印刷回路基板の製造方法である。
【0009】以下、本発明を図面を参照して具体的に説
明する。
明する。
【0010】先ず、図1(A)に示す通り、両面に銅箔
膜が付着された銅箔積層板(copper clad
laminate)(110)上に通常の写真食刻法に
より印刷回路パターン(112)を形成する。この際、
図1(B)の通り、上記パターン(112)を黒化還元
処理すると、パターン上に塗布される感光性絶縁樹脂の
密着力を一層向上させることができる。この後、図1
(C〜H)の通り、黒化膜(113)が形成された基板
上に感光性絶縁樹脂(114、116)を塗布し、フォ
トビアホール(120)を形成させた後、樹脂塗布層に
更に導体回路層(130)を形成するが、上記樹脂層の
塗布は1次、2次に施して樹脂層の厚さが17〜115
μm程に塗布するのが望ましい。もし、絶縁樹脂層(1
14,116)の厚さが17μm未満に塗布されると、
絶縁性が低下して信号干渉が発生するおそれがあるのみ
ならず、下層の回路パターンの屈曲がそのまま露出して
製品表面の凹凸により表面形状に問題がある。半面、絶
縁樹脂層の厚さが115μmを越えて塗布されると、ビ
アホール(120)内の鍍金が難しく、アンダーカット
(undercut)の発生が甚しいため、Cu鍍金接
触信頼性が低下するみのならず、薄板に適用する利点が
なくなる。
膜が付着された銅箔積層板(copper clad
laminate)(110)上に通常の写真食刻法に
より印刷回路パターン(112)を形成する。この際、
図1(B)の通り、上記パターン(112)を黒化還元
処理すると、パターン上に塗布される感光性絶縁樹脂の
密着力を一層向上させることができる。この後、図1
(C〜H)の通り、黒化膜(113)が形成された基板
上に感光性絶縁樹脂(114、116)を塗布し、フォ
トビアホール(120)を形成させた後、樹脂塗布層に
更に導体回路層(130)を形成するが、上記樹脂層の
塗布は1次、2次に施して樹脂層の厚さが17〜115
μm程に塗布するのが望ましい。もし、絶縁樹脂層(1
14,116)の厚さが17μm未満に塗布されると、
絶縁性が低下して信号干渉が発生するおそれがあるのみ
ならず、下層の回路パターンの屈曲がそのまま露出して
製品表面の凹凸により表面形状に問題がある。半面、絶
縁樹脂層の厚さが115μmを越えて塗布されると、ビ
アホール(120)内の鍍金が難しく、アンダーカット
(undercut)の発生が甚しいため、Cu鍍金接
触信頼性が低下するみのならず、薄板に適用する利点が
なくなる。
【0011】このような樹脂絶縁層の形成のための本発
明の塗布工程を具体的に説明すると、図1(C)に示す
通り、先ず、黒化膜(113)が形成された基板(11
0)に感光性絶縁樹脂(114)を印刷製版を利用して
適宜な厚さに1次塗布することにより、片面を印刷、続
いて予乾燥工程により半硬化させた後、他面(図1に図
示せず)にも同一の方法で感光性絶縁樹脂を塗布、予乾
燥して半硬化させる。上記の通り、1次感光性絶縁樹脂
(114)が塗布されると、内層と導通されるべきパタ
ーン部分は、露光されないように未露光部を有するポジ
型形態のマスクフィルム(positive mask
film)を真空蒸着させて露光する。以後、感光性
絶縁樹脂上の未露光部を現像して図1(C)のようV字
形状フォトビアホールを形成する。その後、図1(D)
の通り、基板の両面に塗布し、フォトビアホール(12
2)が形成された1次感光性絶縁樹脂(114)のうち
片方1次感光性絶縁樹脂上に1次塗布方法と同一の方法
により2次感光性絶縁樹脂を塗布、予乾燥して仮硬化さ
せた後、他方1次感光性絶縁樹脂上に同一の方法により
2次感光性絶縁樹脂を塗布、予乾燥して仮硬化させて露
光する。この際、2次露光によるビアホール(124)
の形成は、1次樹脂層のビアホールに比べて大きく形成
させるようにしなければ、図1(E)の通り樹脂層(1
14,116)に形成される最終フォトビアホール(1
20)がV字形状を継続維持することがきない。望まし
くは、図2に示す通り、2次露光、現像により形成され
るビアホール(124)の直径(d2 )が1次露光、現
像により形成されるビアホール(122)に直径(d1
)より約1.05倍以上大きくするのが好ましく、よ
り好ましくは約1.05〜20倍程度になるようにする
ことである。
明の塗布工程を具体的に説明すると、図1(C)に示す
通り、先ず、黒化膜(113)が形成された基板(11
0)に感光性絶縁樹脂(114)を印刷製版を利用して
適宜な厚さに1次塗布することにより、片面を印刷、続
いて予乾燥工程により半硬化させた後、他面(図1に図
示せず)にも同一の方法で感光性絶縁樹脂を塗布、予乾
燥して半硬化させる。上記の通り、1次感光性絶縁樹脂
(114)が塗布されると、内層と導通されるべきパタ
ーン部分は、露光されないように未露光部を有するポジ
型形態のマスクフィルム(positive mask
film)を真空蒸着させて露光する。以後、感光性
絶縁樹脂上の未露光部を現像して図1(C)のようV字
形状フォトビアホールを形成する。その後、図1(D)
の通り、基板の両面に塗布し、フォトビアホール(12
2)が形成された1次感光性絶縁樹脂(114)のうち
片方1次感光性絶縁樹脂上に1次塗布方法と同一の方法
により2次感光性絶縁樹脂を塗布、予乾燥して仮硬化さ
せた後、他方1次感光性絶縁樹脂上に同一の方法により
2次感光性絶縁樹脂を塗布、予乾燥して仮硬化させて露
光する。この際、2次露光によるビアホール(124)
の形成は、1次樹脂層のビアホールに比べて大きく形成
させるようにしなければ、図1(E)の通り樹脂層(1
14,116)に形成される最終フォトビアホール(1
20)がV字形状を継続維持することがきない。望まし
くは、図2に示す通り、2次露光、現像により形成され
るビアホール(124)の直径(d2 )が1次露光、現
像により形成されるビアホール(122)に直径(d1
)より約1.05倍以上大きくするのが好ましく、よ
り好ましくは約1.05〜20倍程度になるようにする
ことである。
【0012】本発明の特徴は、樹脂絶縁層と回路導体を
順次に積層するビルドアップ方式を利用して多層印刷回
路基板を製造するとき、1次絶縁樹脂を必ず露光及び現
像工程により1次ビアホール(122)を形成した後、
2次絶縁樹脂上に上記ビアホール(122)より大きい
2次ビアホール(124)を形成させることにより、最
終的にV字形状のフォトビアホール(120)を形成す
ることにとある。このように形成されるV字形状のビア
ホールを備えた印刷回路基板は、後続するCu鍍金がス
ムーズになることは勿論、層間接触信頼性が非常に優れ
るようになる利点がある。更に、2次ビアホール(12
4)が1次ビアホール(122)より大きいため、1次
フォトビアホールと2次フォトビアホールの層間整合
(registration)の問題も解決できるの
で、層間整合の不整合から来る1,2次フォトビアホー
ルの歪み又は偏心による信頼度低下を防止することがで
きる。
順次に積層するビルドアップ方式を利用して多層印刷回
路基板を製造するとき、1次絶縁樹脂を必ず露光及び現
像工程により1次ビアホール(122)を形成した後、
2次絶縁樹脂上に上記ビアホール(122)より大きい
2次ビアホール(124)を形成させることにより、最
終的にV字形状のフォトビアホール(120)を形成す
ることにとある。このように形成されるV字形状のビア
ホールを備えた印刷回路基板は、後続するCu鍍金がス
ムーズになることは勿論、層間接触信頼性が非常に優れ
るようになる利点がある。更に、2次ビアホール(12
4)が1次ビアホール(122)より大きいため、1次
フォトビアホールと2次フォトビアホールの層間整合
(registration)の問題も解決できるの
で、層間整合の不整合から来る1,2次フォトビアホー
ルの歪み又は偏心による信頼度低下を防止することがで
きる。
【0013】上記1,2次感光性絶縁樹脂の厚比は、1
次感光性絶縁樹脂厚さ:2次感光性絶縁樹脂厚さ=10
〜81:19〜90になるように選定するのが望まし
い。
次感光性絶縁樹脂厚さ:2次感光性絶縁樹脂厚さ=10
〜81:19〜90になるように選定するのが望まし
い。
【0014】上記1次感光性絶縁樹脂の厚さが2次感光
性絶縁樹脂厚さに対し10:90より小さい場合には、
2次感光性絶縁樹脂の厚さが厚過ぎるため、2次現像時
に現像の困難により目的するV字形状のビアホールはア
ンダーカットが甚しいビアホールが形成されるので、層
間導通のための鍍金時にビアホール底面の鍍金信頼性の
低下をもたらすようになる。
性絶縁樹脂厚さに対し10:90より小さい場合には、
2次感光性絶縁樹脂の厚さが厚過ぎるため、2次現像時
に現像の困難により目的するV字形状のビアホールはア
ンダーカットが甚しいビアホールが形成されるので、層
間導通のための鍍金時にビアホール底面の鍍金信頼性の
低下をもたらすようになる。
【0015】一方、1次感光性絶縁樹脂の厚さが2次感
光性絶縁樹脂の厚さに対し81:19以上である場合に
は、2次感光性絶縁樹脂の厚さが薄すぎるため、Cu導
体回路上の厚さが薄くなって中間絶縁層の役割に要求さ
れる感光性絶縁樹脂の塗布厚さが薄く層間絶縁の不足を
もたらして製品の絶縁信頼性の低下を来すようになる。
光性絶縁樹脂の厚さに対し81:19以上である場合に
は、2次感光性絶縁樹脂の厚さが薄すぎるため、Cu導
体回路上の厚さが薄くなって中間絶縁層の役割に要求さ
れる感光性絶縁樹脂の塗布厚さが薄く層間絶縁の不足を
もたらして製品の絶縁信頼性の低下を来すようになる。
【0016】一方、本発明において、1,2次感光性絶
縁樹脂を塗布した後に行う予乾燥は、5〜130℃の温
度範囲で5〜45分間行うのが望ましい。
縁樹脂を塗布した後に行う予乾燥は、5〜130℃の温
度範囲で5〜45分間行うのが望ましい。
【0017】上記乾燥温度が50℃未満であったり、又
は乾燥時間が5分未満である場合には、感光性絶縁樹脂
内の溶媒(solvent)[ブチルカルビノール(b
uthyl carbinol)、またはブチルセロソ
ルブ(cellosolve)]の絶縁樹脂が塗膜表面
部に位置して露光時に紫外線(ultra−viole
t;以下、“UV”と略称する)光の伝達を妨げるよう
になって露光量不足の現像をもたらして、フォトビアホ
ールの形成が困難であり、更に未硬化の樹脂が粘つくこ
とに因り、露光フィルムの表面形態転写及び粘つきが発
生する。
は乾燥時間が5分未満である場合には、感光性絶縁樹脂
内の溶媒(solvent)[ブチルカルビノール(b
uthyl carbinol)、またはブチルセロソ
ルブ(cellosolve)]の絶縁樹脂が塗膜表面
部に位置して露光時に紫外線(ultra−viole
t;以下、“UV”と略称する)光の伝達を妨げるよう
になって露光量不足の現像をもたらして、フォトビアホ
ールの形成が困難であり、更に未硬化の樹脂が粘つくこ
とに因り、露光フィルムの表面形態転写及び粘つきが発
生する。
【0018】上記乾燥温度が130℃を超えたり、又は
乾燥時間が45分を越える場合には感光性絶縁樹脂内の
反応ラジカル(reactive radical)の
過反応に因り適正露光量の照射後にも現像時に現像が難
しいので、フォトビアホールの形成が困難になる。
乾燥時間が45分を越える場合には感光性絶縁樹脂内の
反応ラジカル(reactive radical)の
過反応に因り適正露光量の照射後にも現像時に現像が難
しいので、フォトビアホールの形成が困難になる。
【0019】一方、本発明において、露光時の露光量
は、50〜700mj/cm2 が望ましいが、その理由
は、露光量が50mj/cm2 未満である場合には、感
光性絶縁樹脂の適正反応光量未達に因りフォトビアホー
ル形成が困難になり、更に、露光量が700mj/cm
2 を越す場合には、感光性絶縁樹脂の未露光部への光量
散乱に因り現像後にもフォトビアホールが縮小され、更
に未現像発生によりフォトビアホールの形成が困難にな
るからである。
は、50〜700mj/cm2 が望ましいが、その理由
は、露光量が50mj/cm2 未満である場合には、感
光性絶縁樹脂の適正反応光量未達に因りフォトビアホー
ル形成が困難になり、更に、露光量が700mj/cm
2 を越す場合には、感光性絶縁樹脂の未露光部への光量
散乱に因り現像後にもフォトビアホールが縮小され、更
に未現像発生によりフォトビアホールの形成が困難にな
るからである。
【0020】一方、本発明において、現像時間が20秒
未満である場合には、感光性絶縁樹脂上の未露光部が完
全に現像されないため、Cu鍍金時に感光性絶縁樹脂の
転写による層間絶縁が発生するようになり、130秒以
上である場合には、感光性絶縁樹脂上の未露光部のビア
ホール底面のアンダーカットが大きくなり層間導通のた
めのCu鍍金時にホール底面の鍍金信頼性の低下を誘発
するようになる。
未満である場合には、感光性絶縁樹脂上の未露光部が完
全に現像されないため、Cu鍍金時に感光性絶縁樹脂の
転写による層間絶縁が発生するようになり、130秒以
上である場合には、感光性絶縁樹脂上の未露光部のビア
ホール底面のアンダーカットが大きくなり層間導通のた
めのCu鍍金時にホール底面の鍍金信頼性の低下を誘発
するようになる。
【0021】以後、図1(F)の通り、通常的な方法に
より層間の導通のための貫通ホール(140)を形成
し、図1(G)の通り、V字形状のビアホール(12
0)が備えられた基板に凹凸を与えて鍍金密着性が向上
されるようにした後、通常の方法により、絶縁層上に無
電解Cu鍍金をした後、直ちに電解Cu鍍金を施して回
路鍍金層(130)を設けると、ビアホール(120)
内部にまで鍍金密着性が優れて層間接着が保障されるの
である。更に、鍍金層(130)が形成されると、通常
の写真食刻法と又一度の電解Cu鍍金によりパターン
(131)を形成し、最終的にソルダーレジスト(so
lder resist)を塗布すると、本発明で望む
ビルドアップMLBが得られるが、この際得られたビル
ドアップMLBは、直径が約50〜400μm程まで可
能なビアホールを具備することができ、特に、従来のビ
ルドアップから発生する鍍金脆弱又は露光脆弱による問
題が解決されて、信頼性が向上されるのは勿論である。
より層間の導通のための貫通ホール(140)を形成
し、図1(G)の通り、V字形状のビアホール(12
0)が備えられた基板に凹凸を与えて鍍金密着性が向上
されるようにした後、通常の方法により、絶縁層上に無
電解Cu鍍金をした後、直ちに電解Cu鍍金を施して回
路鍍金層(130)を設けると、ビアホール(120)
内部にまで鍍金密着性が優れて層間接着が保障されるの
である。更に、鍍金層(130)が形成されると、通常
の写真食刻法と又一度の電解Cu鍍金によりパターン
(131)を形成し、最終的にソルダーレジスト(so
lder resist)を塗布すると、本発明で望む
ビルドアップMLBが得られるが、この際得られたビル
ドアップMLBは、直径が約50〜400μm程まで可
能なビアホールを具備することができ、特に、従来のビ
ルドアップから発生する鍍金脆弱又は露光脆弱による問
題が解決されて、信頼性が向上されるのは勿論である。
【0022】更に、上記の如き過程を通じて製造された
ビルドアップMLBは、多層を有する多層印刷回路基板
に適用することができる。
ビルドアップMLBは、多層を有する多層印刷回路基板
に適用することができる。
【0023】即ち、本発明においては、フォトビアホー
ル(120)を形成する段階、ビアホールが形成された
1,2感光性絶縁樹脂を最終乾燥及び硬化させる段階、
及び無電解Cu鍍金した後に電解鍍金して鍍金層を形成
させた後、印刷回路パターンを形成する段階を繰り返し
て、ビルドアップによる多層の印刷回路パターンを形成
してビルドアップ多層印刷回路基板を製造することがで
きる。
ル(120)を形成する段階、ビアホールが形成された
1,2感光性絶縁樹脂を最終乾燥及び硬化させる段階、
及び無電解Cu鍍金した後に電解鍍金して鍍金層を形成
させた後、印刷回路パターンを形成する段階を繰り返し
て、ビルドアップによる多層の印刷回路パターンを形成
してビルドアップ多層印刷回路基板を製造することがで
きる。
【0024】さらに、本発明においては、ビルドアップ
による多層の印刷回路パターンを基板の片面のみに形成
したり、又は、ビルドアップによる印刷回路を互いに異
なる層数で基板の両面に形成してビルドアップ多層印刷
回路基板を製造することができる。
による多層の印刷回路パターンを基板の片面のみに形成
したり、又は、ビルドアップによる印刷回路を互いに異
なる層数で基板の両面に形成してビルドアップ多層印刷
回路基板を製造することができる。
【0025】以下、本発明を実施形態により具体的に説
明する。
明する。
【0026】
【発明の実施の形態】本発明の方法(発明例1〜4)、
本発明範囲を逸する比較方法(比較例1〜5)及び従来
の方法(従来例)により印刷回路基板を製造したが、そ
の具体的条件は下記表1の通りである。そして、鍍金性
等を評価してその結果を下記表1に示した。
本発明範囲を逸する比較方法(比較例1〜5)及び従来
の方法(従来例)により印刷回路基板を製造したが、そ
の具体的条件は下記表1の通りである。そして、鍍金性
等を評価してその結果を下記表1に示した。
【0027】先ず、図3に示す通り、両面に銅箔膜が付
着された銅箔積層板(POLYCLOAD社の118μ
m/18μm)(110)の上に通常の写真食刻法によ
り印刷回路パターン(112)を形成した後、上記パタ
ーン(112)を黒化還元処理した後、プレプレグ(P
repreg)(POLYCLAD社製)を各面に1枚
ずつと18μm銅箔を用いて通常の写真食刻法により印
刷回路パターンを形成した後、この回路パターンを黒化
還元した。黒化膜が形成された基板(110)に感光性
絶縁樹脂(114)を塗布した。このとき、絶縁樹脂は
2度に瓦って塗布したが、先ず100〜150メッシュ
のSUS印刷製版を利用して25μm、30μm、35
μm厚さに1次絶縁樹脂を塗布して片面印刷し(1−1
次印刷)、次いで45〜140℃の乾燥炉で10〜50
分間予乾燥して半硬化させた。以後、他面を上記製版を
利用して、同一の厚さに感光性絶縁樹脂を塗布した後
(2−1次印刷)、45〜140℃で10〜50分間予
乾燥して半硬化させた。
着された銅箔積層板(POLYCLOAD社の118μ
m/18μm)(110)の上に通常の写真食刻法によ
り印刷回路パターン(112)を形成した後、上記パタ
ーン(112)を黒化還元処理した後、プレプレグ(P
repreg)(POLYCLAD社製)を各面に1枚
ずつと18μm銅箔を用いて通常の写真食刻法により印
刷回路パターンを形成した後、この回路パターンを黒化
還元した。黒化膜が形成された基板(110)に感光性
絶縁樹脂(114)を塗布した。このとき、絶縁樹脂は
2度に瓦って塗布したが、先ず100〜150メッシュ
のSUS印刷製版を利用して25μm、30μm、35
μm厚さに1次絶縁樹脂を塗布して片面印刷し(1−1
次印刷)、次いで45〜140℃の乾燥炉で10〜50
分間予乾燥して半硬化させた。以後、他面を上記製版を
利用して、同一の厚さに感光性絶縁樹脂を塗布した後
(2−1次印刷)、45〜140℃で10〜50分間予
乾燥して半硬化させた。
【0028】上記の通り半硬化された1次感光性絶縁樹
脂塗布層上に150〜200μmの未露光部を有するポ
シ型形態のマスクフィルムを真空密着させ、散乱光85
〜750mj/cm2 の露光量で露光した。その後、1
%Na2 CO3 を現像液とする現像ラインで3m/mi
nの速度で下記表1の通り60〜90秒間2.2kg/
cm2 のスプレー圧で感光性絶縁樹脂上の未露光部にビ
アホールを現像して基板上にV字形1次フォトビアホー
ルを形成した。従来例の場合、現像をしなかった。
脂塗布層上に150〜200μmの未露光部を有するポ
シ型形態のマスクフィルムを真空密着させ、散乱光85
〜750mj/cm2 の露光量で露光した。その後、1
%Na2 CO3 を現像液とする現像ラインで3m/mi
nの速度で下記表1の通り60〜90秒間2.2kg/
cm2 のスプレー圧で感光性絶縁樹脂上の未露光部にビ
アホールを現像して基板上にV字形1次フォトビアホー
ルを形成した。従来例の場合、現像をしなかった。
【0029】次に、1次フォトビアホールが形成された
1次絶縁樹脂(114)上に絶縁樹脂を下表1の通り2
5〜35μm夫々塗布し、予乾燥して仮硬化させた後、
20〜250μm程の未露光部を有するポジ型マスクフ
ィルムを真空密着した後、散乱光155〜350mj/
cm2 の露光量で露光し現像した後、3m水洗ラインで
3m/minの速度で水洗し、次いで約150℃で30
〜60分間乾燥した後、1100mj/cm2 のUV硬
化することにより、V字形のビアホール(120)を形
成した。
1次絶縁樹脂(114)上に絶縁樹脂を下表1の通り2
5〜35μm夫々塗布し、予乾燥して仮硬化させた後、
20〜250μm程の未露光部を有するポジ型マスクフ
ィルムを真空密着した後、散乱光155〜350mj/
cm2 の露光量で露光し現像した後、3m水洗ラインで
3m/minの速度で水洗し、次いで約150℃で30
〜60分間乾燥した後、1100mj/cm2 のUV硬
化することにより、V字形のビアホール(120)を形
成した。
【0030】ここで、比較例1〜4の場合には、感光性
絶縁樹脂として、TAIYO社のPSR4000式SL
−2を、比較例5、発明例1、発明例3及び従来例の場
合にはTAIYO社のPVI−500/SA−50を、
そして発明例2及び4の場合にはTAMURA社のFI
NEDL DSR−2000ML−4を用いた。以後、
機械的ドリルを利用して貫通ホール(140)を加工形
成した後、V字形状のビアホール(120)が備えられ
た基板に約1〜3μm保持の凹凸を与え、通常の方法に
より、絶縁層上に無電解Cu鍍金を施した後、直ちにC
u鍍金を施して、約15μm厚さの全面鍍金をした。形
成された鍍金層(130)に感光性乾式フィルム(dr
y fillm)を積層して露光し、現像によりパター
ン(131)を形成し、パターン鍍金により約15μm
厚さの電解Cu鍍金と10μm厚さのSn/Pb鍍金に
よるエッチングレジスト(etching resis
t)を形成し、上記乾式フィルムを剥離した。エッチン
グにより不要な銅箔を除去し、Sn/Pbを剥離した。
更に、上記の如き過程を繰り返して外層印刷回路パター
ン(133)を形成した後、最終的にソルダーレジスト
を塗布して6層のビルドアップ多層印刷回路基板を製造
した。
絶縁樹脂として、TAIYO社のPSR4000式SL
−2を、比較例5、発明例1、発明例3及び従来例の場
合にはTAIYO社のPVI−500/SA−50を、
そして発明例2及び4の場合にはTAMURA社のFI
NEDL DSR−2000ML−4を用いた。以後、
機械的ドリルを利用して貫通ホール(140)を加工形
成した後、V字形状のビアホール(120)が備えられ
た基板に約1〜3μm保持の凹凸を与え、通常の方法に
より、絶縁層上に無電解Cu鍍金を施した後、直ちにC
u鍍金を施して、約15μm厚さの全面鍍金をした。形
成された鍍金層(130)に感光性乾式フィルム(dr
y fillm)を積層して露光し、現像によりパター
ン(131)を形成し、パターン鍍金により約15μm
厚さの電解Cu鍍金と10μm厚さのSn/Pb鍍金に
よるエッチングレジスト(etching resis
t)を形成し、上記乾式フィルムを剥離した。エッチン
グにより不要な銅箔を除去し、Sn/Pbを剥離した。
更に、上記の如き過程を繰り返して外層印刷回路パター
ン(133)を形成した後、最終的にソルダーレジスト
を塗布して6層のビルドアップ多層印刷回路基板を製造
した。
【0031】このように製造された6層ビルドアップM
LBに対し層間接触信頼性を測定した結果、発明例1〜
4はホール内のCu鍍金層の厚さが25μm以上(JI
SC 8461)の均一鍍金が形成される等の優れた鍍
金信頼性及び層間接触信頼性を有する半面、比較例1は
予乾燥不充分による粘つきに因る作業困難が生じ、比較
例2と3は夫々露光量の過多と現像時間の過多によるフ
ォトビアホールの底面のアンダーカット深化に因る鍍金
接触信頼性及び鍍金均一性が低下した。又、比較例5は
予乾燥の型によるビアホール現像時の未現像及び成形不
可能の問題点が発生した。
LBに対し層間接触信頼性を測定した結果、発明例1〜
4はホール内のCu鍍金層の厚さが25μm以上(JI
SC 8461)の均一鍍金が形成される等の優れた鍍
金信頼性及び層間接触信頼性を有する半面、比較例1は
予乾燥不充分による粘つきに因る作業困難が生じ、比較
例2と3は夫々露光量の過多と現像時間の過多によるフ
ォトビアホールの底面のアンダーカット深化に因る鍍金
接触信頼性及び鍍金均一性が低下した。又、比較例5は
予乾燥の型によるビアホール現像時の未現像及び成形不
可能の問題点が発生した。
【0032】そして、従来例の場合には、ビアホール底
面のアンダーカットが甚しいので、ビアホール底面の鍍
金層が薄く不均一が現われた。
面のアンダーカットが甚しいので、ビアホール底面の鍍
金層が薄く不均一が現われた。
【0033】一方、発明例1及び2と従来例によって製
造された印刷回路基板の断面の光学顕微鏡写真を、発明
例1及び2の場合には倍率を50倍にして夫々図4
(A)(B)に、従来例の場合には倍率を500倍にし
て図6に示した。本発明例1及び2の場合には、図4に
示す通り、ビアホール内にも均一な鍍金層が形成され、
従来例の場合には、図6に示す通り、ビアホール内の鍍
金層が不均一で薄いのが分る。
造された印刷回路基板の断面の光学顕微鏡写真を、発明
例1及び2の場合には倍率を50倍にして夫々図4
(A)(B)に、従来例の場合には倍率を500倍にし
て図6に示した。本発明例1及び2の場合には、図4に
示す通り、ビアホール内にも均一な鍍金層が形成され、
従来例の場合には、図6に示す通り、ビアホール内の鍍
金層が不均一で薄いのが分る。
【0034】
【表1】
【0035】
【表2】
【0036】
【発明の効果】上記の通り、本発明は樹脂絶縁層と回路
導体層を順次に積層するビルドアップ方式を利用して多
層印刷回路基板を製造するとき、1次絶縁樹脂を必ず露
光及び現像工程により1次ビアホールを形成した後、2
次絶縁樹脂上に上記ビアホールより大きい2次ビアホー
ルを形成して、最終的にV字形状のフォトビアホール
(120)を設けることにより、適当な未露光部の調節
がスムーズであるため、無理のない、高信頼度のビルド
アップ作業が可能であるのみならず、後続するCu鍍金
がスムーズになるのは勿論、このように製造されるビル
ドアップMLBは、層間接触信頼性が非常に優れた効果
がある。
導体層を順次に積層するビルドアップ方式を利用して多
層印刷回路基板を製造するとき、1次絶縁樹脂を必ず露
光及び現像工程により1次ビアホールを形成した後、2
次絶縁樹脂上に上記ビアホールより大きい2次ビアホー
ルを形成して、最終的にV字形状のフォトビアホール
(120)を設けることにより、適当な未露光部の調節
がスムーズであるため、無理のない、高信頼度のビルド
アップ作業が可能であるのみならず、後続するCu鍍金
がスムーズになるのは勿論、このように製造されるビル
ドアップMLBは、層間接触信頼性が非常に優れた効果
がある。
【図1】本発明によるビルドアップ多層印刷回路基板の
製造過程を示す概略断面図。
製造過程を示す概略断面図。
【図2】図1(E)の詳細図。
【図3】本発明により製造された別のビルドアップ多層
印刷回路基板の断面切開斜視図。
印刷回路基板の断面切開斜視図。
【図4】本発明の方法により製造された印刷回路基板の
断面を示す光学顕微鏡写真。
断面を示す光学顕微鏡写真。
【図5】従来の方法によるビルドアップ多層印刷回路基
板の製造過程を示す概略断面図。
板の製造過程を示す概略断面図。
【図6】従来の方法により製造された印刷回路基板の断
面を示す光学顕微鏡写真。
面を示す光学顕微鏡写真。
10,110 基板 12,112,131,133 パターン 14,16,114,116 絶縁樹脂 15,17 未露光部 21,120,122,124 ビアホール(via
hole) 30,130 鍍金層
hole) 30,130 鍍金層
Claims (30)
- 【請求項1】 ビルドアップ多層印刷回路基板を製造す
る方法において、 銅箔膜が積層された基板(110)上に通常の写真食刻
法により印刷回路パターン(112)を形成する段階;
前記パターン(112)が形成された基板(110)の
片面に1次感光性絶縁樹脂(114)を塗布し、予乾燥
して半硬化させた後、基板の他面に1次感光性絶縁樹脂
(114)を塗布し予乾燥して半硬化させた後、未露光
部を有するマスクフィルムを基板両面に塗布された1次
感光性絶縁樹脂(114)上に密着させて露光及び現像
をしてフォトビアホール(122)を形成する段階;前
記フォトビアホール(122)が形成された1次感光性
絶縁樹脂(114)のうち片方の1次感光性絶縁樹脂層
上に2次感光性絶縁樹脂(116)を塗布し、予乾燥し
て半硬化させた後、他方の1次感光性絶縁樹脂上に2次
感光性絶縁樹脂を塗布し予乾燥して仮硬化させ後、未露
光部を有するマスクフィルムを2次感光性絶縁樹脂上に
密着させて露光及び現像をして上記ビアホール(12
2)に直上にそれより大きいビアホール(124)を形
成する段階;上記の通りビアホール(120)が形成さ
れた前記1,2次感光性絶縁樹脂(114、116)を
最終乾燥及び硬化させる段階及び、 上記の通り前記1,2次感光性絶縁樹脂が最終乾燥及び
硬化された基板を無電解Cu鍍金した後、電解Cu鍍金
した鍍金層(130)を形成した後、印刷回路パターン
を形成する段階;を含むことを特徴とするビルドアップ
多層印刷回路基板の製造方法。 - 【請求項2】 請求項1において、フォトビアホール
(122、124)を形成する段階、ビアホール(12
0)が形成された前記1,2次感光性絶縁樹脂(11
4、116)を最終乾燥及び硬化させる段階及び無電解
Cu鍍金した後、電解Cu鍍金して鍍金層(130)を
形成して印刷回路パターンを形成する段階を繰り返して
ビルドアップによる多層の印刷回路パターンを形成する
ことを特徴とするビルドアップ多層印刷回路基板の製造
方法。 - 【請求項3】 請求項2において、ビルドアップによる
多層の印刷回路パターンが基板の片面のみに形成される
ことを特徴とするビルドアップ多層印刷回路基板の製造
方法。 - 【請求項4】 請求項2において、ビルドアップによる
印刷回路パターンが互いに異なる層数で基板の両面に形
成されることを特徴とするビルドアップ多層印刷回路基
板の製造方法。 - 【請求項5】 請求項1乃至4のいずれかの請求項にお
いて、感光性絶縁樹脂を塗する前に印刷回路パターンを
黒化還元処理または褐色還元処理をすることを特徴とす
るビルドアップ多層印刷回路基板の製造方法。 - 【請求項6】 請求項1乃至4のいずれかの請求項にお
いて、上記基板の片面の1,2次感光性絶縁樹脂層の厚
さが17〜115μmであることを特徴とするビルドア
ップ多層印刷回路基板製造方法。 - 【請求項7】 請求項5において、上記基板の片面の
1,2次感光性絶縁樹脂層の厚さが17〜115μmで
あることを特徴とするビルドアップ多層印刷回路基板製
造方法。 - 【請求項8】 請求項1乃至4のいずれかの請求項にお
いて、上記1,2次感光性絶縁樹脂層に形成されたビア
ホールの結合形態がV字形状であることを特徴とするビ
ルドアップ多層印刷回路基板の製造方法。 - 【請求項9】 請求項5項において、上記1,2次感光
性絶縁樹脂層に形成されたビアホールの結合形態がV字
形状であることを特徴とするビルドアップ多層印刷回路
基板の製造方法。 - 【請求項10】 請求項6項において、上記1,2次感
光性絶縁樹脂層に形成されたビアホールの結合形態がV
字形状であることを特徴とするビルドアップ多層印刷回
路基板の製造方法。 - 【請求項11】 請求項7項において、上記1,2次感
光性絶縁樹脂層に形成されたビアホールの結合形態がV
字形状であることを特徴とするビルドアップ多層印刷回
路基板の製造方法。 - 【請求項12】 請求項8項において、上記2次絶縁樹
脂層のビアホール(124)の直径(d2 )が1次絶縁
樹脂層上のビアホール(122)の直径(d1 )より
1.05倍以上であることを特徴とするビルドアップ多
層印刷回路基板の製造方法。 - 【請求項13】 請求項9乃至11のいずれかの請求項
において、上記2次絶縁樹脂層のビアホール(124)
の直径(d2 )が1次絶縁樹脂層上のビアホール(12
2)の直径(d1 )より1.05倍以上であることを特
徴とするビルドアップ多層印刷回路基板の製造方法。 - 【請求項14】 請求項12において、上記2次絶縁樹
脂層のビアホール(124)の直径(d2 )が1次絶縁
樹脂層上のビアホール(122)の直径(d1 )より
1.05〜20倍であることを特徴とするビルドアップ
多層印刷回路基板の製造方法。 - 【請求項15】 請求項13において、上記2次絶縁樹
脂層のビアホール(124)の直径(d2 )が1次絶縁
樹脂層上のビアホール(122)の直径(d1 )より
1.05〜20倍であることを特徴とするビルドアップ
多層印刷回路基板の製造方法。 - 【請求項16】 請求項8項において、上記1次絶縁樹
脂層上に形成されるビアホール(122)の直径(d1
)が0.05〜0.4mmであることを特徴とするビ
ルドアップ多層印刷回路基板の製造方法。 - 【請求項17】 請求項9乃至11のいずれかの請求項
において、上記1次絶縁樹脂層上に形成されるビアホー
ル(122)の直径(d1 )が0.05〜0.4mmで
あることを特徴とするビルドアップ多層印刷回路基板の
製造方法。 - 【請求項18】 請求項6において、1,2次感光性絶
縁樹脂層(114、116)の厚比が1次感光性絶縁樹
脂層(114)の厚さ:2次感光性絶縁樹脂層(11
6)の厚さ=10〜81:19〜90であることを特徴
とするビルドアップ多層印刷回路基板の製造方法。 - 【請求項19】 請求項7において、1,2次感光性絶
縁樹脂層(114、116)の厚比が1次感光性絶縁樹
脂層(114)の厚さ:2次感光性絶縁樹脂層(11
6)の厚さ=10〜81:19〜90であることを特徴
とするビルドアップ多層印刷回路基板の製造方法。 - 【請求項20】 請求項1乃至4のいずれかの請求項に
おいて、1,2次感光性絶縁樹脂層の予乾燥が夫々50
〜130℃の温度範囲で5〜45分間施され;そして
1,2次感光性絶縁樹脂層の露光時に夫々露光量が50
〜700mj/cm2 であり、現像時間は夫々20〜1
30秒であることを特徴とするビルドアップ多層印刷回
路基板の製造方法。 - 【請求項21】 請求項5において、1,2次感光性絶
縁樹脂層の予乾燥が夫々50〜130℃の温度範囲で5
〜45分間施され;そして1,2次感光性絶縁樹脂の露
光時に夫々露光量が50〜700mj/cm2 であり、
現像時間は夫々20〜130秒であることを特徴とする
ビルドアップ多層印刷回路基板の製造方法。 - 【請求項22】 請求項6において、1,2次感光性絶
縁樹脂層の予乾燥が夫々50〜130℃の温度範囲で5
〜45分間施され;そして1,2次次感光性絶縁樹脂の
露光時に夫々露光量が50〜700mj/cm2 であ
り、現像時間は夫々20〜130秒であることを特徴と
するビルドアップ多層印刷回路基板の製造方法。 - 【請求項23】 請求項7において、1,2次感光性絶
縁樹脂層の予乾燥が夫々50〜130℃の温度範囲で5
〜45分間施され;そして1,2次感光性絶縁樹脂の露
光時に夫々露光量が50〜700mj/cm2 であり、
現像時間は夫々20〜130秒であることを特徴とする
ビルドアップ多層印刷回路基板の製造方法。 - 【請求項24】 請求項8において、1,2次感光性絶
縁樹脂層の予乾燥が夫々50〜130℃の温度範囲で5
〜45分間施され;そして1,2次感光性絶縁樹脂の露
光時に夫々露光量が50〜700mj/cm2 であり、
現像時間は夫々20〜130秒であることを特徴とする
ビルドアップ多層印刷回路基板の製造方法。 - 【請求項25】 請求項9乃至11のいずれかの請求項
において、1,2次感光性絶縁樹脂層の予乾燥が夫々5
0〜130℃の温度範囲で5〜45分間施され;そして
1,2次感光性絶縁樹脂の露光時に夫々露光量が50〜
700mj/cm2 であり、現像時間は夫々20〜13
0秒であることを特徴とするビルドアップ多層印刷回路
基板の製造方法。 - 【請求項26】 請求項12において、1,2次感光性
絶縁樹脂層の予乾燥が夫々50〜130℃の温度範囲で
5〜45分間施され;そして1,2次感光性絶縁樹脂の
露光時に夫々露光量が50〜700mj/cm2 であ
り、現像時間は夫々20〜130秒であることを特徴と
するビルドアップ多層印刷回路基板の製造方法。 - 【請求項27】 請求項13において、1,2次感光性
絶縁樹脂層の予乾燥が夫々50〜130℃の温度範囲で
5〜45分間施され;そして1,2次感光性絶縁樹脂の
露光時に夫々露光量が50〜700mj/cm2 であ
り、現像時間は夫々20〜130秒であることを特徴と
するビルドアップ多層印刷回路基板の製造方法。 - 【請求項28】 請求項14乃至16のいずれかの請求
項において、1,2絶縁樹脂層の予乾燥が夫々50〜1
30℃の温度範囲で5〜45分間施され;そして1,2
次感光性絶縁樹脂の露光時に夫々露光量が50〜700
mj/cm2であり、現像時間は夫々20〜130秒で
あることを特徴とするビルドアップ多層印刷回路基板の
製造方法。 - 【請求項29】 請求項17において、1,2次感光性
絶縁樹脂層の予乾燥が夫々50〜130℃の温度範囲で
5〜45分間施され;そして1,2次感光性絶縁樹脂の
露光時に夫々露光量が50〜700mj/cm2 であ
り、現像時間は夫々20〜130秒であることを特徴と
するビルドアップ多層印刷回路基板の製造方法。 - 【請求項30】 請求項18又は19項において、1,
2次感光性絶縁樹脂層の仮乾燥が夫々50〜130℃の
温度範囲で5〜45分間施され;そして1,2次感光性
絶縁樹脂の露光時に夫々露光量が50〜700mj/c
m2 であり、現像時間は夫々20〜130秒であること
を特徴とするビルドアップ多層印刷回路基板の製造方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19960013843 | 1996-04-30 | ||
KR1996-13843 | 1996-04-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298362A true JPH09298362A (ja) | 1997-11-18 |
JP2837137B2 JP2837137B2 (ja) | 1998-12-14 |
Family
ID=19457339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8250886A Expired - Fee Related JP2837137B2 (ja) | 1996-04-30 | 1996-09-03 | ビルドアップ多層印刷回路基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5837427A (ja) |
JP (1) | JP2837137B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246358A (ja) * | 2008-03-13 | 2009-10-22 | Ngk Spark Plug Co Ltd | 多層配線基板 |
WO2012119530A1 (en) * | 2011-03-10 | 2012-09-13 | Mediatek Inc. | Printed circuit board design for high speed application |
JP2015192081A (ja) * | 2014-03-28 | 2015-11-02 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
WO2017203822A1 (ja) * | 2016-05-24 | 2017-11-30 | ソニー株式会社 | 表示装置、および電子機器 |
JP2021136391A (ja) * | 2020-02-28 | 2021-09-13 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6174647B1 (en) * | 1998-01-26 | 2001-01-16 | Shipley Company, L.L.C. | Metallization process and component |
US6063646A (en) * | 1998-10-06 | 2000-05-16 | Japan Rec Co., Ltd. | Method for production of semiconductor package |
US6274291B1 (en) * | 1998-11-18 | 2001-08-14 | International Business Machines Corporation | Method of reducing defects in I/C card and resulting card |
US6221693B1 (en) | 1999-06-14 | 2001-04-24 | Thin Film Module, Inc. | High density flip chip BGA |
US6242279B1 (en) * | 1999-06-14 | 2001-06-05 | Thin Film Module, Inc. | High density wire bond BGA |
US6277672B1 (en) | 1999-09-03 | 2001-08-21 | Thin Film Module, Inc. | BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology |
US6287890B1 (en) | 1999-10-18 | 2001-09-11 | Thin Film Module, Inc. | Low cost decal material used for packaging |
US6197614B1 (en) | 1999-12-20 | 2001-03-06 | Thin Film Module, Inc. | Quick turn around fabrication process for packaging substrates and high density cards |
US6294477B1 (en) | 1999-12-20 | 2001-09-25 | Thin Film Module, Inc. | Low cost high density thin film processing |
JP3711858B2 (ja) * | 2000-10-26 | 2005-11-02 | 株式会社村田製作所 | 薄膜回路基板の製造方法 |
DE10106399C1 (de) * | 2001-02-12 | 2002-09-05 | Siemens Ag | Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen |
US7135780B2 (en) | 2003-02-12 | 2006-11-14 | Micron Technology, Inc. | Semiconductor substrate for build-up packages |
JP2004335807A (ja) * | 2003-05-08 | 2004-11-25 | Nitto Denko Corp | 配線回路基板の製造方法 |
US8013342B2 (en) * | 2007-11-14 | 2011-09-06 | International Business Machines Corporation | Double-sided integrated circuit chips |
JP2009200356A (ja) * | 2008-02-22 | 2009-09-03 | Tdk Corp | プリント配線板及びその製造方法 |
US8186042B2 (en) * | 2009-05-06 | 2012-05-29 | Bae Systems Information And Electronic Systems Integration Inc. | Manufacturing method of a printed board assembly |
KR20150062558A (ko) * | 2013-11-29 | 2015-06-08 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조방법 |
WO2019124307A1 (ja) * | 2017-12-20 | 2019-06-27 | 住友電気工業株式会社 | プリント配線板の製造方法及び積層体 |
KR20200115834A (ko) | 2019-03-27 | 2020-10-08 | 삼성디스플레이 주식회사 | 표시 패널 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05198953A (ja) * | 1991-11-20 | 1993-08-06 | Mitsubishi Electric Corp | 多層配線基板およびその製造方法 |
JPH05509198A (ja) * | 1990-11-15 | 1993-12-16 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層薄膜構造の製造方法 |
JPH0669648A (ja) * | 1992-08-20 | 1994-03-11 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
JPH06148877A (ja) * | 1992-08-07 | 1994-05-27 | Hitachi Chem Co Ltd | フォトビア形成用感光性エレメント及び多層配線板の製造法 |
JPH06216488A (ja) * | 1993-01-19 | 1994-08-05 | Canon Inc | プリント配線板及びその加工方法 |
JPH06232560A (ja) * | 1992-04-27 | 1994-08-19 | Tokuyama Soda Co Ltd | 多層回路基板及びその製造方法 |
JPH06244549A (ja) * | 1993-02-17 | 1994-09-02 | Tokuyama Soda Co Ltd | 回路基板の製造方法 |
JPH06301207A (ja) * | 1993-04-13 | 1994-10-28 | Tamura Kaken Kk | 感光性樹脂組成物 |
JPH0730254A (ja) * | 1993-07-13 | 1995-01-31 | Toppan Printing Co Ltd | 多層プリント配線板及び半導体装置 |
JPH0779074A (ja) * | 1993-09-06 | 1995-03-20 | Toagosei Co Ltd | 銅張絶縁シート |
JPH088536A (ja) * | 1994-06-16 | 1996-01-12 | Sony Corp | 多層プリント配線板の製造方法 |
JPH0818241A (ja) * | 1994-06-24 | 1996-01-19 | Sony Corp | 多層プリント配線板及びその製造方法 |
JPH08130374A (ja) * | 1994-10-31 | 1996-05-21 | Sony Corp | 多層プリント配線板及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55133597A (en) * | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Multilayer circuit board |
US5261154A (en) * | 1991-07-22 | 1993-11-16 | Macdermid, Incorporated | Process for fabricating multilayer printed circuits |
US5289630A (en) * | 1991-07-22 | 1994-03-01 | Macdermid, Incorporated | Process for fabricating multilayer printed circuits |
DE59209764D1 (de) * | 1992-05-20 | 1999-12-09 | Ibm | Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat |
JP3565282B2 (ja) * | 1994-02-15 | 2004-09-15 | イビデン株式会社 | ビルドアップ多層プリント配線板の製造方法 |
-
1996
- 1996-08-09 US US08/693,655 patent/US5837427A/en not_active Expired - Lifetime
- 1996-09-03 JP JP8250886A patent/JP2837137B2/ja not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05509198A (ja) * | 1990-11-15 | 1993-12-16 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層薄膜構造の製造方法 |
JPH05198953A (ja) * | 1991-11-20 | 1993-08-06 | Mitsubishi Electric Corp | 多層配線基板およびその製造方法 |
JPH06232560A (ja) * | 1992-04-27 | 1994-08-19 | Tokuyama Soda Co Ltd | 多層回路基板及びその製造方法 |
JPH06148877A (ja) * | 1992-08-07 | 1994-05-27 | Hitachi Chem Co Ltd | フォトビア形成用感光性エレメント及び多層配線板の製造法 |
JPH0669648A (ja) * | 1992-08-20 | 1994-03-11 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
JPH06216488A (ja) * | 1993-01-19 | 1994-08-05 | Canon Inc | プリント配線板及びその加工方法 |
JPH06244549A (ja) * | 1993-02-17 | 1994-09-02 | Tokuyama Soda Co Ltd | 回路基板の製造方法 |
JPH06301207A (ja) * | 1993-04-13 | 1994-10-28 | Tamura Kaken Kk | 感光性樹脂組成物 |
JPH0730254A (ja) * | 1993-07-13 | 1995-01-31 | Toppan Printing Co Ltd | 多層プリント配線板及び半導体装置 |
JPH0779074A (ja) * | 1993-09-06 | 1995-03-20 | Toagosei Co Ltd | 銅張絶縁シート |
JPH088536A (ja) * | 1994-06-16 | 1996-01-12 | Sony Corp | 多層プリント配線板の製造方法 |
JPH0818241A (ja) * | 1994-06-24 | 1996-01-19 | Sony Corp | 多層プリント配線板及びその製造方法 |
JPH08130374A (ja) * | 1994-10-31 | 1996-05-21 | Sony Corp | 多層プリント配線板及びその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246358A (ja) * | 2008-03-13 | 2009-10-22 | Ngk Spark Plug Co Ltd | 多層配線基板 |
WO2012119530A1 (en) * | 2011-03-10 | 2012-09-13 | Mediatek Inc. | Printed circuit board design for high speed application |
JP2015192081A (ja) * | 2014-03-28 | 2015-11-02 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
WO2017203822A1 (ja) * | 2016-05-24 | 2017-11-30 | ソニー株式会社 | 表示装置、および電子機器 |
CN109156078A (zh) * | 2016-05-24 | 2019-01-04 | 索尼公司 | 显示装置和电子设备 |
US11309338B2 (en) | 2016-05-24 | 2022-04-19 | Sony Corporation | Display device and electronic apparatus |
CN109156078B (zh) * | 2016-05-24 | 2022-06-03 | 索尼公司 | 显示装置和电子设备 |
JP2021136391A (ja) * | 2020-02-28 | 2021-09-13 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2837137B2 (ja) | 1998-12-14 |
US5837427A (en) | 1998-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2837137B2 (ja) | ビルドアップ多層印刷回路基板の製造方法 | |
US6638690B1 (en) | Method for producing multi-layer circuits | |
JPH1187865A (ja) | プリント配線板およびその製造方法 | |
JPH06260763A (ja) | 多層配線基板の製造方法 | |
JP3143408B2 (ja) | プリント配線板の製造方法 | |
KR100213378B1 (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
KR100276262B1 (ko) | 다층인쇄회로기판제조방법 | |
JP3447029B2 (ja) | プリント配線板製造方法 | |
US6274291B1 (en) | Method of reducing defects in I/C card and resulting card | |
JP2919181B2 (ja) | プリント基板の製造方法 | |
JP3593351B2 (ja) | 多層配線基板の製造方法 | |
JP2984625B2 (ja) | 多層プリント配線板製造方法 | |
KR100222753B1 (ko) | 절연신뢰성이 향상된 다층 인쇄회로기판의 제조방법 | |
JP2954169B1 (ja) | プリント配線板の製造方法 | |
JP2944576B2 (ja) | 多層プリント配線板の製造方法 | |
JP2001109162A (ja) | プリント配線板の製造方法 | |
JP3005546B1 (ja) | ビルドアップ配線基板の製造方法 | |
JPH05304362A (ja) | 多層配線板の製造方法 | |
JPH03225894A (ja) | プリント配線板の製造方法 | |
JPH08186357A (ja) | プリント配線板及びその製造方法 | |
JPH1027963A (ja) | 多層プリント配線板及びその製造方法 | |
JPH0997979A (ja) | プリント配線板の製造方法 | |
JPH0951169A (ja) | 接着性に優れたレジスト材料及びこれを絶縁層とするプリント配線基板 | |
JPH01189993A (ja) | プリント配線板の製造方法 | |
JP2003283137A (ja) | ビルドアップ多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |