JP3711858B2 - 薄膜回路基板の製造方法 - Google Patents
薄膜回路基板の製造方法 Download PDFInfo
- Publication number
- JP3711858B2 JP3711858B2 JP2000326333A JP2000326333A JP3711858B2 JP 3711858 B2 JP3711858 B2 JP 3711858B2 JP 2000326333 A JP2000326333 A JP 2000326333A JP 2000326333 A JP2000326333 A JP 2000326333A JP 3711858 B2 JP3711858 B2 JP 3711858B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- substrate
- forming
- photosensitive organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0585—Second resist used as mask for selective stripping of first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、基体上に導体膜が形成され、この導体膜を覆うように基体上に絶縁膜が形成された構造を有する、薄膜回路基板の製造方法に関するもので、特に、ミリ波またはマイクロ波領域で適用されるモジュールを構成する薄膜回路基板の製造方法に関するものである。
【0002】
【従来の技術】
無線通信分野において、ミリ波またはマイクロ波領域で用いられる高周波モジュールに対して、小型であり、低価格であり、かつ高性能であることが求められている。
【0003】
上述のようなミリ波またはマイクロ波モジュールは、基体と、基体上に形成される導体膜と、導体膜を覆うように基体上に形成される絶縁膜とを備える構造を有する薄膜回路基板を構成している。また、上述した導体膜を下層導体膜とし、絶縁膜上に、上層導体膜が形成される場合には、絶縁膜は、層間絶縁膜として機能する。
【0004】
このようなミリ波またはマイクロ波モジュールにおいて、伝送損失が小さくかつ効率の良い伝送線路を備えることが要望されており、そのため、伝送線路を与える導体膜には、電気抵抗が小さい導電材料が用いられている。
【0005】
また、下層導体膜と上層導体膜との間の層間絶縁膜に対しては、比誘電率が低く、かつ誘電正接が小さい誘電体材料からなることが要求されており、そのため、低誘電率かつ低誘電正接であるポリイミド、エポキシ系樹脂、ベンゾシクロブテン系樹脂、アクリル樹脂、環状オレフィン系樹脂のような有機樹脂が層間絶縁膜の材料として用いられている。
【0006】
【発明が解決しようとする課題】
しかしながら、上述した層間絶縁膜の厚みが薄いと、下層導体膜と上層導体膜との間に意図しない電磁結合が生じ、目的とする特性が得られないことがある。そのため、層間絶縁膜の厚みを厚くすることが望まれるが、このような絶縁膜を厚くしたとき、特に、20μm以上に厚くしたとき、以下のような問題に遭遇する。
【0007】
絶縁膜は、感光性有機膜からなる場合と、非感光性有機膜からなる場合とがある。
【0008】
絶縁膜が感光性有機膜からなる場合には、パターニングされた絶縁膜を得るため、(1)ワニス状の感光性有機膜の形成、(2)プリベーク、(3)露光、(4)現像、(5)キュアの各工程が実施される。
【0009】
この場合、感光性有機膜の厚みが厚いと、光吸収の度合いが大きくなり、(3)の露光工程において、光が感光性有機膜の底部にまで到達しない。そのため、(4)の現像工程において、ポジ型感光性有機膜の場合には、現像残りが生じ、ネガ型感光性有機膜の場合には、この有機膜の剥離が生じやすい。
【0010】
他方、絶縁膜が非感光性有機膜からなる場合、パターニングされた絶縁膜を形成するため、(1)ワニス状の非感光性有機膜の形成、(2)プリベーク、(3)キュア、(4)エッチングレジストの形成、(5)エッチング、(6)エッチングレジストの剥離の各工程が実施される。
【0011】
この場合、非感光性有機膜の厚みが厚いと、当該非感光性有機膜自身に大きな応力が発生し、(3)のキュア工程の後に、非感光性有機膜にクラックが生じたり、この有機膜が剥がれたりすることがある。
【0012】
そこで、この発明の目的は、有機樹脂からなる絶縁膜が厚くされても、上述のような問題を生じにくくすることができる、薄膜回路基板の製造方法を提供しようとすることである。
【0013】
【課題を解決するための手段】
この発明は、ミリ波またはマイクロ波モジュールとして用いられる薄膜回路基板の製造方法に向けられる。
【0014】
薄膜回路基板は、基体と、基体上に形成される導体膜と、導体膜を覆うように基体上に形成される絶縁膜とを備えている。
【0015】
基体は、誘電体セラミックからなり、その厚さが0.05mm〜2mmであり、抗折強度が500kgf/cm2 〜4000kgf/cm2 である。
【0016】
上述のように、基体を誘電体セラミックから構成するのは、基体の材料の比誘電率を大きくして、薄膜回路基板の小型化を図るためである。また、基体の厚さを0.05mm以上とするのは、基体の機械的強度を所定以上に保つためである。他方、基体の厚みが厚くなるほど、素子間の結合が大きくなることを考慮して、ミリ波またはマイクロ波領域で許される最大厚みは2mmである。また、基体の抗折強度が500kgf/cm2 〜4000kgf/cm2 としたのは、この発明に係る製造方法を実施するにあたり、基体が割れない範囲を限定したものである。
【0017】
導体膜は、Cu、Au、Ag、Al、Ni、Ti、Cr、Ni−Cr、Nb、およびVから選ばれた少なくとも1種を含む。
【0018】
絶縁膜は、ポリイミド、エポキシ系樹脂、ベンゾシクロブテン系樹脂、アクリル系樹脂、および環状オレフィン系樹脂から選ばれた少なくとも1種を含む有機樹脂からなり、その厚みが20μm以上であり、1つのパターンの面積が5cm2 以下であり、応力が15MPa〜60MPaである。
【0019】
上述のように、絶縁膜の厚さを20μm以上としたのは、絶縁膜によって導体膜間のアイソレーションを行なう場合、ミリ波またはマイクロ波領域においてアイソレーションが可能となる最小膜厚が20μmであるからである。また、1つのパターンの面積が5cm2 以下としたのは、絶縁膜による薄膜回路基板の小型化の利点が奏される最大面積が5cm2 であるからである。また、絶縁膜の応力を15MPa〜60MPaとしたのは、上述のような有機樹脂からなる膜の一般的な応力がこの範囲内にあるからである。
【0020】
このような構成を有する薄膜回路基板を製造するにあたって、この発明によれば、基体を洗浄する工程と、基体上に、導体膜を所定のパターンをもって形成する工程と、導体膜を覆うように、基体上に絶縁膜を形成する工程と、絶縁膜をパターニングする工程とが実施され、前述した技術的課題を解決するため、絶縁膜を形成する工程と絶縁膜をパターニングする工程とが複数回繰り返されることを特徴としている。
【0021】
絶縁膜が感光性有機膜からなる場合、好ましくは、絶縁膜を形成する工程は、ワニス状の感光性有機膜を基体上に形成する工程を備え、パターニングする工程は、感光性有機膜をフォトリソグラフィによって露光・現像する工程と、感光性有機膜をキュアする工程とを備える。
【0022】
絶縁膜が非感光性有機膜からなる場合、好ましくは、絶縁膜を形成する工程は、ワニス状の非感光性有機膜を基体上に形成する工程を備え、パターニングする工程は、非感光性有機膜をキュアする工程と、非感光性有機膜上にエッチングレジストを形成する工程と、ドライエッチングによって非感光性有機膜をエッチングする工程と、エッチングレジストを除去する工程とを備える。
【0023】
【発明の実施の形態】
以下に、この発明の実施の形態を、より具体的な実施例に基づいて説明する。実施例においては、導体膜の材料としてCuを用い、絶縁膜においてポリイミドを用いているが、これらの材料に限定されるものではない。
【0024】
(実施例1)
この実施例1においては、絶縁膜の形成のために感光性ポリイミドが用いられる。
【0025】
まず、図1(1)に示すように、基体1が用意される。基体1は、たとえばアルミナのような誘電体セラミックから構成される。基体1の厚さは、0.05mm〜2mmであり、同じく抗折強度は500kgf/cm2 〜4000kgf/cm2 である。
【0026】
次に、基体1が洗浄される。この洗浄にあたり、たとえば、プラズマアッシングや、アセトン、イソプロピルアルコール、メタノール、エタノール等の有機溶剤による表面洗浄が適用される。
【0027】
次に、図1(2)に示すように、基体1上に、リフトオフ用レジストパターン2が形成される。このリフトオフ用レジストパターン2の形成にあたっては、たとえばクロロベンゼン法が適用される。
【0028】
より詳細には、まず、ベンゾシクロブテン上に、厚膜用ポジ型レジスト(たとえば、クラリアント社製「AZP4620」)を、1500rpm×30秒のスピン塗布にて6μmの膜厚をもって形成し、90℃のクリーンオーブンにて30分間プリベークする。次に、約40℃に保ったクロロベンゼン中に、基体1を10分間浸し、レジスト表面に対現像液難溶化層を形成した後、90℃のホットプレート上に90秒間放置して、余分なクロロベンゼンを蒸発させる。次に、密着露光機によって、h線を用いた露光を行ない、アルカリ現像液(たとえば、クラリアント社製「AZ400K」)中に基体1を2分間浸漬する。このような工程を経てリフトオフ用レジストパターン2を形成した基体1を、純水によって5分間以上洗浄し、次いで、スピン乾燥機によって乾燥させる。
【0029】
次に、図1(3)に示すように、基体1を真空蒸着装置に投入し、まず、基体1との密着層を形成するように、Tiを100nmの厚みで成膜し、次いで、Cuを5μmの厚みで成膜し、基体1上に導体膜3を所定のパターンをもって形成する。なお、導体膜3は、基体2上だけでなく、リフトオフ用レジストパターン2上にも形成される。
【0030】
次に、図1(4)に示すように、基体1を、たとえばアセトンに浸漬し、さらに超音波を印加することによって、余分なリフトオフ用レジストパターン2およびその上の導体膜3を除去(リフトオフ)する。
【0031】
次に、図1(5)に示すように、基体1上に、3−アミノプロピルシラン等の密着性向上剤を塗布した後、ワニス状のネガ型感光性ポリイミド(たとえば、東レ社製「フォトニースUR−3180E」)を、2150rpmで30秒間スピン塗布し、次いで、ホットプレートを用いて、60℃で6分間、80℃で6分間および100℃で6分間のプリベークを行なうことによって、導体膜3を覆うように、基体1上に感光性ポリイミド膜4を形成する。
【0032】
次に、密着露光機を用いて、400mJ/cm2 のh線を感光性ポリイミド膜4に照射した後、ポリイミド専用現像液(たとえば、東レ社製「DV−605」)に基体1を7.5分間浸漬することによって、図1(6)に示すように、感光性ポリイミド膜4の未露光部を除去し、それによって、たとえば4cm2 のパターン面積を有する感光性ポリイミド膜4を得る。
【0033】
次に、上述のようにパターニングされた感光性ポリイミド膜4を、酸素濃度100ppm以下の窒素雰囲気中において、400℃で1時間キュアすることによって、ポリイミドを熱重合させる。この段階で得られた感光性ポリイミド膜4は、その厚みがたとえば15μmである。
【0034】
次に、図1(5)および(6)に示した工程と実質的に同じ工程を実施し、図1(7)に示すように、第2の感光性ポリイミド膜5を形成し、次いで、図1(8)に示すように、第2の感光性ポリイミド膜5をパターニングする。
【0035】
そして、上述のような感光性ポリイミド膜の形成およびパターニングの各工程を必要回数繰り返し、それによって、合計膜厚がたとえば30μm以上の感光性ポリイミド膜を得る。
【0036】
(実施例2)
この実施例2においては、絶縁膜の形成のために非感光性ポリイミドが用いられる。
【0037】
まず、図2(1)に示すように、基体11を用意し、これを洗浄する工程、同(2)に示すように、基体11上にリフトオフ用レジストパターン12を形成する工程、同(3)に示すように、基体11上に導体膜13を形成する工程、および、同(4)に示すように、余分なリフトオフ用レジストパターン12およびその上の導体膜13をリフトオフする工程が、前述した実施例1の場合と同様の方法に基づいて実施される。
【0038】
次に、図2(5)に示すように、基体11上に、3−アミノプロピルシラン等の密着性向上剤を塗布した後、ワニス状の非感光性ポリイミド(日立化成社製「OPI−N3205」)を1000rpmで30秒間スピン塗布した後、酸素濃度100ppm以下の窒素雰囲気中において、100℃で30分間、200℃で30分間および350℃で60分間のキュアを行ない熱重合させることによって、非感光性ポリイミド膜14を形成する。
【0039】
次に、図2(6)に示すように、非感光性ポリイミド膜14上に、エッチングレジスト15を形成する。
【0040】
より詳細には、まず、厚膜ポジ型レジスト(たとえば、クラリアント社製「APZ4620」)を、1500rpmで30秒間のスピン塗布によって6μmの膜厚をもって成膜し、90℃のクリーンオーブンにて30秒間プリベークする。次いで、密着露光機を用いて、h線による露光を行ない、アルカリ現像液(たとえば、クラリアント社製「AZ400K」)中に基体11を2分間浸漬する。そして、このような工程を経てパターニングされたエッチングレジスト15を、純水にて5分間以上洗浄し、スピン乾燥機にて乾燥させる。
【0041】
次に、図2(7)に示すように、非感光性ポリイミド膜14のエッチングを行なう。たとえば、反応性イオンエッチング(RIE)装置を用いて、O2 ガス流量140sccm、CF4 ガス流量60sccm、圧力0.4Torr、およびRFパワー300Wの条件にて15分間のエッチング処理16を行なう。この結果、たとえばパターン面積が4cm2 となるようにパターニングされた非感光性ポリイミド膜14が基体11上に与えられる。
【0042】
次に、図2(8)に示すように、エッチングレジスト15をアセトンにて剥離する。このようにして、たとえば膜厚が12μmのパターニングされた非感光性ポリイミド膜14を得ることができる。
【0043】
次に、図2(9)〜(12)に示すように、前述した図2(5)〜(8)に示した工程と実質的に同様の工程が繰り返される。すなわち、図2(9)に示すように、第2の非感光性ポリイミド膜17が形成され、図2(10)に示すように、第2のエッチングレジスト18が形成され、このエッチングレジスト18がパターニングされ、次いで、図2(11)に示すように、再びエッチング処理16が実施され、それによって、図2(12)に示すように、パターニングされた第2の非感光性ポリイミド膜17が前述の第1の非感光性ポリイミド膜14上に形成される。
【0044】
そして、上述のような非感光性ポリイミド膜の形成およびパターニングの各工程を必要回数繰り返し、それによって、合計膜厚がたとえば24μm以上の非感光性ポリイミド膜を得る。
【0045】
【発明の効果】
以上のように、この発明によれば、比較的膜厚の薄い絶縁膜をパターニングしながら積み重ねることによって、たとえば膜厚20μm以上といった比較的厚い絶縁膜を得るようにしているので、現像残り、クラックまたは剥がれを生じさせることなく、比較的膜厚の大きい絶縁膜を薄膜回路基板において形成することが可能となる。
【0046】
したがって、ミリ波またはマイクロ波モジュールとして用いられる薄膜回路基板において、上層導電膜と下層導電膜との間に形成される層間絶縁膜の厚みを十分に厚くすることができ、これら上層および下層の導体膜間に生じ得る電磁結合を防止でき、ミリ波またはマイクロ波モジュールにおいて目標とする特性をより容易に達成することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態による薄膜回路基板の製造方法に含まれる代表的な工程を順次図解的に示す断面図である。
【図2】この発明の他の実施形態による薄膜回路基板の製造方法に含まれる代表的な工程を順次図解的に示す断面図である。
【符号の説明】
1,11 基体
3,13 導体膜
4,5 感光性ポリイミド膜(絶縁膜)
14,17 非感光性ポリイミド膜(絶縁膜)
15,18 エッチングレジスト
16 エッチング処理
Claims (3)
- 基体と、前記基体上に形成される導体膜と、前記導体膜を覆うように前記基体上に形成される絶縁膜とを備え、
前記基体は、誘電体セラミックからなり、その厚さが0.05mm〜2mmであり、抗折強度が500kgf/cm2 〜4000kgf/cm2 であり、
前記導体膜は、Cu、Au、Ag、Al、Ni、Ti、Cr、Ni−Cr、Nb、およびVから選ばれた少なくとも1種を含み、
前記絶縁膜は、ポリイミド、エポキシ系樹脂、ベンゾシクロブテン系樹脂、アクリル系樹脂、および環状オレフィン系樹脂から選ばれた少なくとも1種を含む有機樹脂からなり、その厚さが20μm以上であり、1つのパターンの面積が5cm2 以下であり、応力が15MPa〜60MPaであり、
ミリ波またはマイクロ波モジュールとして用いられる薄膜回路基板の製造方法であって、
前記基体を洗浄する工程と、
前記基体上に、前記導体膜を所定のパターンをもって形成する工程と、
前記導体膜を覆うように、前記基体上に前記絶縁膜を形成する工程と、
前記絶縁膜をパターニングする工程と
を備え、
前記絶縁膜を形成する工程と前記絶縁膜をパターニングする工程とを複数回繰り返すことを特徴とする、薄膜回路基板の製造方法。 - 前記絶縁膜は感光性有機膜からなり、前記絶縁膜を形成する工程は、ワニス状の感光性有機膜を前記基体上に形成する工程を備え、前記パターニングする工程は、前記感光性有機膜をフォトリソグラフィによって露光・現像する工程と、前記感光性有機膜をキュアする工程とを備える、請求項1に記載の薄膜回路基板の製造方法。
- 前記絶縁膜は非感光性有機膜からなり、前記絶縁膜を形成する工程は、ワニス状の非感光性有機膜を前記基体上に形成する工程を備え、前記パターニングする工程は、前記非感光性有機膜をキュアする工程と、前記非感光性有機膜上にエッチングレジストを形成する工程と、ドライエッチングによって前記非感光性有機膜をエッチングする工程と、前記エッチングレジストを除去する工程とを備える、請求項1に記載の薄膜回路基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326333A JP3711858B2 (ja) | 2000-10-26 | 2000-10-26 | 薄膜回路基板の製造方法 |
US10/035,400 US20020098448A1 (en) | 2000-10-26 | 2001-10-26 | Method of producing thin film circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326333A JP3711858B2 (ja) | 2000-10-26 | 2000-10-26 | 薄膜回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002134882A JP2002134882A (ja) | 2002-05-10 |
JP3711858B2 true JP3711858B2 (ja) | 2005-11-02 |
Family
ID=18803540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000326333A Expired - Fee Related JP3711858B2 (ja) | 2000-10-26 | 2000-10-26 | 薄膜回路基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20020098448A1 (ja) |
JP (1) | JP3711858B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
CN100529962C (zh) * | 2003-08-16 | 2009-08-19 | 鸿富锦精密工业(深圳)有限公司 | 导光板模仁制造方法 |
JP5478157B2 (ja) * | 2009-08-28 | 2014-04-23 | 凸版印刷株式会社 | 液晶表示装置用基板及び液晶表示装置 |
JP5863343B2 (ja) * | 2011-09-01 | 2016-02-16 | キヤノン株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5837427A (en) * | 1996-04-30 | 1998-11-17 | Samsung Electro-Mechanics Co Co., Ltd. | Method for manufacturing build-up multi-layer printed circuit board |
-
2000
- 2000-10-26 JP JP2000326333A patent/JP3711858B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-26 US US10/035,400 patent/US20020098448A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20020098448A1 (en) | 2002-07-25 |
JP2002134882A (ja) | 2002-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6500604B1 (en) | Method for patterning sensitive organic thin films | |
JPH0795521B2 (ja) | 基板上にパターン付けした皮膜を形成する方法 | |
JPS6350860B2 (ja) | ||
JP3096061B2 (ja) | フリップチップ実装のためのマイクロバンプの製造方法 | |
JP2004149849A (ja) | 金属薄膜の形成方法及び電極付基板 | |
JP3711858B2 (ja) | 薄膜回路基板の製造方法 | |
CN1373502A (zh) | 晶体管t型发射极或栅极金属图形的制造方法 | |
JPH06268378A (ja) | 多層配線基板のビアホールの形成方法 | |
JP3750532B2 (ja) | 薄膜回路基板及びその製造方法 | |
JPH06326108A (ja) | 突起電極およびその製造方法 | |
JP2019021794A (ja) | 機能構造体製造方法及びフォトレジスト処理装置 | |
JP3102999B2 (ja) | 樹脂表面処理方法 | |
JP3959790B2 (ja) | 半導体装置の製造方法 | |
JP3140369B2 (ja) | 深溝底部における電極パターン形成方法 | |
JP2007011146A (ja) | ポリマー光導波路の電極形成方法 | |
JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
JP2001230189A (ja) | レジストパターン、および配線形成方法 | |
JPH07307550A (ja) | 電子部品の製造方法 | |
JP2004014848A (ja) | 薄膜回路基板及びその製造方法 | |
JP4457399B2 (ja) | 光導波路デバイスの製造方法、および、光導波路デバイス | |
JP2000003037A (ja) | 配線構造とその製造方法 | |
JP2946102B2 (ja) | パターン形成方法 | |
JPH05226243A (ja) | 高速素子実装用回路基板の製造方法 | |
JP3147835B2 (ja) | 半導体装置の製造方法 | |
KR100524618B1 (ko) | 포토레지스트 두께 증가 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |