JP2789969B2 - 半導体装置のコンタクトホール形成方法 - Google Patents
半導体装置のコンタクトホール形成方法Info
- Publication number
- JP2789969B2 JP2789969B2 JP4302509A JP30250992A JP2789969B2 JP 2789969 B2 JP2789969 B2 JP 2789969B2 JP 4302509 A JP4302509 A JP 4302509A JP 30250992 A JP30250992 A JP 30250992A JP 2789969 B2 JP2789969 B2 JP 2789969B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- sio
- exposure
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のコンタクト
ホール形成方法に関し、より詳細には半導体集積回路製
造過程のＳｉＯ2 膜をエッチングしてコンタクトホール
を形成する方法に関する。
ホール形成方法に関し、より詳細には半導体集積回路製
造過程のＳｉＯ2 膜をエッチングしてコンタクトホール
を形成する方法に関する。
【０００２】
【従来の技術】従来から、半導体装置（半導体集積回
路）の製造において、半導体基板の表面のＳｉＯ2 膜に
コンタクトホールを形成するためには、フォトリソグラ
フィとエッチングを組み合わせた技術が採用されてい
る。フォトリソグラフィ技術は、レジストにマスクのパ
ターンを転写する工程であり、エッチング技術はパター
ン形成されたレジストをマスクとしてＳｉＯ2 膜を加工
する工程である。
路）の製造において、半導体基板の表面のＳｉＯ2 膜に
コンタクトホールを形成するためには、フォトリソグラ
フィとエッチングを組み合わせた技術が採用されてい
る。フォトリソグラフィ技術は、レジストにマスクのパ
ターンを転写する工程であり、エッチング技術はパター
ン形成されたレジストをマスクとしてＳｉＯ2 膜を加工
する工程である。
【０００３】一般的なコンタクトホールを形成するため
のフォトリソグラフィ及びエッチング工程を図５に基づ
いて説明する。まず、Ｓｉ基板４１上にＳｉＯ2 膜４２
を形成し、次いで感光性高分子から成るレジスト４３を
塗布し、この後プリベークを行なってレジスト４３中に
含まれる有機溶剤を除去する（図５（ａ））。次に、マ
スクパターン４４を露光によってレジスト４３上に転写
し（図５（ｂ））、その後レジスト４３を現像してマス
クパターン４４に対応するレジスト４３のパターンを形
成する。次に、ポストベークを行なってレジスト４３を
硬化させ、ＳｉＯ2 膜４２との密着性を高めておく（図
５（ｃ））。さらに、レジスト４３をマスクとしてＳｉ
Ｏ2 膜４２にエッチング処理を施し、コンタクトホール
４５を形成する（図５（ｄ））。次に、不要となったレ
ジスト４３を溶かして除去する（図５（ｅ））。以上の
ように、（図５（ａ）〜（ｅ））に示したような５つの
主な工程から一般的なフォトリソグラフィ及びエッチン
グ工程は構成されていた。上記したフォトリソグラフィ
及びエッチング工程により形成されるコンタクトホール
４５の断面形状は矩形形状をしているが、デバイスの応
用上、ＳｉＯ2 膜４２のエッチング後、テーパ角のつい
た断面形状を得ることが望ましい場合がある。例えば、
多層配線における絶縁膜（ＳｉＯ2 膜４２）のコンタク
トホール４５の断面形状をテーパ状とすることにより、
上層配線における断線を防止したり、金属材料の埋め込
み特性を改善して導通不良を防止したりする場合であ
る。このようなテーパ形状を有するコンタクトホールを
得る方法としては、ウェットエッチングとドライエッチ
ングとを組み合わせた方法、重合物をレジストパターン
の側壁に堆積させながらドライエッチングを行なう方
法、エッチング時のマスク材として用いるレジストにテ
ーパ角を付けておく方法などがある。
のフォトリソグラフィ及びエッチング工程を図５に基づ
いて説明する。まず、Ｓｉ基板４１上にＳｉＯ2 膜４２
を形成し、次いで感光性高分子から成るレジスト４３を
塗布し、この後プリベークを行なってレジスト４３中に
含まれる有機溶剤を除去する（図５（ａ））。次に、マ
スクパターン４４を露光によってレジスト４３上に転写
し（図５（ｂ））、その後レジスト４３を現像してマス
クパターン４４に対応するレジスト４３のパターンを形
成する。次に、ポストベークを行なってレジスト４３を
硬化させ、ＳｉＯ2 膜４２との密着性を高めておく（図
５（ｃ））。さらに、レジスト４３をマスクとしてＳｉ
Ｏ2 膜４２にエッチング処理を施し、コンタクトホール
４５を形成する（図５（ｄ））。次に、不要となったレ
ジスト４３を溶かして除去する（図５（ｅ））。以上の
ように、（図５（ａ）〜（ｅ））に示したような５つの
主な工程から一般的なフォトリソグラフィ及びエッチン
グ工程は構成されていた。上記したフォトリソグラフィ
及びエッチング工程により形成されるコンタクトホール
４５の断面形状は矩形形状をしているが、デバイスの応
用上、ＳｉＯ2 膜４２のエッチング後、テーパ角のつい
た断面形状を得ることが望ましい場合がある。例えば、
多層配線における絶縁膜（ＳｉＯ2 膜４２）のコンタク
トホール４５の断面形状をテーパ状とすることにより、
上層配線における断線を防止したり、金属材料の埋め込
み特性を改善して導通不良を防止したりする場合であ
る。このようなテーパ形状を有するコンタクトホールを
得る方法としては、ウェットエッチングとドライエッチ
ングとを組み合わせた方法、重合物をレジストパターン
の側壁に堆積させながらドライエッチングを行なう方
法、エッチング時のマスク材として用いるレジストにテ
ーパ角を付けておく方法などがある。
【０００４】まず、図６に基づいてウェットエッチング
とドライエッチングとを組み合わせた方法について説明
する。この方法ではまず最初に、Ｓｉ基板５１上にＳｉ
Ｏ2膜５２を形成し、さらにＳｉＯ2 膜５２上に感光性
高分子から成るレジスト５３を塗布する。この後、プリ
ベークを行なってレジスト５３中に含まれる有機溶剤を
除去し、マスク上のパターン（図示せず）を露光によっ
てレジスト５３上に転写してから現像する。次に、ポス
トベークを行なってレジスト５３を硬化させ、下地との
密着性を高めておく（図６（ａ））。さらに、レジスト
５３をマスクとし、例えば１０：１ＢＨＦ溶液（ＨＦ、
ＨＮＯ3 、Ｈ2 Ｏの混合液）を用いたウェットエッチン
グにより、ＳｉＯ2 膜５２の上部に等方的エッチングを
施して面取りを行なう（図６（ｂ））。この後、ドライ
エッチングにより異方的エッチングを施し、ＳｉＯ2 膜
５２に面取りされたパターンを形成する（図６
（ｃ））。次に、不要となったレジスト５３を溶かして
除去する（図６（ｄ））。
とドライエッチングとを組み合わせた方法について説明
する。この方法ではまず最初に、Ｓｉ基板５１上にＳｉ
Ｏ2膜５２を形成し、さらにＳｉＯ2 膜５２上に感光性
高分子から成るレジスト５３を塗布する。この後、プリ
ベークを行なってレジスト５３中に含まれる有機溶剤を
除去し、マスク上のパターン（図示せず）を露光によっ
てレジスト５３上に転写してから現像する。次に、ポス
トベークを行なってレジスト５３を硬化させ、下地との
密着性を高めておく（図６（ａ））。さらに、レジスト
５３をマスクとし、例えば１０：１ＢＨＦ溶液（ＨＦ、
ＨＮＯ3 、Ｈ2 Ｏの混合液）を用いたウェットエッチン
グにより、ＳｉＯ2 膜５２の上部に等方的エッチングを
施して面取りを行なう（図６（ｂ））。この後、ドライ
エッチングにより異方的エッチングを施し、ＳｉＯ2 膜
５２に面取りされたパターンを形成する（図６
（ｃ））。次に、不要となったレジスト５３を溶かして
除去する（図６（ｄ））。
【０００５】次に、重合膜を利用したドライエッチング
によるパターン形成方法を図７に基づいて説明する。ま
ず、Ｓｉ基板６１上にＳｉＯ2 膜６２を形成し、次にレ
ジスト６３を塗布する。この後プリベークを行なってレ
ジスト６３中に含まれる有機溶剤を除去し、マスクパタ
ーン（図示せず）を露光によってレジスト６３上に転写
してから現像をする（図７（ａ））。さらにレジスト６
３をマスクとし、ＣＣｌ2 Ｆ2 ／Ｃ2 Ｈ6 混合ガス系を
用い、反応性ドライエッチングにより異方的エッチング
を行なう。この場合、ＳｉＯ2 膜６２がエッチングされ
ると同時に重合物がレジスト６３のパターンの側壁に堆
積して重合膜６４が形成され、ＳｉＯ2膜６２にテーパ
角を有するパターンを形成することができる（図７
（ｂ））。次に、不要となったレジスト６３を溶かして
除去する（図７（ｃ））。
によるパターン形成方法を図７に基づいて説明する。ま
ず、Ｓｉ基板６１上にＳｉＯ2 膜６２を形成し、次にレ
ジスト６３を塗布する。この後プリベークを行なってレ
ジスト６３中に含まれる有機溶剤を除去し、マスクパタ
ーン（図示せず）を露光によってレジスト６３上に転写
してから現像をする（図７（ａ））。さらにレジスト６
３をマスクとし、ＣＣｌ2 Ｆ2 ／Ｃ2 Ｈ6 混合ガス系を
用い、反応性ドライエッチングにより異方的エッチング
を行なう。この場合、ＳｉＯ2 膜６２がエッチングされ
ると同時に重合物がレジスト６３のパターンの側壁に堆
積して重合膜６４が形成され、ＳｉＯ2膜６２にテーパ
角を有するパターンを形成することができる（図７
（ｂ））。次に、不要となったレジスト６３を溶かして
除去する（図７（ｃ））。
【０００６】エッチング時のマスク材として用いられる
レジスト自身にテーパ角を付けておく方法は、現像後の
レジストに熱処理を加えることにより、レジストにテー
パ角を付けておき、その後エッチングを施してテーパ角
を有するＳｉＯ2 膜を形成するというものである。
レジスト自身にテーパ角を付けておく方法は、現像後の
レジストに熱処理を加えることにより、レジストにテー
パ角を付けておき、その後エッチングを施してテーパ角
を有するＳｉＯ2 膜を形成するというものである。
【０００７】
【発明が解決しようとする課題】上記したウェットエッ
チングとドライエッチングとを併用する方法の場合、レ
ジスト５３とＳｉＯ2 膜５２との密着性が悪いと、レジ
スト５３とＳｉＯ2 膜５２との界面から水平方向にエッ
チング液が染み込み、横方向にエッチングが拡がってし
まう。従って、再現性、制御性が悪くなるとともに微細
加工上も不利になるという問題があった。
チングとドライエッチングとを併用する方法の場合、レ
ジスト５３とＳｉＯ2 膜５２との密着性が悪いと、レジ
スト５３とＳｉＯ2 膜５２との界面から水平方向にエッ
チング液が染み込み、横方向にエッチングが拡がってし
まう。従って、再現性、制御性が悪くなるとともに微細
加工上も不利になるという問題があった。
【０００８】重合膜６４を利用してドライエッチングを
行なう方法の場合、レジスト６３側壁に形成される重合
膜６４を利用してＳｉＯ2 膜６２にテーパ角を形成する
ため、エッチング処理枚数が増加するにつれて、重合物
の影響でエッチングレートの低下が生じ、各パターンに
おける制御性、再現性が悪いという課題があった。
行なう方法の場合、レジスト６３側壁に形成される重合
膜６４を利用してＳｉＯ2 膜６２にテーパ角を形成する
ため、エッチング処理枚数が増加するにつれて、重合物
の影響でエッチングレートの低下が生じ、各パターンに
おける制御性、再現性が悪いという課題があった。
【０００９】さらに、エッチングの際のマスク材として
用いられるレジストにテーパ角を付けておく方法の場
合、レジストに熱処理を施したときに生じる伸縮がパタ
ーン幅、パターン密度の相違に起因して一様に起こら
ず、レジストのテーパ形状に差が生じてしまい、制御
性、再現性が悪いという課題があった。
用いられるレジストにテーパ角を付けておく方法の場
合、レジストに熱処理を施したときに生じる伸縮がパタ
ーン幅、パターン密度の相違に起因して一様に起こら
ず、レジストのテーパ形状に差が生じてしまい、制御
性、再現性が悪いという課題があった。
【００１０】本発明はこのような課題に鑑み発明された
ものであって、基板上のＳｉＯ2 膜にテーパ形状を有す
るコンタクトホールを形成することができ、しかもテー
パ角の制御性および再現性に優れた半導体装置のコンタ
クトホール形成方法を提供することを目的としている。
ものであって、基板上のＳｉＯ2 膜にテーパ形状を有す
るコンタクトホールを形成することができ、しかもテー
パ角の制御性および再現性に優れた半導体装置のコンタ
クトホール形成方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にＳｉＯ２膜を成膜し、該ＳｉＯ２膜上に反
射防止膜を成膜し、該反射防止膜上に定在波の腹付近が
レジスト表面に位置するようにレジストの膜厚を制御し
てレジストを塗布し、全面露光、ＰＥＢ（Ｐｏｓｔ Ｅ
ｘｐｏｓｕｒｅＢａｋｅ）処理及びマスク露光を施して
現像した後、ＣＦ４、ＣＨＦ３ならびにＨｅ及び／また
はＡｒの混合ガスで前記ＳｉＯ２膜をエッチングするこ
とを特徴としている。
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にＳｉＯ２膜を成膜し、該ＳｉＯ２膜上に反
射防止膜を成膜し、該反射防止膜上に定在波の腹付近が
レジスト表面に位置するようにレジストの膜厚を制御し
てレジストを塗布し、全面露光、ＰＥＢ（Ｐｏｓｔ Ｅ
ｘｐｏｓｕｒｅＢａｋｅ）処理及びマスク露光を施して
現像した後、ＣＦ４、ＣＨＦ３ならびにＨｅ及び／また
はＡｒの混合ガスで前記ＳｉＯ２膜をエッチングするこ
とを特徴としている。
【００１２】
【作用】上記した方法によれば、レジストパターンを形
成する際のフォトリソグラフィ工程の前処理として、基
板上のＳｉＯ2 膜上に、たとえばアモルファスＳｉを堆
積させて反射防止膜を成膜した後、さらにフォトリソグ
ラフィ工程として該反射防止膜上に、後の露光工程で定
在波の腹がレジスト表面に生じるようにレジストの膜厚
を制御して塗布し、全面露光、ＰＥＢ処理及びマスク露
光とを組み合わせて行なった後現像する。
成する際のフォトリソグラフィ工程の前処理として、基
板上のＳｉＯ2 膜上に、たとえばアモルファスＳｉを堆
積させて反射防止膜を成膜した後、さらにフォトリソグ
ラフィ工程として該反射防止膜上に、後の露光工程で定
在波の腹がレジスト表面に生じるようにレジストの膜厚
を制御して塗布し、全面露光、ＰＥＢ処理及びマスク露
光とを組み合わせて行なった後現像する。
【００１３】レジスト中のインヒビタ（現像抑制剤）
は、レジストが露光されることにより分解されるので、
全面露光の強度を調整すればレジストの表面のみが強く
露光され、インヒビタ濃度は小さくなり、現像可能状態
となる。また、深い部分になるにしたがって露光された
光強度が弱まった状態となり、インヒビタ濃度は大きく
なり現像不可能状態となる。つまり、前記全面露光後の
インヒビタ濃度はレジスト表面から深くなるにつれて大
きくなるという濃度分布を示す。この状態からマスク露
光を行なうと、マスク露光では開口部のみから光がレジ
ストに照射され、前記開口部における光強度分布は表面
部に近いほど現像により溶解可能な状態が大きく拡がっ
た状態となる（図８（ａ）参照）。
は、レジストが露光されることにより分解されるので、
全面露光の強度を調整すればレジストの表面のみが強く
露光され、インヒビタ濃度は小さくなり、現像可能状態
となる。また、深い部分になるにしたがって露光された
光強度が弱まった状態となり、インヒビタ濃度は大きく
なり現像不可能状態となる。つまり、前記全面露光後の
インヒビタ濃度はレジスト表面から深くなるにつれて大
きくなるという濃度分布を示す。この状態からマスク露
光を行なうと、マスク露光では開口部のみから光がレジ
ストに照射され、前記開口部における光強度分布は表面
部に近いほど現像により溶解可能な状態が大きく拡がっ
た状態となる（図８（ａ）参照）。
【００１４】また、露光波長が単一波長の場合、定在波
の影響で下地膜に対して垂直方向にλ／４ｎ（λ；波
長，ｎ；屈折率）周期で光の強度が変化することによっ
て、レジストの側壁に波状模様が現われることがある。
そこで、定在波の影響を緩和するため全面露光またはマ
スク露光の後にＰＥＢ処理を施すことによって、前記全
面露光及び前記マスク露光後におけるレジスト中のイン
ヒビタ濃度分布がなめらかになり、線幅の制御が容易と
なる（図８（ｂ）参照）。また、前記マスク露光の前に
前記ＰＥＢ処理を施した場合は、前記マスク露光におけ
る光が入射し易くなるため、マスク露光量を小さく見積
もることも可能となり、またマスク露光時における光の
定在波の影響も緩和されることとなる。
の影響で下地膜に対して垂直方向にλ／４ｎ（λ；波
長，ｎ；屈折率）周期で光の強度が変化することによっ
て、レジストの側壁に波状模様が現われることがある。
そこで、定在波の影響を緩和するため全面露光またはマ
スク露光の後にＰＥＢ処理を施すことによって、前記全
面露光及び前記マスク露光後におけるレジスト中のイン
ヒビタ濃度分布がなめらかになり、線幅の制御が容易と
なる（図８（ｂ）参照）。また、前記マスク露光の前に
前記ＰＥＢ処理を施した場合は、前記マスク露光におけ
る光が入射し易くなるため、マスク露光量を小さく見積
もることも可能となり、またマスク露光時における光の
定在波の影響も緩和されることとなる。
【００１５】ところで、露光する際にレジスト中に定在
波が発生する場合、通常反射面での定在波は節となり、
以下等間隔で腹と節とが交互に存在し、定在波の周期Ｌ
はＬ＝λ／２ｎ［Å］（露光波長をλ［Å］、屈折率を
ｎとする）となる。そして、レジスト表面に定在波の節
がきた場合、レジスト表面は溶解されにくくなり、レジ
ストパターンの断面形状がお椀型のレジストパターンが
形成される。この形状がコンタクトホールに転写される
と上層配線における断線や導通不良が起こりやすい形状
となる。レジスト表面に定在波の腹がきた場合、レジス
ト表面は溶解されやすくなり、なだらかな裾を引いたテ
ーパ角を有するレジストパターンが形成される。しか
し、基板上にＳｉＯ2 膜が形成され、その上にレジスト
が塗布されている場合、ＳｉＯ2 膜を反射面とした定在
波や、基板を反射面とした定在波などが発生することが
あり、その影響で深さ方向に周期的な露光強度ムラがで
きてしまう。例えば、ＳｉＯ2 膜の屈折率を１．４５、
レジストの屈折率を１．６４、露光波長を４３６０Å
（ｇ線）とすると、定在波の節の間隔はレジスト中で約
１３３０Å、ＳｉＯ2 膜中で約１５００Åである。この
ため、基板上面を反射面とする場合と、ＳｉＯ2 膜上面
を反射面とする場合の両者の影響が定在波に現われると
その関係は複雑となり、レジスト中における定在波の影
響を抑制することは困難となる。
波が発生する場合、通常反射面での定在波は節となり、
以下等間隔で腹と節とが交互に存在し、定在波の周期Ｌ
はＬ＝λ／２ｎ［Å］（露光波長をλ［Å］、屈折率を
ｎとする）となる。そして、レジスト表面に定在波の節
がきた場合、レジスト表面は溶解されにくくなり、レジ
ストパターンの断面形状がお椀型のレジストパターンが
形成される。この形状がコンタクトホールに転写される
と上層配線における断線や導通不良が起こりやすい形状
となる。レジスト表面に定在波の腹がきた場合、レジス
ト表面は溶解されやすくなり、なだらかな裾を引いたテ
ーパ角を有するレジストパターンが形成される。しか
し、基板上にＳｉＯ2 膜が形成され、その上にレジスト
が塗布されている場合、ＳｉＯ2 膜を反射面とした定在
波や、基板を反射面とした定在波などが発生することが
あり、その影響で深さ方向に周期的な露光強度ムラがで
きてしまう。例えば、ＳｉＯ2 膜の屈折率を１．４５、
レジストの屈折率を１．６４、露光波長を４３６０Å
（ｇ線）とすると、定在波の節の間隔はレジスト中で約
１３３０Å、ＳｉＯ2 膜中で約１５００Åである。この
ため、基板上面を反射面とする場合と、ＳｉＯ2 膜上面
を反射面とする場合の両者の影響が定在波に現われると
その関係は複雑となり、レジスト中における定在波の影
響を抑制することは困難となる。
【００１６】そこで、ＳｉＯ2 膜上にアモルファスＳｉ
などをスパッタし、光の通過を遮断するための反射防止
膜を形成することにより、ＳｉＯ2 膜厚の変動による定
在波の影響を除去することが可能となり、前記反射防止
膜を反射面とした定在波の影響だけを考慮すれば良いこ
ととなる。下記の表１は、定在波が生じるレジスト膜厚
とレジスト表面での定在波の状態との関係を示してお
り、膜厚を増やしてゆくにつれて定在波の腹と節が周期
的に現われることが分かる。このことを利用して、定在
波の腹付近がレジスト表面に位置するようにレジストの
膜厚を制御する。例えば、レジストの屈折率を１．６
４、露光波長を４３６０Å（ｇ線）とすると定在波の周
期は約１３３０Åとなる。反射防止膜上面では定在波は
節になるから、膜厚が約（１３３０ｋ−６６５）Å，ｋ
は自然数；（表１参照）ならばレジスト表面の定在波は
腹となる。
などをスパッタし、光の通過を遮断するための反射防止
膜を形成することにより、ＳｉＯ2 膜厚の変動による定
在波の影響を除去することが可能となり、前記反射防止
膜を反射面とした定在波の影響だけを考慮すれば良いこ
ととなる。下記の表１は、定在波が生じるレジスト膜厚
とレジスト表面での定在波の状態との関係を示してお
り、膜厚を増やしてゆくにつれて定在波の腹と節が周期
的に現われることが分かる。このことを利用して、定在
波の腹付近がレジスト表面に位置するようにレジストの
膜厚を制御する。例えば、レジストの屈折率を１．６
４、露光波長を４３６０Å（ｇ線）とすると定在波の周
期は約１３３０Åとなる。反射防止膜上面では定在波は
節になるから、膜厚が約（１３３０ｋ−６６５）Å，ｋ
は自然数；（表１参照）ならばレジスト表面の定在波は
腹となる。
【００１７】
【表１】
【００１８】
【表２】
【００１９】表２は、レジストの種々の屈折率及び種々
の露光波長における、レジストの表面に定在波の腹付近
がくるためのレジストの最適膜厚例を示しており、この
表から明らかなように、レジストの屈折率と露光波長と
の組合せにより種々の最適膜厚を選択することが可能と
なり、定在波の腹がレジストの表面にくる適切な膜厚を
選ぶことによって制御性、再現性の良いテーパ角を有す
るレジストパターンが安定的に形成され、この後異方的
エッチングを施せば、制御性、再現性の良いテーパ角を
有するコンタクトホールが形成されることとなる。
の露光波長における、レジストの表面に定在波の腹付近
がくるためのレジストの最適膜厚例を示しており、この
表から明らかなように、レジストの屈折率と露光波長と
の組合せにより種々の最適膜厚を選択することが可能と
なり、定在波の腹がレジストの表面にくる適切な膜厚を
選ぶことによって制御性、再現性の良いテーパ角を有す
るレジストパターンが安定的に形成され、この後異方的
エッチングを施せば、制御性、再現性の良いテーパ角を
有するコンタクトホールが形成されることとなる。
【００２０】
【実施例】以下、本発明に係る半導体装置のコンタクト
ホール形成方法の実施例を図面に基づいて説明する。図
１（ａ）〜（ｄ）は実施例に係る半導体装置のコンタク
トホール形成方法を説明するための各工程を示した断面
図である。まず、Ｓｉからなる基板１１上にＳｉＯ2 膜
１２を形成し、次にＳｉＯ2 膜１２上にアモルファスＳ
ｉをスパッタして反射防止膜１３を形成する（図１
（ａ））。さらに、反射防止膜１３上に、感光性高分子
から成るレジスト１４を後の露光工程でレジスト１４中
に発生する定在波の腹付近がレジスト１４表面に位置す
るような膜厚でスピンコートする（図１（ｂ））。この
後、プリベークを行なってレジスト１４中に含まれる有
機溶剤を除去する。次に、レジスト１４上から全面露光
を行ない（（図１（ｃ））、続いてＰＥＢ処理を施した
後、マスクパターン１５を用いてステッパーでマスク露
光を行なう（図１（ｄ））。次にレジスト１４を現像
し、マスクパターン１５に対応するテーパ角を有するレ
ジストパターン１４ａを形成する（図１（ｅ））。その
後、ポストベークを行ない、レジスト１４中に含まれる
水分を飛ばし、ＳｉＯ2 膜１２との密着性を高めてお
く。さらに、このテーパ角を有するレジストパターン１
４ａをマスクとしてＳｉＯ2 膜１２にエッチングを施
し、テーパ角を有するコンタクトホール１６を形成し、
不要となったレジストパターン１４ａを除去する（図１
（ｆ））。ただし、ＳｉＯ2 膜１２をエッチングする
際、ＳｉＯ2 膜１２上のアモルファスＳｉは膜厚が薄い
ため通常のエッチング条件で十分処理でき、問題にはな
らない。
ホール形成方法の実施例を図面に基づいて説明する。図
１（ａ）〜（ｄ）は実施例に係る半導体装置のコンタク
トホール形成方法を説明するための各工程を示した断面
図である。まず、Ｓｉからなる基板１１上にＳｉＯ2 膜
１２を形成し、次にＳｉＯ2 膜１２上にアモルファスＳ
ｉをスパッタして反射防止膜１３を形成する（図１
（ａ））。さらに、反射防止膜１３上に、感光性高分子
から成るレジスト１４を後の露光工程でレジスト１４中
に発生する定在波の腹付近がレジスト１４表面に位置す
るような膜厚でスピンコートする（図１（ｂ））。この
後、プリベークを行なってレジスト１４中に含まれる有
機溶剤を除去する。次に、レジスト１４上から全面露光
を行ない（（図１（ｃ））、続いてＰＥＢ処理を施した
後、マスクパターン１５を用いてステッパーでマスク露
光を行なう（図１（ｄ））。次にレジスト１４を現像
し、マスクパターン１５に対応するテーパ角を有するレ
ジストパターン１４ａを形成する（図１（ｅ））。その
後、ポストベークを行ない、レジスト１４中に含まれる
水分を飛ばし、ＳｉＯ2 膜１２との密着性を高めてお
く。さらに、このテーパ角を有するレジストパターン１
４ａをマスクとしてＳｉＯ2 膜１２にエッチングを施
し、テーパ角を有するコンタクトホール１６を形成し、
不要となったレジストパターン１４ａを除去する（図１
（ｆ））。ただし、ＳｉＯ2 膜１２をエッチングする
際、ＳｉＯ2 膜１２上のアモルファスＳｉは膜厚が薄い
ため通常のエッチング条件で十分処理でき、問題にはな
らない。
【００２１】上記アモルファスＳｉのスパッタ条件とし
ては温度：室温、ガス圧：２〜８mTorr 、ＤＣパワー：
２ｋＷ、膜厚：１００〜１２０Åを用い、図２に示した
装置を使用して行なった。また、上記エッチング処理は
ＣＦ4 、ＣＨＦ3 ならびにＨｅ及び／またはＡｒから選
んだ１種または２種の混合ガスを用い、図３の装置を使
用してＲＦパワー：８５０Ｗ、電極間距離：１ｃｍ、試
料温度：−３０℃で行なった。
ては温度：室温、ガス圧：２〜８mTorr 、ＤＣパワー：
２ｋＷ、膜厚：１００〜１２０Åを用い、図２に示した
装置を使用して行なった。また、上記エッチング処理は
ＣＦ4 、ＣＨＦ3 ならびにＨｅ及び／またはＡｒから選
んだ１種または２種の混合ガスを用い、図３の装置を使
用してＲＦパワー：８５０Ｗ、電極間距離：１ｃｍ、試
料温度：−３０℃で行なった。
【００２２】図中２１はターゲットを、２２は基板電極
を、２３高周波電源を、２４はガス導入口を、２５はウ
エハをそれぞれ示している。また、３１は上部電極を、
３２は下部電極を、３３は高周波電源を、３４はガス導
入口を、３５はウエハをそれぞれ示している。
を、２３高周波電源を、２４はガス導入口を、２５はウ
エハをそれぞれ示している。また、３１は上部電極を、
３２は下部電極を、３３は高周波電源を、３４はガス導
入口を、３５はウエハをそれぞれ示している。
【００２３】なお、上記したエッチングガスにＯ2 を添
加しても良い。
加しても良い。
【００２４】図４は上記の実施例で形成されたレジスト
パターン１４ａを示す断面図である。この際の形成条件
は、レジスト１４としてポジレジストＰＦＸー１５（住
友化学工業（株）製）を用い、プリベークは１００℃で
１２０秒間行なった。なお、この段階でのレジスト１４
の膜厚は１．３μｍである。マスクなしの全面露光には
ＮＳＲ１５０５Ｇ７Ｅ（ニコン（株）製）を用いて露光
量９０ mJ/cm2 の条件で行ない、ＰＥＢ処理を１２０℃
で１２０秒間施し、マスク露光は露光量４５mJ/cm2の露
光条件で行なった。現像は２３℃で６５秒間行ない、ポ
ストベークを１２０℃で１２０秒間行なった。これによ
り、図４に示したように６５°テーパ角を有するレジス
トパターン１４ａを形成することができた。
パターン１４ａを示す断面図である。この際の形成条件
は、レジスト１４としてポジレジストＰＦＸー１５（住
友化学工業（株）製）を用い、プリベークは１００℃で
１２０秒間行なった。なお、この段階でのレジスト１４
の膜厚は１．３μｍである。マスクなしの全面露光には
ＮＳＲ１５０５Ｇ７Ｅ（ニコン（株）製）を用いて露光
量９０ mJ/cm2 の条件で行ない、ＰＥＢ処理を１２０℃
で１２０秒間施し、マスク露光は露光量４５mJ/cm2の露
光条件で行なった。現像は２３℃で６５秒間行ない、ポ
ストベークを１２０℃で１２０秒間行なった。これによ
り、図４に示したように６５°テーパ角を有するレジス
トパターン１４ａを形成することができた。
【００２５】
【表３】
【００２６】表３は、本発明により形成されるレジスト
パターン１４ａのテーパ角θと全面露光及びマスク露光
の際の露光量、Ａ１スパッタにおけるカバレッジ・微細
加工性・レジスト残膜との関係を表わしたものである。
全面露光での露光量が増大するにつれて、レジストパタ
ーン１４ａのテーパ角が小さくなっている。テーパ角θ
は全面露光の際の露光量で調整できる。テーパ角５５°
では、テーパ角が穏やかであるのでＡ１スパッタ時にお
けるカバレッジは良くなるが、反面レジスト膜の減る量
が大きくなり、Ａ１スパッタ後、隣接するパターンと導
通する可能性があり、微細加工には向かない。また、テ
ーパ角８５°では、微細加工性及びレジスト残膜の点で
は良いが、Ａ１スパッタ時におけるカバレッジが悪く断
線する可能性が大きい。したがって、テーパ角６０°〜
６５°では、上記５５°と８５°の中間的性質を有して
おり、すべての特性を考慮した場合、最も好ましいテー
パ角といえる。
パターン１４ａのテーパ角θと全面露光及びマスク露光
の際の露光量、Ａ１スパッタにおけるカバレッジ・微細
加工性・レジスト残膜との関係を表わしたものである。
全面露光での露光量が増大するにつれて、レジストパタ
ーン１４ａのテーパ角が小さくなっている。テーパ角θ
は全面露光の際の露光量で調整できる。テーパ角５５°
では、テーパ角が穏やかであるのでＡ１スパッタ時にお
けるカバレッジは良くなるが、反面レジスト膜の減る量
が大きくなり、Ａ１スパッタ後、隣接するパターンと導
通する可能性があり、微細加工には向かない。また、テ
ーパ角８５°では、微細加工性及びレジスト残膜の点で
は良いが、Ａ１スパッタ時におけるカバレッジが悪く断
線する可能性が大きい。したがって、テーパ角６０°〜
６５°では、上記５５°と８５°の中間的性質を有して
おり、すべての特性を考慮した場合、最も好ましいテー
パ角といえる。
【００２７】上記実施例にあっては、全面露光の後にＰ
ＥＢ処理を施しているが、全面露光後マスク露光を行な
ってからＰＥＢ処理を施してもほぼ同様の効果が得られ
る。
ＥＢ処理を施しているが、全面露光後マスク露光を行な
ってからＰＥＢ処理を施してもほぼ同様の効果が得られ
る。
【００２８】
【発明の効果】以上詳述したように本発明に係る半導体
装置のコンタクトホール形成方法においては、半導体装
置を製造する際のコンタクトホール形成工程において、
基板上にＳｉＯ２膜を成膜し、該ＳｉＯ２膜上に反射防
止膜を成膜することによって、前記ＳｉＯ２膜中の定在
波の発生と影響を抑制することができ、また定在波の腹
付近がレジスト表面に位置するようにレジストの膜厚を
選択して塗布することによって、お椀型のパターンの発
生を抑制するとともに定在波の影響を利用してテーパ角
を有するレジストパターンを形成することもでき、さら
に全面露光、ＰＥＢ処理及びマスク露光を施して現像し
た後、ＣＦ４、ＣＨＦ３ならびにＨｅ及び／またはＡｒ
の混合ガスで前記ＳｉＯ２膜をエッチングすることによ
り、テーパ形状の制御性および再現性に優れたテーパ角
を有するコンタクトホールを形成することができる。
装置のコンタクトホール形成方法においては、半導体装
置を製造する際のコンタクトホール形成工程において、
基板上にＳｉＯ２膜を成膜し、該ＳｉＯ２膜上に反射防
止膜を成膜することによって、前記ＳｉＯ２膜中の定在
波の発生と影響を抑制することができ、また定在波の腹
付近がレジスト表面に位置するようにレジストの膜厚を
選択して塗布することによって、お椀型のパターンの発
生を抑制するとともに定在波の影響を利用してテーパ角
を有するレジストパターンを形成することもでき、さら
に全面露光、ＰＥＢ処理及びマスク露光を施して現像し
た後、ＣＦ４、ＣＨＦ３ならびにＨｅ及び／またはＡｒ
の混合ガスで前記ＳｉＯ２膜をエッチングすることによ
り、テーパ形状の制御性および再現性に優れたテーパ角
を有するコンタクトホールを形成することができる。
【図１】（ａ）〜（ｆ）は本発明に係る半導体装置のコ
ンタクトホール形成方法の実施例を各工程順に示した模
式的断面図である。
ンタクトホール形成方法の実施例を各工程順に示した模
式的断面図である。
【図２】実施例におけるフォトリソグラフィ工程の前処
理であるアモルファスＳｉの成膜に使用されたスパッタ
装置を示した概略断面図である。
理であるアモルファスＳｉの成膜に使用されたスパッタ
装置を示した概略断面図である。
【図３】実施例におけるエッチング処理工程に使用され
たエッチング装置を示した概略断面図である。
たエッチング装置を示した概略断面図である。
【図４】実施例におけるレジストパターンを示した断面
図である。
図である。
【図５】（ａ）〜（ｅ）は従来のレジストパターンを用
いたコンタクトホール形成工程を順に示した模式的断面
図である。
いたコンタクトホール形成工程を順に示した模式的断面
図である。
【図６】（ａ）〜（ｄ）は従来のテーパー角の付いたコ
ンタクトホールを形成する際の各工程を順に示した模式
的断面図である。
ンタクトホールを形成する際の各工程を順に示した模式
的断面図である。
【図７】（ａ）〜（ｃ）は別の従来例におけるテーパー
角の付いたコンタクトホールを形成する際の各工程を順
に示した模式的断面図である。
角の付いたコンタクトホールを形成する際の各工程を順
に示した模式的断面図である。
【図８】ＰＥＢ処理有無での（二重露光）本発明による
レジストパターンを示した摸式的断面図である。
レジストパターンを示した摸式的断面図である。
１１ 基板 １２ ＳｉＯ2 膜 １３ 反射防止膜 １４ レジスト
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−91948（ＪＰ，Ａ) 特開 昭63−27024（ＪＰ，Ａ) 特開 昭63−316429（ＪＰ，Ａ) 特開 昭61−171131（ＪＰ，Ａ) 特開 平１−238121（ＪＰ，Ａ) 特開 昭62−263638（ＪＰ，Ａ) 特開 昭63−272038（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/302 H01L 21/30
Claims (1)
- 【請求項１】 基板上にＳｉＯ２膜を成膜し、該ＳｉＯ
２膜上に反射防止膜を成膜し、該反射防止膜上に定在波
の腹付近がレジスト表面に位置するようにレジストの膜
厚を制御してレジストを塗布し、全面露光、ＰＥＢ（Ｐ
ｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）処理及びマスク
露光を施して現像した後、ＣＦ４、ＣＨＦ３ならびにＨ
ｅ及び／またはＡｒの混合ガスで前記ＳｉＯ２膜をエッ
チングすることを特徴とする半導体装置のコンタクトホ
ール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4302509A JP2789969B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置のコンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4302509A JP2789969B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置のコンタクトホール形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151388A JPH06151388A (ja) | 1994-05-31 |
| JP2789969B2 true JP2789969B2 (ja) | 1998-08-27 |
Family
ID=17909822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4302509A Expired - Fee Related JP2789969B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置のコンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789969B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777738B2 (en) | 1999-06-09 | 2004-08-17 | Renesas Technology Corp. | Semiconductor integrated circuit |
| KR100363642B1 (ko) * | 1999-11-11 | 2002-12-05 | 아남반도체 주식회사 | 반도체 소자의 접촉부 형성 방법 |
| JP6385915B2 (ja) * | 2015-12-22 | 2018-09-05 | 東京エレクトロン株式会社 | エッチング方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6191948A (ja) * | 1984-10-12 | 1986-05-10 | Nec Corp | 半導体装置の製造方法 |
| GB2170649A (en) * | 1985-01-18 | 1986-08-06 | Intel Corp | Sputtered silicon as an anti-reflective coating for metal layer lithography |
| DE3615519A1 (de) * | 1986-05-07 | 1987-11-12 | Siemens Ag | Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten |
| JPH0638408B2 (ja) * | 1986-07-18 | 1994-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP0282820A1 (de) * | 1987-03-13 | 1988-09-21 | Siemens Aktiengesellschaft | Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten |
| JPS63316429A (ja) * | 1987-06-18 | 1988-12-23 | Toshiba Corp | 微細パタ−ンの形成方法 |
| JP2603989B2 (ja) * | 1988-03-18 | 1997-04-23 | 株式会社日立製作所 | 半導体装置の製造方法 |
-
1992
- 1992-11-12 JP JP4302509A patent/JP2789969B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151388A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41697E1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| US4816115A (en) | Process of making via holes in a double-layer insulation | |
| JPS6366939A (ja) | 集積回路の製法 | |
| US5360697A (en) | Forming self-aligned diffusion barriers in solid state devices using lift-off process | |
| JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2797854B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| JPH07209852A (ja) | リソグラフィ露光マスクおよびその製造方法 | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2002151381A (ja) | パターン形成方法 | |
| JPH06163482A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP3140369B2 (ja) | 深溝底部における電極パターン形成方法 | |
| JPH1154460A (ja) | 電導性構造を製造する方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2713061B2 (ja) | レジストパターンの形成方法 | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR100537182B1 (ko) | 반도체 소자 제조방법 | |
| JP2001092152A (ja) | 半導体装置の製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH0817797A (ja) | 半導体装置のコンタクトホール形成方法及びメタル配線パターン形成方法 | |
| JPH06244155A (ja) | 半導体装置のメタル配線パターン形成方法 | |
| JPH0467333B2 (ja) | ||
| KR960016828B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| JP3109506B2 (ja) | パターン形成方法 | |
| JP3248502B2 (ja) | レジストパターン剥離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |